CN112104372A - 一种应用于高速高精度模数转换器中的参考电压缓冲器 - Google Patents
一种应用于高速高精度模数转换器中的参考电压缓冲器 Download PDFInfo
- Publication number
- CN112104372A CN112104372A CN202010865758.7A CN202010865758A CN112104372A CN 112104372 A CN112104372 A CN 112104372A CN 202010865758 A CN202010865758 A CN 202010865758A CN 112104372 A CN112104372 A CN 112104372A
- Authority
- CN
- China
- Prior art keywords
- source follower
- reference voltage
- nmos
- source
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 66
- 239000003990 capacitor Substances 0.000 claims abstract description 74
- 230000004044 response Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000006880 cross-coupling reaction Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 8
- 238000005070 sampling Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
本发明属于集成电路技术领域，具体为一种应用于高速高精度模数转换器中的参考电压缓冲器。本发明提供的参考电压缓冲器包括运算放大器和源级跟随器组成的低速反馈环路，NMOS和PMOS两类源级跟随器组成的开环支路，用于提高参考电压变化响应速度的交叉耦合电容以及衬底调制技术，能够实现比传统方案更快的响应速度。在模数转换器中，参考电压由参考电压缓冲器提供，向负载电容充电或放电。高速高精度模数转换器需要参考电压缓冲器在每次负载电容发生翻转时，对参考电压的变化能够快速响应，并且建立更高的精度。
Description
技术领域
本发明属于集成电路技术领域，具体涉及一种应用于高速高精度模数转换器中的参考电压缓冲器。
背景技术
随着信息技术的不断发展，新型的物联网、5G、智能传感等技术对高速高精度模数转换器在速度、精度、功耗等方面提出了更高的要求。目前，通信系统、移动终端等多种设备都限制于高速高精度模数转换器的实现。例如第三代通信协议（3G），采样率为100MS/s的模数转换器要求有14bit的分辨率。而4G、5G通信中数据吞吐率更快，要求模数转换器具有更高的转换速率。近年来，世界各地的研究人员提出了多种新型的高速高精度模数转换器的电路架构，在性能方面得到很大的提升，模数转换器的核心功耗甚至仅有几毫瓦。然而，尽管对于模数转换器的核心电路取得了较大程度的突破，但对于模数转换器的参考电路和辅助电路，如输入缓冲器、输出缓冲器、时钟缓冲器等等研究相对较少。目前，参考辅助电路的性能已经逐渐成为限制模数转换器系统性能进一步提升的瓶颈。对此，针对输入缓冲器、参考电压缓冲器等高速高精度模数转换器的辅助电路的研究变得尤为重要。
在高速高精度模数转换器中，参考电压缓冲器为模数转换器中电容阵列提供参考电压，为负载电容充电或放电，并维持参考电压Vref的稳定。在转换周期内，每一位电容翻转需要抽取或释放电荷，连接到参考电压缓冲器输出端的电位会发生变化。高速高精度模数转换器要求参考电压建立速度快，精度高。在每位电容翻转的周期内完成建立，允许的建立误差小于1/2LSB。
通常采用的参考电压缓冲器技术根据是否在片内集成可以分为以下两类：带片外退耦电容实现的参考电压缓冲器和片内集成的快速响应参考电压缓冲器。图1展示了片外实现、带退耦电容102的参考电压缓冲器101，通常位于片外的退耦电容102取值较大，通过退耦电容102将负载电容阵列103所产生的参考电压变化直接抑制在小于1/2LSB内，从而不会对模数转换器的量化精度产生影响。这种方法具有低功耗、低噪声的特点。但是由于需要将参考电压缓冲器所产生的电压提供给片内的模数转换器，需要引入额外的芯片焊盘。并且由于在封装中，芯片和PCB之间的绑定线存在寄生电感，可能导致参考电压产生振铃现象，从而恶化参考电压的精度。另一种可使用的方案，如图2所示，采用集成的片内参考电压缓冲器为模数转换器提供参考电压。具体包括快速响应的参考电压缓冲器201、退耦电容202两部分组成，其中退耦电容202用来部分实现为负载电容阵列203的充电和放电功能。退耦电容202的大小通常可以根据芯片面积而决定。采用这种方式避免了额外焊盘和绑定线产生的寄生电感的影响，具有快速响应的能力。然而对于高速高精度的模数转换器而言，快速响应的参考电压缓冲器需要消耗较大功耗，且速度越高，功耗随之升高。在高速高精度模数转换器系统中，参考电压缓冲器所消耗的功耗甚至是模数转换器核心电路的十几倍。因此，以更低的功耗实现更快的响应速度的研究变得尤为重要。
通常采用的快速响应参考电压缓冲器结构如图3所示，主要包括有低速的反馈环路31和开环支路32，其中低速反馈环路是由运算放大器311和源级跟随器支路312形成闭环而组成。开环支路为一条由NMOS管构成的源级跟随器支路321所构成，包括有NMOS源级跟随器Mn1和Mn2以及尾电流源Mn3。开环支路中的源级跟随器支路的电流是低速反馈环路中源级跟随器支路电流的M倍。开环支路中的源级跟随器来为负载电容阵列33的充电和放电。这种结构的参考电压缓冲器可以实现较大的带宽，较快的响应速度，但功耗也较大。
发明内容
本发明的目的在于提出一种应用于高速高精度模数转换器中的全集成片内参考电压缓冲器；
本发明提出的全集成片内参考电压缓冲器，包括：运算放大器41与源级跟随器支路42组成的低速反馈环路，NMOS源级跟随器支路401与PMOS源级跟随器辅助支路402组成的开环支路，开关电容式电平移位器405，RC低通滤波器406；并采用交叉耦合电容403和衬底调制技术404，以提高参考电压的快速响应；其中：
NMOS源级跟随器支路401，包括：NMOS源级跟随器Mn1和Mn2，NMOS尾电流源Mn3，其中Mn3的漏端与Mn2的源端相连，Mn2的漏端与Mn1的源端相连；
PMOS源级跟随器辅助支路402，包括：PMOS源级跟随器Mp2和Mp3，PMOS尾电流源Mp1，其中Mp1的漏端与Mp2的源端相连，Mp2的漏端与Mp3的源端相连；
运算放大器41的输出端和负输入端分别接到源级跟随器支路42源级跟随器的栅端和源端，构成低速反馈环路；NMOS源级跟随器支路401的源级跟随器Mn1和Mn2的栅端与源级跟随器支路42中源级跟随器的栅端通过低通滤波器406相连接，PMOS源级跟随器辅助支路402中的源级跟随器Mp2和Mp3的栅端分别与NMOS源级跟随器支路401的源级跟随器Mn1和Mn2的栅端通过开关电容式电平移位器405相连；输出参考电压Vrefp由源级跟随器Mn1和Mp2的源端提供，Vrefn由源级跟随器Mn2和Mp3的源端提供。
本发明中，所述交叉耦合电容403包括电容Cc1和Cc2，如图5所示。其中Cc1连接负端参考电压Vrefn到NMOS源级跟随器Mn1 501和PMOS源级跟随器Mp2 503的栅端，Cc2连接正端参考电压Vrefp到NMOS源级跟随器Mn2 502和PMOS源级跟随器Mp3 504的栅端。
本发明中，所述衬底调制电路404包括：NMOS源级跟随器Mn2 601，NMOS电流源Mn3 602，PMOS电流源Mp1 603和PMOS源级跟随器Mp2 604，如图6所示。这些晶体管的衬底都是通过电阻605连接到其源端，通过电容606连接到其漏端；其中NMOS源级跟随器Mn2 602和NMOS尾电流源Mn3 603采用深N阱工艺加工。
本发明中，所述开关电容式电平移位器405包括：PMOS开关701和702，NMOS开关703和704，开关电容Cl1 705和Cl2 706；如图7所示， NMOS源级跟随器的栅端707连接到NMOS源级跟随器Mn1和Mn2的栅端，PMOS源级跟随器的栅端708连接到PMOS源级跟随器Mp2和Mp3的栅端，为PMOS源级跟随器Mp2和Mp3提供栅极电压。
本发明中，所述低通滤波器406由两个电阻RF和一个电容CF组成，其中CF跨接在两个电阻RF之间。位于低速反馈环路和开环支路的连接处，隔离运算放大器41的输出负载,并避免参考电压变化导致的回踢噪声。
对于一个片内集成的快速响应的参考电压缓冲器而言，当退耦电容取值远大于模数转换器中电容阵列取值时，对负载电容的充放电是由退耦电容实现，退耦电容直接将参考电压的波动抑制在1/2LSB以内，此时缓解了参考电压缓冲器的性能要求，然而这种方式所采用的退耦电容面积代价较大，导致较高的芯片成本。当不满足上述退耦电容取值要求时，负载电容的充放电同时由退耦电容和参考电压缓冲器共同提供，此时退耦电容的存在增加了快速响应的参考电压缓冲器的负载电容，在实现相同的带宽要求下，退耦电容的存在会增加参考电压缓冲器的整体功耗。针对以上问题，不采用退耦电容的原因基于两点，其一是节省了退耦电容所带来的较大面积代价，也利于降低芯片的成本。其二是去掉退耦电容，也利于减小参考电压缓冲器的输出负载，因此在保持相同带宽下，有利于减小开环支路的静态电流大小，从而节省整个参考电压缓冲器的功耗。
在模数转换器进行转换的过程中，电容阵列会从正端参考电压Vrefp抽取电荷，向负端参考电压Vrefn释放多余电荷。由于参考电压缓冲器有限的驱动能力，无法立即响应电荷的变化，因此在正端参考电压处形成抽取电流，从而产生向下的电压下冲，而在负端参考电压处形成向上的电压过冲。而当与正端参考电压连接的电容阵列获得充足的电荷后，参考电压缓冲器由于有限的带宽并不能即时停止提供动态电荷，因此会在参考电压正端产生一个小幅度的过冲，从而产生额外的建立时间。由于NMOS源级跟随器的平方律电流特性：
其中，Kn是工艺相关参数，VGSn是NMOS晶体管的栅源电压，Vthn是NMOS晶体管的阈值电压，𝜆𝑛是沟道调制系数，VDSn是NMOS晶体管的漏源间电压。在图3所示的只有NMOS开环支路的参考电压缓冲器中，由于NMOS晶体管电流平方律特性，NMOS源级跟随器会对正参考电压Vrefp的下冲产生较大的动态电流，从而提供负载电容所需电荷，实现较快响应。然而，对于负端参考电压Vrefn的下冲，多余的电荷仅能通过尾电流源MN3来释放，因此，整个参考电压缓冲器的响应时间更多被恢复Vrefn的上冲所限制。
针对上述问题，本发明增加一路PMOS源级跟随器辅助支路402，如图4所示，以并联的形式与原本的NMOS源级跟随器开环支路401相连接。PMOS源级跟随器的栅端与NMOS源级跟随器的栅端通过开关电容式电平移位器405相连接，NMOS源级跟随器的栅端707连接到NMOS源级跟随器Mn1和Mn2的栅端，PMOS源级跟随器的栅端708连接到PMOS源级跟随器Mp2和Mp3的栅端，如图4所示。根据PMOS晶体管的平方律特性，当负端参考电压Vrefn发生上冲时，Mp3晶体管的栅源电压VGSp3增加，从而形成较大的动态电流用来释放负端参考电压Vrefn端，从而对于负端参考电压的变化实现较快的响应速度。同时，由于PMOS源级跟随器Mp2的作用，结合NMOS源级跟随器Mn1，也缓解了传统参考电压缓冲器Vrefp输出端不能即时停止提供动态电荷而产生额外的建立时间。因此，本发明结合PMOS源级跟随器，相对于传统的参考电压缓冲器，实现较为均衡正端和负端参考电压的响应能力，从而提高整体响应速度。
参考电压缓冲器对参考电压的建立可以近似认为是由大电流转换和小信号建立两部分组成。其中，大信号转换能力是随着静态电流的增加而增加。因此如果可以提高小信号建立的速度，等效于减轻电流转换所需要的大电流的要求，从而实现更低的功耗。因此本发明采用交叉耦合电容403，包括Cc1和Cc2，以及衬底调节晶体管601~604，来提高小信号建立速度，分别如图5和6所示。在图5中，正端参考电压Vrefp的下冲会导致NMOS源级跟随器502和PMOS源级跟随器504的栅端电压降低，负端参考电压Vrefn的过冲会导致NMOS源级跟随器501和PMOS源级跟随器503的栅端电压增高。在图6中，采用衬底调制技术的晶体管的衬底通过电容606与漏端相接，通过电阻605与源端相接，由于衬底调制效应：
因此，正端参考电压Vrefp的下冲会导致NMOS源级跟随器601的阈值电压升高和PMOS源级跟随器603的阈值电压的绝对值降低，负端参考电压Vrefn的过冲会导致NMOS电流源晶体管602阈值电压的降低和PMOS电流源晶体管604的阈值电压的绝对值升高。因此根据NMOS晶体管和PMOS晶体管电流的平方律关系，交叉耦合电容和衬底调制技术所引起的晶体管栅极电压变化和阈值电压变化均会加强了小信号的建立速度，从而提高了对正端参考电压Vrefp和负端参考电压Vrefn的响应速度。
图7中所示的是用于提供PMOS辅助支路中PMOS源级跟随器栅极电压的开关电容式电平移位器405，其中包括PMOS型开关701、702，NMOS型开关703、704，开关电容705、706，707是NMOS晶体管栅极，708是PMOS晶体管栅极。图7中所示的是用于提供PMOS辅助支路中PMOS源级跟随器栅极电压的开关电容式电平移位器的工作时序图，801为模数转换器的采样时钟，P1和P2是非交叠时钟，P1与采样时钟保持同步。通过控制开关701~704，依次改变开关电容705和706两端的电压，从而实现：
以合适的电压作为PMOS源级跟随器的栅极电压。
本发明的参考电压缓冲器应用于高速高精度模数转换器中。参考电压由参考电压缓冲器提供，向负载电容充电或放电。高速高精度模数转换器需要参考电压缓冲器在每次负载电容发生翻转时，对参考电压的变化能够快速响应，并且建立精度高。传统的参考电压缓冲器若置于片外，则需要大面积的退耦电容来抵消芯片与PAD间绑定线的寄生电感影响，若采用集成参考电压缓冲器置于片内，则需要高带宽，消耗大量功耗。本发明提出了片内集成的参考电压缓冲器，采用无退耦电容方式实现面积和功耗最优，通过PMOS辅助的源级跟随器支路，交叉耦合电容以及衬底调制技术实现比传统方案更快的响应速度。
上面叙述了本发明的技术方案和技术优点，下文将以200MS/s采样率，12bit精度的逐次逼近模数转换器中的参考电压缓冲器应用为实例，用以更加明晰地说明本发明的思想。任何本领域普通技术人员应可了解的是，可根据本发明所揭示的观念及特定实施例修改或设计出实现本发明相同目的的架构，此类同等架构并不超出本发明后附的权利要求所定义的精神和范围。
附图说明
图1为片外参考电压缓冲器方案示意图。
图2为全集成片内快速响应参考电压缓冲器示意图。
图3为传统的快速参考电压缓冲器结构示意图。
图4为带PMOS源级跟随器辅助支路、交叉耦合电容和衬底调制技术的参考电压缓冲器结构示意图。
图5为带交叉耦合电容部分电路的结构图。
图6为采用衬底调制技术部分电路的结构图。
图7为开关电容式电平移位器的示意图。
图8为开关电容式电平移位器工作时序的示意图。
图中标号：101为片外参考电压缓冲器，102为片外退耦电容，103为负载电容阵列；201为片上集成的参考电压缓冲器，202为片内退耦电容，203为负载电容阵列；31为低速反馈环路，311为运算放大器，312为环路中的NMOS支路，32为开环支路，321为开环的NMOS源级跟随器支路，33为负载电容阵列；401为NMOS源级跟随器支路，402为PMOS源级跟随器辅助支路，403为交叉耦合电容Cc1和Cc2，404为采用衬底调制技术的晶体管，包括Mn2、Mn3、Mp1和Mp2，405为开关电容式电平移位器，406为RFCF组成的低通滤波器，41为预算放大器，42为源级跟随器支路；501~502为NMOS源级跟随器，503~504为PMOS源级跟随器；601为NMOS源级跟随器，602为NMOS尾电流源，603为PMOS尾电流源，604为PMOS源级跟随器，605为衬底调制技术采用的偏置电阻R，606为衬底调制技术采用的耦合电容C；701~702为PMOS开关，703~704为NMOS开关，705~706为开关电容，707为NMOS源级跟随器的栅端，708为PMOS源级跟随器的栅端；801为模数转换器的采样时钟。
具体实施方式
下面结合附图对本发明中提出的一种应用于高速高精度模数转换器中的参考电压缓冲器进行说明。值得注意的是，本发明提供的参考电压缓冲器可以有许多不同的指标以及性能的实现方式，本发明中的带PMOS源级跟随器辅助支路、采样交叉耦合电容和衬底调制技术的缓冲器也可以有多种应用场景。下文的实施仅为本发明提供一个典型实现电路，仅用以说明本发明的形成与使用，并非用以限定本发明。
本发明提供的参考电压缓冲器，实施目标为应用于200MS/s采样率，12位精度的逐次逼近型模数转换器中。该逐次逼近型模数转换器的采样速度为200MS/s，12位精度，采样时钟的占空比为25%，75%用于转换时间。采用二进制电容阵列，不增加额外的冗余位，该实例中模数转换器核心电路采用2V的电源电压。而该实例中的参考电压缓冲器采用1.8V和1V的电源电压。其中开环支路的NMOS源级跟随器支路与PMOS源级跟随器的辅助支路采用1V电源电压，其余电路采用1.8V电源电压。
根据上述说明，该模数转换器的参考电压Vrpi和Vrni先通过内部基准或片外产生，再通过本发明所提出的参考电压缓冲器，从而为模数转换器核心电路提供参考电压Vrefp和Vrefn。
在本实例中采用的RC低通滤波器406将运算放大器的负载与开环环路中较大尺寸的NMOS源级跟随器相隔离，从而减小对运算放大器带宽和相位裕度的影响,同时还抑制了参考电压变化导致灌入到运算放大器的回踢噪声。
本发明的内容及优点虽然已详细揭示如上，然而须说明的是，本发明的范围并不受限于说明书中所描述的方法及步骤等特定实施例，在不脱离本发明的精神和范围内，任何本领域普通技术人员皆可根据本发明所揭示的内容做出许多变形和修改，这些也应视为本发明的保护范围。
Claims (5)
1.一种应用于高速高精度模数转换器中的参考电压缓冲器，其特征在于，包括：运算放大器（41）与源级跟随器支路（42）组成的低速反馈环路，NMOS源级跟随器支路（401）与PMOS源级跟随器辅助支路（402）组成的开环支路，开关电容式电平移位器（405），RC低通滤波器（406）；并采用交叉耦合电容（403）和衬底调制电路（404），以提高参考电压的快速响应；其中：
NMOS源级跟随器支路（401），包括NMOS源级跟随器Mn1和Mn2，NMOS尾电流源Mn3，其中Mn3的漏端与Mn2的源端相连，Mn2的漏端与Mn1的源端相连；
PMOS源级跟随器辅助支路（402），包括PMOS源级跟随器Mp2和Mp3，PMOS尾电流源Mp1，其中，Mp1的漏端与Mp2的源端相连，Mp2的漏端与Mp3的源端相连；
运算放大器（41）的输出端和负输入端分别接到源级跟随器支路（42）源级跟随器的栅端和源端，构成低速反馈环路；NMOS源级跟随器支路（401）的源级跟随器Mn1和Mn2的栅端与源级跟随器支路（42）中源级跟随器的栅端通过低通滤波器（406）相连接，PMOS源级跟随器辅助支路（402）中的源级跟随器Mp2和Mp3的栅端分别与NMOS源级跟随器支路（401）的源级跟随器Mn1和Mn2的栅端通过开关电容式电平移位器（405）相连；输出参考电压Vrefp由源级跟随器Mn1和Mp2的源端提供，Vrefn由源级跟随器Mn2和Mp3的源端提供。
2.根据权利要求1所述的参考电压缓冲器，其特征在于，所述交叉耦合电容包括电容Cc1和Cc2；其中电容Cc1连接负端参考电压Vrefn到NMOS源级跟随器Mn1和PMOS源级跟随器Mp2的栅端，电容Cc2连接正端参考电压Vrefp到NMOS源级跟随器Mn2和PMOS源级跟随器Mp3的栅端。
3.根据权利要求2所述的参考电压缓冲器，其特征在于，所述衬底调制电路包括：NMOS源级跟随器Mn2，NMOS电流源Mn3，PMOS电流源Mp1和PMOS源级跟随器Mp2；这些晶体管的衬底都是通过电阻连接到其源端，通过电容连接到其漏端；其中，NMOS源级跟随器Mn2和NMOS尾电流源Mn3采用深N阱工艺加工。
4.根据权利要求3所述的参考电压缓冲器，其特征在于，所述开关电容式电平移位器包括：两个PMOS开关，两个NMOS开关，两个开关电容Cl1和Cl2；NMOS源级跟随器的栅端连接到NMOS源级跟随器Mn1和Mn2的栅端，PMOS源级跟随器的栅端连接到PMOS源级跟随器Mp2和Mp3的栅端，为PMOS源级跟随器Mp2和Mp3提供栅极电压。
5.根据权利要求4所述的参考电压缓冲器，其特征在于，所述低通滤波器由两个电阻RF和一个电容CF组成，其中，电容CF跨接在两个电阻RF之间，位于低速反馈环路和开环支路的连接处，隔离运算放大器的输出负载,并避免参考电压变化导致的回踢噪声。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010865758.7A CN112104372B (zh) | 2020-08-25 | 2020-08-25 | 一种应用于高速高精度模数转换器中的参考电压缓冲器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010865758.7A CN112104372B (zh) | 2020-08-25 | 2020-08-25 | 一种应用于高速高精度模数转换器中的参考电压缓冲器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112104372A true CN112104372A (zh) | 2020-12-18 |
| CN112104372B CN112104372B (zh) | 2024-03-08 |
Family
ID=73753319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010865758.7A Active CN112104372B (zh) | 2020-08-25 | 2020-08-25 | 一种应用于高速高精度模数转换器中的参考电压缓冲器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112104372B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107688367A (zh) * | 2016-08-04 | 2018-02-13 | 上海贝岭股份有限公司 | 差分参考电压缓冲器 |
| CN108540134A (zh) * | 2018-03-19 | 2018-09-14 | 复旦大学 | 一种应用于高速高精度模数转换器中的输入缓冲器 |
-
2020
- 2020-08-25 CN CN202010865758.7A patent/CN112104372B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107688367A (zh) * | 2016-08-04 | 2018-02-13 | 上海贝岭股份有限公司 | 差分参考电压缓冲器 |
| CN108540134A (zh) * | 2018-03-19 | 2018-09-14 | 复旦大学 | 一种应用于高速高精度模数转换器中的输入缓冲器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112104372B (zh) | 2024-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8441382B2 (en) | Current steering DAC with switched cascode output current source/sink | |
| Yao et al. | Low-power low-voltage sigma-delta modulators in nanometer CMOS | |
| US11705916B2 (en) | Differential source follower with current steering devices | |
| US5644257A (en) | Sampling circuit charge management | |
| CN110311680B (zh) | 抗PVT涨落适应低Vref输入的SAR ADC电路及估算方法 | |
| CN101692603B (zh) | 增益自举型c类反向器及其应用电路 | |
| US9490832B1 (en) | Analog-to-digital converter circuit and method of implementing an analog-to-digital converter circuit | |
| JP2005333465A (ja) | サンプリングスイッチ | |
| EP0053664B1 (en) | Integrated logic gate | |
| CN112953503B (zh) | 一种高线性度的栅压自举开关电路 | |
| Chouia et al. | 14 b, 50 MS/s CMOS front-end sample and hold module dedicated to a pipelined ADC | |
| JP5400894B2 (ja) | Ｃｍｌ信号の論理ファミリ間の変換を行うシステムおよび方法 | |
| EP0720300B1 (en) | Digital/analog (D/A) converting device with unit current generating circuit having differential switching and reference voltage generating circuits | |
| CN111585518B (zh) | 适用于噪声整形结构adc的高速低功耗差分动态运算放大器 | |
| CN112104372B (zh) | 一种应用于高速高精度模数转换器中的参考电压缓冲器 | |
| CN102388537B (zh) | 数模转换单元电路及数模转换器 | |
| US20010026181A1 (en) | Current comparison type latch | |
| US7403148B2 (en) | Methods and apparatus to balance reference settling in switched-capacitor pipelined digital to analog converter | |
| KR0144900B1 (ko) | 저전원전압 반도체 장치의 입력버퍼 | |
| JP4074023B2 (ja) | 半導体集積回路 | |
| CN109462398B (zh) | 一种基于动态补偿的低功耗参考电压电路系统 | |
| Pelgrom | Sample-and-Hold Circuits | |
| Boo et al. | 15.6 12b 250MS/S pipelined ADC with virtual ground reference buffers | |
| CN117713768B (zh) | 一种互补输入比较器电路、模块 | |
| Kalingage et al. | Implementation of High Speed Double Tail Comparator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |