JP2005333465A - サンプリングスイッチ - Google Patents
サンプリングスイッチ Download PDFInfo
- Publication number
- JP2005333465A JP2005333465A JP2004150571A JP2004150571A JP2005333465A JP 2005333465 A JP2005333465 A JP 2005333465A JP 2004150571 A JP2004150571 A JP 2004150571A JP 2004150571 A JP2004150571 A JP 2004150571A JP 2005333465 A JP2005333465 A JP 2005333465A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- sampling switch
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Electronic Switches (AREA)
Abstract
【解決手段】 ソース端子にスイッチへの入力電圧が供給され、ドレイン端子から出力電圧が与えられるMOSトランジスタと、該MOSトランジスタのゲート端子への電圧を、前記入力電圧から遅延させて供給するゲート電圧制御手段とを備え、ゲート電圧制御手段がゲート端子電圧の遅延時間を、出力電圧の入力電圧からの遅延時間の半分となるように制御する。
【選択図】図1
Description
A.M.Abo,P.R.Gray:A 1.5−V,10−bit,14.3MS/s CMOS Pipeline Analog−to−Digital Converter,IEEE J.Solid−State Circuits,vol.34,no.5,pp.599−606,May 1999
M.Waltari,L.Sumanen,T.Korhonen,K.Halonen:A Self−Calibrated Pipeline ADC with 200MHz IF−Sampling Frontend,ISSC Digest of Technical Papers,18.5,Feb.2002
図3は、サンプリングスイッチの第2の実施例の基本回路図である。同図を図2の第1の実施例と比較すると、入力電圧Vinがソース端子に与えられ、ゲート端子電圧から出力電圧Voutが出力されるMOSトランジスタ10の基板端子が、静電容量12と13との接続点(ノードA)に接続されている点だけが異なっている。なお図2においては、MOSトランジスタ10の基板の接続先については示されていないが、本発明の実施形態においては、特に断らない限りMOSトランジスタとしてPMOSトランジスタよりも導電性に優れるNMOSトランジスタを基本的に使用するものとし、従って図2においてMOSトランジスタ10の基板端子は一般にアース電位Vssに接続されているものとする。
ソース端子に該入力電圧が供給され、ドレイン端子から該出力電圧が与えられるMOSトランジスタと、
該MOSトランジスタのゲート端子への電圧を、前記入力電圧から遅延させて供給するゲート電圧制御手段とを備えることを特徴とするサンプリングスイッチ。
(付記5) 前記ゲート電圧制御手段が、
前記サンプリングスイッチがオフとなるべき期間に電源電圧に充電され、一方の端子が該サンプリングスイッチがオンとなるべき期間に導通する第1の切替手段を介して前記ソース端子に接続され、他方の端子がサンプリングスイッチがオンとなるべき期間に導通する第2の切替手段を介してゲート端子に接続される第1の静電容量と、
該第1の静電容量の前記一方の端子と固定電位との間に接続される第2の静電容量とを備え、
該第2の静電容量の値を変化させて、前記遅延時間を調整したゲート端子電圧を供給することを特徴とする付記1記載のサンプリングスイッチ。
(付記7) 前記サンプリングスイッチがオフとなるべき期間において、前記基板端子が前記固定電位に接続されることを特徴とする付記6記載のサンプリングスイッチ。
(付記9) 前記第1の切替手段、および第2の切替手段がMOSトランジスタによって構成されることを特徴とする付記5記載のサンプリングスイッチ。
前記MOSトランジスタの基板端子に、前記入力電圧を遅延させた電圧を与える基板電圧制御手段をさらに備えることを特徴とする付記5記載のサンプリングスイッチ。
一方の端子が前記MOSトランジスタの基板端子、およびサンプリングスイッチがオンとなるべき期間に導通する第3の切替手段を介して前記ソース端子に接続され、他方の端子が固定電位に接続される第3の静電容量を備えることを特徴とする付記11記載のサンプリングスイッチ。
2 MOSトランジスタ
3 ゲート電圧制御手段
10、21〜29、35、36 トランジスタ
11 電源
12、13、18、37 静電容量
14〜16、19 スイッチ
30、31 インバータ
Claims (10)
- 入力電圧をサンプリングして出力電圧を与えるサンプリングスイッチであって、
ソース端子に該入力電圧が供給され、ドレイン端子から該出力電圧が与えられるMOSトランジスタと、
該MOSトランジスタのゲート端子への電圧を、前記入力電圧から遅延させて供給するゲート電圧制御手段とを備えることを特徴とするサンプリングスイッチ。 - 前記ゲート電圧制御手段が、前記ゲート端子電圧の入力電圧からの遅延時間を、前記出力電圧の入力電圧からの遅延時間の半分となるように制御することを特徴とする請求項1記載のサンプリングスイッチ。
- 前記ゲート電圧制御手段が、
前記サンプリングスイッチがオフとなるべき期間に電源電圧に充電され、一方の端子が該サンプリングスイッチがオンとなるべき期間に導通する第1の切替手段を介して前記ソース端子に接続され、他方の端子がサンプリングスイッチがオンとなるべき期間に導通する第2の切替手段を介してゲート端子に接続される第1の静電容量と、
該第1の静電容量の前記一方の端子と固定電位との間に接続される第2の静電容量とを備え、
該第2の静電容量の値の調整によって、前記遅延時間を調整したゲート端子電圧を供給することを特徴とする請求項1記載のサンプリングスイッチ。 - 前記MOSトランジスタの基板端子と、前記第1の静電容量の前記一方の端子とを接続する配線を備えることを特徴とする請求項3記載のサンプリングスイッチ。
- 前記サンプリングスイッチがオフとなるべき期間において、前記基板端子が前記固定電位に接続されることを特徴とする請求項4記載のサンプリングスイッチ。
- 前記第1の切替手段、および第2の切替手段がMOSトランジスタによって構成されることを特徴とする請求項3記載のサンプリングスイッチ。
- 前記サンプリングスイッチにおいて、
前記MOSトランジスタの基板端子に、前記入力電圧を遅延させた電圧を与える基板電圧制御手段をさらに備えることを特徴とする請求項3記載のサンプリングスイッチ。 - 前記基板電圧制御手段が、
一方の端子が前記MOSトランジスタの基板端子、およびサンプリングスイッチがオンとなるべき期間に導通する第3の切替手段を介して前記ソース端子に接続され、他方の端子が固定電位に接続される第3の静電容量を備えることを特徴とする請求項7記載のサンプリングスイッチ。 - 前記基板電圧制御手段が、前記第3の静電容量の値の調整によって、前記入力電圧からの基板端子電圧の遅延時間を調整することを特徴とする請求項8記載のサンプリングスイッチ。
- 前記基板電圧制御手段が、前記基板端子電圧の入力電圧からの遅延時間を、前記出力電圧の入力電圧からの遅延時間の半分に制御することを特徴とする請求項7記載のサンプリングスイッチ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004150571A JP4128545B2 (ja) | 2004-05-20 | 2004-05-20 | サンプリングスイッチ |
TW093138890A TWI303124B (en) | 2004-05-20 | 2004-12-15 | Sampling switch |
US11/023,010 US7183814B2 (en) | 2004-05-20 | 2004-12-28 | Sampling switch |
KR1020040116067A KR100590464B1 (ko) | 2004-05-20 | 2004-12-30 | 샘플링 스위치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004150571A JP4128545B2 (ja) | 2004-05-20 | 2004-05-20 | サンプリングスイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005333465A true JP2005333465A (ja) | 2005-12-02 |
JP4128545B2 JP4128545B2 (ja) | 2008-07-30 |
Family
ID=35374621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004150571A Expired - Fee Related JP4128545B2 (ja) | 2004-05-20 | 2004-05-20 | サンプリングスイッチ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7183814B2 (ja) |
JP (1) | JP4128545B2 (ja) |
KR (1) | KR100590464B1 (ja) |
TW (1) | TWI303124B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008236391A (ja) * | 2007-03-20 | 2008-10-02 | Kagoshima Univ | トラックアンドホールド回路 |
JP2013229850A (ja) * | 2012-03-28 | 2013-11-07 | Asahi Kasei Electronics Co Ltd | ブートストラップスイッチ回路 |
WO2015029740A1 (ja) * | 2013-08-29 | 2015-03-05 | オリンパス株式会社 | スイッチ回路、サンプルホールド回路、および固体撮像装置 |
JP2016143918A (ja) * | 2015-01-29 | 2016-08-08 | 株式会社ソシオネクスト | スイッチ回路、ad変換回路および集積回路 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2871630B1 (fr) * | 2004-06-11 | 2007-02-09 | Commissariat Energie Atomique | Procede de commande d'un interrupteur analogique |
US7176742B2 (en) * | 2005-03-08 | 2007-02-13 | Texas Instruments Incorporated | Bootstrapped switch with an input dynamic range greater than supply voltage |
KR100693819B1 (ko) * | 2005-07-14 | 2007-03-12 | 삼성전자주식회사 | 트랙 앤 홀드 회로 및 트랙 앤 홀드 방법 |
US7492207B2 (en) * | 2006-12-08 | 2009-02-17 | Infineon Technologies Ag | Transistor switch |
US7710164B1 (en) * | 2007-06-18 | 2010-05-04 | Intersil Americas Inc. | Highly linear bootstrapped switch with improved reliability |
US8030974B1 (en) | 2008-09-10 | 2011-10-04 | Marvell International, Ltd. | Method and apparatus for sampling |
US8183890B1 (en) | 2008-09-10 | 2012-05-22 | Marvell International Ltd. | Method and apparatus for sampling |
CN101789776B (zh) * | 2009-01-23 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 采样开关电路 |
US7940091B1 (en) * | 2009-03-02 | 2011-05-10 | Linear Technology Corporation | Bootstrapped switch for sampling voltages beyond the supply voltage |
KR101068129B1 (ko) * | 2009-11-06 | 2011-09-28 | 국방과학연구소 | 미러 구동장치, 이를 구비하는 교정가능한 적외선 검출 시스템 및 미러 구동장치의 제어 방법 |
US8604862B2 (en) | 2009-11-16 | 2013-12-10 | Analog Devices, Inc. | Four-quadrant bootstrapped switch circuit |
US7952419B1 (en) * | 2009-11-16 | 2011-05-31 | Analog Devices, Inc. | Bootstrapped switch circuit |
US20110148473A1 (en) * | 2009-12-22 | 2011-06-23 | Nxp B.V. | Switch-body pmos switch with switch-body dummies |
US8115518B1 (en) * | 2010-08-16 | 2012-02-14 | Analog Devices, Inc. | Integrated circuit for reducing nonlinearity in sampling networks |
US8674863B2 (en) * | 2011-06-07 | 2014-03-18 | Microchip Technology Incorporated | Distributed bootstrap switch |
US8593181B2 (en) * | 2011-08-04 | 2013-11-26 | Analog Devices, Inc. | Input switches in sampling circuits |
US8525574B1 (en) * | 2012-05-15 | 2013-09-03 | Lsi Corporation | Bootstrap switch circuit with over-voltage prevention |
US9218513B2 (en) | 2012-12-21 | 2015-12-22 | Sequans Communications | Circuit and method with improved mixer linearity |
US8907703B1 (en) * | 2013-03-15 | 2014-12-09 | Linear Technology Corporation | Isolated high voltage sampling network |
CN103762986A (zh) * | 2014-01-16 | 2014-04-30 | 四川和芯微电子股份有限公司 | 采样保持开关电路 |
CN104158526B (zh) * | 2014-08-15 | 2017-02-08 | 中国电子科技集团公司第二十四研究所 | 一种提高mos管模拟开关线性度的方法及mos管模拟开关电路 |
JP2017111844A (ja) * | 2015-12-16 | 2017-06-22 | ソニー株式会社 | サンプルホールド回路、および表示装置 |
WO2017163528A1 (ja) * | 2016-03-22 | 2017-09-28 | ソニー株式会社 | 電子回路、および、電子回路の制御方法 |
TW202305888A (zh) * | 2016-09-12 | 2023-02-01 | 美商美國亞德諾半導體公司 | 自舉式切換電路 |
EP3429080A1 (en) * | 2017-07-14 | 2019-01-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Switch device for switching an analog electrical input signal |
TWI708481B (zh) * | 2017-09-29 | 2020-10-21 | 聯華電子股份有限公司 | 控制電路及控制電路之方法 |
US10295572B1 (en) | 2018-04-12 | 2019-05-21 | Nxp Usa, Inc. | Voltage sampling switch |
KR102600334B1 (ko) * | 2018-12-17 | 2023-11-10 | 삼성전자주식회사 | 부트스트랩 회로 및 이를 이용한 샘플링 회로 |
US10784764B2 (en) * | 2019-02-01 | 2020-09-22 | Texas Instruments Incorporated | Switched-mode DC/DC converter having a bootstrapped high-side driver |
FR3117288B1 (fr) * | 2020-12-09 | 2023-05-26 | Commissariat Energie Atomique | Comparateur dynamique |
US11804836B1 (en) * | 2022-05-20 | 2023-10-31 | Analog Devices, Inc. | Bootstrapped switch with fast turn off |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5084634A (en) | 1990-10-24 | 1992-01-28 | Burr-Brown Corporation | Dynamic input sampling switch for CDACS |
US5500612A (en) * | 1994-05-20 | 1996-03-19 | David Sarnoff Research Center, Inc. | Constant impedance sampling switch for an analog to digital converter |
US6323697B1 (en) * | 2000-06-06 | 2001-11-27 | Texas Instruments Incorporated | Low distortion sample and hold circuit |
US6525574B1 (en) * | 2001-09-06 | 2003-02-25 | Texas Instruments Incorporated | Gate bootstrapped CMOS sample-and-hold circuit |
US6833753B2 (en) * | 2002-11-27 | 2004-12-21 | Texas Instruments Incorporated | Method and system for signal dependent boosting in sampling circuits |
-
2004
- 2004-05-20 JP JP2004150571A patent/JP4128545B2/ja not_active Expired - Fee Related
- 2004-12-15 TW TW093138890A patent/TWI303124B/zh not_active IP Right Cessation
- 2004-12-28 US US11/023,010 patent/US7183814B2/en not_active Expired - Fee Related
- 2004-12-30 KR KR1020040116067A patent/KR100590464B1/ko not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008236391A (ja) * | 2007-03-20 | 2008-10-02 | Kagoshima Univ | トラックアンドホールド回路 |
JP2013229850A (ja) * | 2012-03-28 | 2013-11-07 | Asahi Kasei Electronics Co Ltd | ブートストラップスイッチ回路 |
WO2015029740A1 (ja) * | 2013-08-29 | 2015-03-05 | オリンパス株式会社 | スイッチ回路、サンプルホールド回路、および固体撮像装置 |
JP2015046834A (ja) * | 2013-08-29 | 2015-03-12 | オリンパス株式会社 | スイッチ回路、サンプルホールド回路、および固体撮像装置 |
JP2016143918A (ja) * | 2015-01-29 | 2016-08-08 | 株式会社ソシオネクスト | スイッチ回路、ad変換回路および集積回路 |
US9444483B2 (en) | 2015-01-29 | 2016-09-13 | Socionext Inc. | Switch circuit, analog-to-digital converter, and integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
KR20050111526A (ko) | 2005-11-25 |
JP4128545B2 (ja) | 2008-07-30 |
TW200539570A (en) | 2005-12-01 |
KR100590464B1 (ko) | 2006-06-19 |
US7183814B2 (en) | 2007-02-27 |
TWI303124B (en) | 2008-11-11 |
US20050258874A1 (en) | 2005-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4128545B2 (ja) | サンプリングスイッチ | |
JP5431992B2 (ja) | トランスミッションゲート及び半導体装置 | |
US8222926B2 (en) | Track and hold circuit | |
JPH05175737A (ja) | サンプルホールド型位相比較回路 | |
US9397622B2 (en) | Programmable hysteresis comparator | |
US8975942B2 (en) | System for a clock shifter circuit | |
JP2015228540A (ja) | コンパレータ、電子回路、及びダブルテイルコンパレータの制御方法 | |
US8456343B2 (en) | Switched capacitor type D/A converter | |
US7332941B2 (en) | Analog switch circuit and sample-and-hold circuit including the same | |
KR20070088563A (ko) | 신규한 클럭 승압 방식을 사용하는 저전압 cmos 스위치 | |
JP5765274B2 (ja) | アナログスイッチ | |
JPH06140915A (ja) | インターフェース回路 | |
WO2009153921A1 (ja) | アナログスイッチ | |
JP2004129276A (ja) | トラックアンドホールド回路 | |
US20110018629A1 (en) | Reference voltage supply circuit | |
JP2009147501A (ja) | 半導体装置 | |
KR101939147B1 (ko) | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | |
JP4530503B2 (ja) | インピーダンス変換回路 | |
US9154120B2 (en) | Electronic circuit | |
JP2000132989A (ja) | トラックホールド回路 | |
JP2010028160A (ja) | サンプルホールド回路 | |
JPH0766727A (ja) | 電界効果トランジスタで構成されるアナログ信号のサンプリング回路 | |
JP5610023B2 (ja) | 半導体装置 | |
JP2005303347A (ja) | アナログスイッチ及びマルチプレクサ | |
KR101331207B1 (ko) | 레퍼런스 전압 공급 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080514 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |