CN102388537B - 数模转换单元电路及数模转换器 - Google Patents

数模转换单元电路及数模转换器 Download PDF

Info

Publication number
CN102388537B
CN102388537B CN201180001109.1A CN201180001109A CN102388537B CN 102388537 B CN102388537 B CN 102388537B CN 201180001109 A CN201180001109 A CN 201180001109A CN 102388537 B CN102388537 B CN 102388537B
Authority
CN
China
Prior art keywords
mosfet
input
control signal
output
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180001109.1A
Other languages
English (en)
Other versions
CN102388537A (zh
Inventor
郭书苞
雷工
李定
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN102388537A publication Critical patent/CN102388537A/zh
Application granted granted Critical
Publication of CN102388537B publication Critical patent/CN102388537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明实施例提供一种数模转换单元电路与数模转换器。本发明实施例采用了在数模转换单元电路中增加与数模转换支路结构类似的冗余支路，且冗余支路的控制信号与数模转换支路的控制信号互为冗余，使得每个预设周期都有相同的电荷转移，将OUTP和OUTN的直流偏差导致的二次谐波转变为高频噪声，从而在输出信号带宽内看不到谐波，提高了输出信号的质量。

Description

数模转换单元电路及数模转换器
技术领域
本发明实施例涉及电子技术领域，尤其是一种数模转换单元电路及数模转换器。
背景技术
随着通讯市场的迅猛发展，集成电路中数字和模拟界面间的模块变的越来越重要。在视频及无线领域的应用中，数模转换器(Digital-to-AnalogConverter，简称DAC)需要具有高速高精度。电流舵型(current steering)DAC被广泛的应用于集成电路当中，current steering结构具有快速、高精度及易于互为冗余金属氧化物半导体(Complementary Metal OxideSemiconductor，简称CMOS)电流集成的优点。当DAC精度高于12位时通常需要校准电路，基于动态元件匹配(Dynamic Element Matching，简称DEM)技术的校准电路可以较好的解决电流单元之间的匹配而导致的谐波问题。但DEM技术无法克服开关引进的与码型相关的误差，而这些会导致三次谐波的产生。
现有技术中存在一种改进方案，通过反馈回路使得current steering的输出端，即输出正端(OUTP)和输出负端(OUTN)的信号变化不会耦合到加和点，从而降低三次谐波。
但是，当OUTP和OUTN电压间存在直流偏差(DC Offset)时，该直流偏差会耦合到加和点，尤其是在DEM的动态加权平均(Dynamic WeightedAverage，简称DWA)模式下该直流偏差会引起较大的二次谐波。
发明内容
本发明实施例提供一种数模转换单元电路及数模转换器，用以解决现有技术中DWA模式下输出正端和输出负端的直流偏差导致二次谐波的问题。
一方面，本发明实施例提供了一种数模转换单元电路，包括：
数模转换支路和冗余支路；
所述数模转换支路包括电流源、第一金属氧化物半导体场效应晶体管MOSFET和第二MOSFET，所述电流源通过第一加和点分别连接所述第一MOSFET、第二MOSFET的源极，所述第一MOSFET、第二MOSFET的漏极分别连接输出正端、输出负端，所述第一MOSFET、第二MOSFET的栅极分别连接第一输入端、第二输入端；
所述冗余支路包括处于高阻态的第二加和点、第三MOSFET和第四MOSFET，所述第二加和点分别连接所述第三MOSFET、第四MOSFET的源极，所述第三MOSFET、第四MOSFET的漏极分别连接所述输出正端、输出负端，所述第三MOSFET、第四MOSFET的栅极分别连接第三输入端、第四输入端；
所述第一MOSFET、第二MOSFET、第三MOSFET和第四MOSFET为参数相同的负极性(N型)MOSFET，所述第三输入端输入的第三控制信号与所述第一输入端输入的第一控制信号互为冗余，所述第四输入端输入的第四控制信号与所述第二输入端输入的第二控制信号互为冗余。
另一方面，本发明实施例提供了一种数模转换器，包括：
至少一个数模转换单元电路，所述数模转换单元电路为如上所述的电路；
开关驱动单元，所述开关驱动单元的输入端输入待转换的数字信号，所述开关驱动单元的输出端连接所述至少一个数模转换单元的第一输入端、第二输入端、第三输入端、第四输入端。
以上技术方案中的一个技术方案具有如下优点或有益效果：
本发明实施例采用了在数模转换单元电路中增加与数模转换支路结构类似的冗余支路，且冗余支路的控制信号与数模转换支路的控制信号互为冗余，使得每个预设周期都有相同的电荷转移，将OUTP和OUTN的直流偏差导致的二次谐波转变为高频噪声，从而在输出信号带宽内看不到谐波，提高了输出信号的质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术在电流舵型DAC中增加反馈回路的电路示意图。
图2为本发明实施例提供的一种数模转换单元电路实施例一的电路示意图。
图3为图2所示实施例中时钟信号和各控制信号的一种时序示意图。
图4为本发明实施例提供的一种数模转换单元电路实施例二的电路示意图。
图5为本发明实施例提供的一种数模转换器实施例的原理示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了对本发明实施例的技术方案进行清楚详细的解释，此处先简要介绍一下本发明实施例相关的技术。电流舵型DAC包括一对金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET)组成的差分对管，通过将输入的数字信号转换成开关控制信号来控制差分对管，可以将加和点的电流引向OUTP或OUTN，OUTP和OUTN再连接到电阻阵列，将输出的电流转变为电压，以形成输出的模拟信号。电流舵型DAC一个缺点是电流源单元漏极电压，即加和点电压，会随着开关的切换而变化，其变化值与电流舵输出的OUTP和OUTN电压差有关系。加和点电压的变化会导致该加和点的节点电容充放电荷，在开关切换时，该节点电容上的电荷从current steering单元的一端转移到输出的另一端(charge transfer)，当这些电荷与码型相关时，就会产生谐波，使输出信号变差。
通过减小加和点的电压变化可以提高动态性能和获得高质量的信号输出。图1为现有技术在电流舵型DAC中增加反馈回路的电路示意图。如图1所示，该电路中分两组反馈控制电路，如图1中的230P和230N模块，来减小由于输出端电压变化而导致的加和节点(即S1～SN)电压变化，图1中的210-1～210-N为DAC单元。230P模块包括一个运算放大器240P，MOS管M5P和M6P，电流源242P和244P；M5P是二级管接法，为240P的正端提供了一个稳定的参考电压；M6P管的源极连接到240P的负端，由于M6P的漏极与输出正端OUTP相连，故240P的负端电压与OUTP电压有一定的线型关系，这样形成了一个负反馈系统；240P输出电压控制M6P的衬底，从而改变M6P的阈值电压，这样M6P的源极电压就变得较为稳定。换句话说，通过改变M6P的阈值电压使M6P的源极电压基本不变；240P的输出同时耦合到各差分单元的开关管M31～M3N，因此通过反馈控制逻辑，M31～M3N的源极电压保持基本不变。类似的，230N模块包括一个运算放大器240N，MOS管M5N和M6N，电流源242N和244N，通过反馈控制逻辑使得M41～M4N的源极电压保持不变。另外，D1～DN、D81～D8N为对输入的数字信号经开关驱动单元转换输出的控制各DAC单元中MOS管栅极的控制信号，其中每个DAC单元的两个控制信号为“非”的关系，比如D1和D81，DN和D8N等。
上述方案通过反馈回路可以使得OUP和OUTN的信号变化不会耦合到加和点，从而降低三次谐波；但是，当OUTP和OUTN电压有直流偏差的情况，该偏差会耦合到加和点。在DWA的模式时，该偏差会引起较大的二次谐波；同时运算放大器本身也会引入偏差，恶化输出信号；且上述方案不太适合用于NMOS开关，因为普通工艺的NMOS的衬底都是Psub，没法单独控制；另外，增加的运算放大器对带宽要求较大，会使电路的功耗增加。
DWA模式下，在输入信号的负半周期，每一个使用的DAC单元都不重复，例如，假设有八个DAC单元，第一次输入代码为2，打开dac单元阵列的第1、2个单元；下一个输入代码为3，打开第3、4、5个单元，第1、2个单元被关闭；在输入信号的正半周期，DAC单元根据输入代码的不同会被重复，如输入代码先后为6和7时，就有5个DAC单元被重复，即保持打开状态。
在NRZ型current steering DAC结构中，一类主要的与码型相关的误差就是由于电流源漏端的寄生电容充放电导致的电荷转移。结合图1来说，电流源与差分对管相连的节点S1会存在寄生电容，如果该节点电压发生变化，就会往OUTP或OUTN充放电荷。举例来说，若OUTP和OUTN电压的直流偏差使得OUTP＞OUTN，则D1从低到高跳变时，OUTP往S1充电，D81从低到高跳变时S1往OUTN放电。假设Qe_s1为节点S1往OUTP或OUTN转移的电荷量，CS1为节点S1的寄生电容的容值，ΔVS1为节点S1的电压变化值，则有：
Qe_s1＝Cs1*ΔVS1    (1)
由于上述电荷转移是周期性的，且与输入信号的频率相关，这些与码型相关的误差会产生谐波，使输出信号质量变差。
本发明实施例通过设计一路和现有的DAC单元同样的电路，使得每一个预设周期都有相同的电荷转移，这样电荷转移的误差就与输入信号的频率无关，也就是说，通过每个预设周期都注入相同的电荷能量，原本的谐波就可以转变为高频噪声，这部分噪声可以被后级滤波器滤除，最终获得高性能的输出信号。
图2为本发明实施例提供的一种数模转换单元电路实施例一的电路示意图。如图2所示，该实施例包括：
数模转换支路21和冗余支路22；
数模转换支路21包括电流源211、第一MOSFET212和第二MOSFET213，电流源211通过第一加和点214分别连接第一MOSFET212、第二MOSFET213的源极，第一MOSFET212、第二MOSFET213的漏极分别连接OUTP、OUTN，第一MOSFET212、第二MOSFET213的栅极分别连接第一输入端inp1、第二输入端inp2；
冗余支路22包括处于高阻态的第二加和点221、第三MOSFET222和第四MOSFET223，第二加和点221分别连接第三MOSFET222、第四MOSFET223的源极，第三MOSFET222、第四MOSFET223的漏极分别连接OUTP、OUTN，第三MOSFET222、第四MOSFET223的栅极分别连接第三输入端inp3、第四输入端inp4；
第一MOSFET212、第二MOSFET213、第三MOSFET222和第四MOSFET223为参数相同的N型MOSFET，第三输入端inp3输入的第三控制信号p_dum1与第一输入端inp1输入的第一控制信号p1互为冗余，第四输入端inp4输入的第四控制信号n_dum1与第二输入端inp2输入的第二控制信号n1互为冗余。
本实施例中的电流源211可以采用现有技术中的任意电流源实现，比如图1所示的AVDD、M11和M21组成的电流源，本实施例对此不作限定。另外，第一控制信号p1和第二控制信号n1可以像现有技术中一样互补，即互为“非”的关系，即p1为高电平时n1为低电平，反之也是如此。第三控制信号p_dum1和第四控制信号n_dum1的关系也是如此。这里处于高阻态的第二加和点221可以采用现有技术中的方法实现，比如将第二加和点221连接第五MOSFET的漏极，所述第五MOSFET的源极和栅极接地，所述第五MOSFET为正极性(P型)MOSFET，本实施例对此不作限定。
第三输入端inp3输入的第三控制信号p_dum1与第一输入端inp1输入的第一控制信号p1互为冗余是指，在每个预设周期，第三控制信号p_dum1与第一控制信号p1的同向电平跳变次数之和等于1，也就是说，在每个预设周期都存在一次p1或p_dum1的同向电平跳变，即每个预设周期所述第三控制信号与所述第一控制信号从低到高的电平跳变次数之和等于1，或所述第三控制信号与所述第一控制信号从高到低的电平跳变次数之和等于1；第四输入端inp4输入的第四控制信号n_dum1与第二输入端inp2输入的第二控制信号n1互为冗余是指，在每个预设周期，第四控制信号n_dum1与第二控制信号n1的同向电平跳变次数之和等于1，也就是说，在每个预设周期都存在一次n1或n_dum1的同向电平跳变，即每个预设周期所述第四控制信号与所述第二控制信号从低到高的的电平跳变次数之和等于1或所述第四控制信号与所述第二控制信号从高到低的的电平跳变次数之和等于1。
第一MOSFET212、第二MOSFET213、第三MOSFET222和第四MOSFET223参数相同，使得数模转换支路21中第一加和点214的寄生电容的容值与冗余支路22中第二加和点221的寄生电容的容值相等。假设第一加和点214和第二加和点221寄生电容的容值均为C，每个预设周期p1或p_dum1的电压变化的绝对值均为ΔV，对应地，每个预设周期n1或n_dum1的电压变化的绝对值也为ΔV，则每个预设周期从OUTP通过第一加和点214或第二加和点221转移到OUTN的电荷量均为C*ΔV，或是每个预设周期从OUTN通过第一加和点214或第二加和点221转移到OUTP的电荷量均为C*ΔV。
这里的预设周期较优地可以设为2倍的时钟周期。应用中，可以不用严格的按照预设周期实现控制信号跳变，时钟信号和各控制信号的具体时序可以如图3所示，其中CLK为时钟信号，p1和n1是控制数模转换支路21的MOSFET的开关信号，p_dum1和n_dum1为控制冗余支路22的MOSFET的开关信号，只要开关信号从低到高或从高到低电平转换一次，就会产生一次电荷转移。加入冗余支路22后，p_dum1与p1信号形成互为冗余的关系：即只要数模转换支路21没有电荷转移到OUTP或OUTN，则冗余支路22就会转移电荷到OUTP或OUTN。图3所示的时序产生的电荷转移的能量主要集中在大约Fs/2处，其中Fs为时钟频率，也就是采样频率；这部分能量可以被后级低通滤波器滤除。
本发明实施例采用了在数模转换单元电路中增加与数模转换支路结构类似的冗余支路，且冗余支路的控制信号与数模转换支路的控制信号互为冗余，使得每个预设周期都有相同的电荷转移，将OUTP和OUTN的直流偏差导致的二次谐波转变为高频噪声，从而在输出信号带宽内看不到谐波，提高了输出信号的质量。
图4为本发明实施例提供的一种数模转换单元电路实施例二的电路示意图。如图4所示，该实施例包括：
数模转换支路41和冗余支路42；
数模转换支路41包括电流源411、第一MOSFET412和第二MOSFET413，电流源411通过第一加和点414分别连接第一MOSFET412、第二MOSFET413的源极，第一MOSFET412、第二MOSFET413的漏极分别连接OUTP、OUTN，第一MOSFET412、第二MOSFET413的栅极分别连接第一输入端inp1、第二输入端inp2；
数模转换支路41还包括：电流阱431、第六MOSFET432和第七MOSFET433，电流阱431通过第三加和点434分别连接第六MOSFET432、第七MOSFET433的源极，第六MOSFET432、第七MOSFET433的漏极分别连接OUTP、OUTN，第六MOSFET432、第七MOSFET433的栅极分别连接第二输入端inp2、第一输入端inp1；
冗余支路42包括处于高阻态的第二加和点421、第三MOSFET422和第四MOSFET423，第二加和点421分别连接第三MOSFET422、第四MOSFET423的源极，第三MOSFET422、第四MOSFET423的漏极分别连接OUTP、OUTN，第三MOSFET422、第四MOSFET423的栅极分别连接第三输入端inp3、第四输入端inp4；
冗余支路42还包括：第八MOSFET441、第九MOSFET442和第十MOSFET443，第八MOSFET441通过第四加和点444分别连接第九MOSFET442、第十MOSFET443的源极，第九MOSFET442、第十MOSFET443的漏极分别连接OUTP、OUTN，第九MOSFET442、第十MOSFET443的栅极分别连接第四输入端inp4、第三输入端inp3；
第一MOSFET412、第二MOSFET413、第三MOSFET422和第四MOSFET423为参数相同的N型MOSFET，第三输入端inp3输入的第三控制信号p_dum1与第一输入端inp1输入的第一控制信号p1互为冗余，第四输入端inp4输入的第四控制信号n_dum1与第二输入端inp2输入的第二控制信号n1互为冗余；
第六MOSFET432、第七MOSFET433、第九MOSFET442和第十MOSFET443为参数相同的N型MOSFET，所述第八MOSFET为N型MOSFET。
这里的电流阱431可以采用现有技术中的任意电流阱实现，比如通过一N型MOSFET实现，具体地可以将第三加和点434连接该N型MOSFET的漏极，将该N型MOSFET的源极接地，栅极接一偏置电压，本实施例对此不作限定。
本实施例在图2所示实施例一的基础上，数模转换支路和冗余支路均对称地增加了与图2所示的电路类似的电路，形成了全差分的数模转换支路和冗余支路，可以提高输出信号的幅度。另外，本实施例中电荷转移的情况也与图2所示的实施例一类似，只是增加的部分电路的电荷转移量与实施例一的电荷转移量叠加，此处不再赘述。
图5为本发明实施例提供的一种数模转换器实施例的原理示意图。如图5所示，该数模转换器包括：
至少一个数模转换单元电路501～50N，数模转换单元电路501～50N为如本发明实施例提供的一种数模转换单元电路实施例一或实施例二所述的电路；
开关驱动单元51，开关驱动单元51的输入端输入待转换的数字信号，开关驱动单元51的输出端连接至少一个数模转换单元501～50N的第一输入端inp1、第二输入端inp2、第三输入端inp3、第四输入端inp4。
具体地，开关驱动单元51根据待转换的数字信号，输出用于控制每个数模转换单元501～50N中MOSFET的开关信号，举例来说，向每个数模转换单元输出如图3所示的p1、n1、p_dum1、n_dum1。
在本发明的一个可选的实施例中，该数模转换器还包括电阻阵列52，电阻阵列52的输入端连接至少一个数模转换单元501～50N的OUTP和OUTN，电阻阵列52的输出端输出转换后的模拟信号。这里的电阻阵列可以采用现有技术中的方法实现，只要能将数模转换单元电路501～50N输出的电流转换成对应的电压即可，本实施例对此不作限定。
在本发明的又一可选的实施例中，该数模转换器还包括滤波器53，连接电阻阵列52的输出端。具体地，滤波器53用于将每个数模转换单元501～50N中电荷转移产生的高频噪声滤除。
本发明实施例在数模转换单元电路中增加与数模转换支路结构类似的冗余支路，且冗余支路的控制信号与数模转换支路的控制信号互为冗余，使得每个预设周期都有相同的电荷转移，将OUTP和OUTN的直流偏差导致的二次谐波转变为高频噪声，从而在输出信号带宽内看不到谐波，提高了输出信号的质量。进一步地，还可以通过滤波器将所述高频噪声滤除，最终获得高性能的输出信号。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (5)

1.一种数模转换单元电路，其特征在于，包括：数模转换支路和冗余支路；
所述数模转换支路包括电流源、第一金属氧化物半导体场效应晶体管MOSFET和第二MOSFET，所述电流源通过第一加和点分别连接所述第一MOSFET、第二MOSFET的源极，所述第一MOSFET、第二MOSFET的漏极分别连接输出正端、输出负端，所述第一MOSFET、第二MOSFET的栅极分别连接第一输入端、第二输入端；
所述冗余支路包括处于高阻态的第二加和点、第三MOSFET和第四MOSFET，所述第二加和点分别连接所述第三MOSFET、第四MOSFET的源极，所述第三MOSFET、第四MOSFET的漏极分别连接所述输出正端、输出负端，所述第三MOSFET、第四MOSFET的栅极分别连接第三输入端、第四输入端；
所述第一MOSFET、第二MOSFET、第三MOSFET和第四MOSFET为参数相同的负极性N型MOSFET，所述第三输入端输入的第三控制信号与所述第一输入端输入的第一控制信号互为冗余，所述第四输入端输入的第四控制信号与所述第二输入端输入的第二控制信号互为冗余；
其中，在每个预设周期，所述第三控制信号与所述第一控制信号从低到高的电平跳变次数之和等于1，所述第四控制信号与所述第二控制信号从低到高的的电平跳变次数之和等于1；或者，在每个预设周期，所述第三控制信号与所述第一控制信号从高到低的电平跳变次数之和等于1，所述第四控制信号与所述第二控制信号从高到低的的电平跳变次数之和等于1；
所述第二加和点连接第五MOSFET的漏极，所述第五MOSFET的源极和栅极接地，所述第五MOSFET为正极性（P型）MOSFET。
2.根据权利要求1所述的电路，其特征在于，所述数模转换支路还包括：电流阱、第六MOSFET和第七MOSFET，所述电流阱通过第三加和点分别连接所述第六MOSFET、第七MOSFET的源极，所述第六MOSFET、第七MOSFET的漏极分别连接所述输出正端、输出负端，所述第六MOSFET、第七MOSFET的栅极分别连接所述第二输入端、第一输入端；
所述冗余支路还包括：第八MOSFET、第九MOSFET和第十MOSFET，所述第八MOSFET的漏极通过第四加和点分别连接所述第九MOSFET、第十MOSFET的源极，所述第九MOSFET、第十MOSFET的漏极分别连接所述输出正端、输出负端，所述第九MOSFET、第十MOSFET的栅极分别连接所述第四输入端、第三输入端，所述第八MOSFET的源极和栅极接地；
所述第六MOSFET、第七MOSFET、第九MOSFET和第十MOSFET为参数相同的N型MOSFET，所述第八MOSFET为N型MOSFET。
3.一种数模转换器，其特征在于，包括：至少一个数模转换单元电路，所述数模转换单元电路为如权利要求1-5任一所述的电路；
开关驱动单元，所述开关驱动单元的输入端输入待转换的数字信号，所述开关驱动单元的输出端连接所述至少一个数模转换单元的第一输入端、第二输入端、第三输入端、第四输入端。
4.根据权利要求3所述的数模转换器，其特征在于，还包括电阻阵列，所述电阻阵列的输入端连接所述至少一个数模转换单元的输出正端和输出负端，所述电阻阵列的输出端输出转换后的模拟信号。
5.根据权利要求4所述的数模转换器，其特征在于，还包括滤波器，连接所述电阻阵列的输出端。
CN201180001109.1A 2011-07-25 2011-07-25 数模转换单元电路及数模转换器 Active CN102388537B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2011/077525 WO2012083689A1 (zh) 2011-07-25 2011-07-25 数模转换单元电路及数模转换器

Publications (2)

Publication Number Publication Date
CN102388537A CN102388537A (zh) 2012-03-21
CN102388537B true CN102388537B (zh) 2014-04-30

Family

ID=45826497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180001109.1A Active CN102388537B (zh) 2011-07-25 2011-07-25 数模转换单元电路及数模转换器

Country Status (2)

Country Link
CN (1) CN102388537B (zh)
WO (1) WO2012083689A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231607B2 (en) * 2014-02-26 2016-01-05 Maxim Integrated Products, Inc. Interconnect structures for minimizing clock and output timing skews in a high speed current steering DAC
CN105356883B (zh) * 2015-12-04 2019-02-12 上海兆芯集成电路有限公司 电流导向数字转模拟转换器和输出摆幅控制电路
CN106027057B (zh) * 2016-05-19 2019-03-26 中国电子科技集团公司第二十四研究所 一种轨到轨电流输出开关
CN112787671B (zh) * 2019-10-23 2024-02-06 华润微集成电路(无锡)有限公司 一种电流舵dac电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927714B1 (en) * 2004-03-31 2005-08-09 Maxim Integrated Products, Inc. Current steering digital-to-analog (DAC) converter with improved dynamic performance
US6967609B1 (en) * 2004-11-12 2005-11-22 Lsi Logic Corporation Method and apparatus for dynamically biasing switching elements in current-steering DAC
CN102017411A (zh) * 2008-04-30 2011-04-13 松下电器产业株式会社 多信号开关电路、电流开关单元电路、锁存电路、电流相加型dac、和半导体集成电路、视频设备、通信设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101917194B (zh) * 2010-09-01 2013-03-20 李云初 双沿触发高速数模转换器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927714B1 (en) * 2004-03-31 2005-08-09 Maxim Integrated Products, Inc. Current steering digital-to-analog (DAC) converter with improved dynamic performance
US6967609B1 (en) * 2004-11-12 2005-11-22 Lsi Logic Corporation Method and apparatus for dynamically biasing switching elements in current-steering DAC
CN102017411A (zh) * 2008-04-30 2011-04-13 松下电器产业株式会社 多信号开关电路、电流开关单元电路、锁存电路、电流相加型dac、和半导体集成电路、视频设备、通信设备

Also Published As

Publication number Publication date
WO2012083689A1 (zh) 2012-06-28
CN102388537A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
CN108449087B (zh) 一种超低功耗异步逐次逼近寄存器型模数转换器
CN101692603B (zh) 增益自举型c类反向器及其应用电路
CN1968014B (zh) 校准电路和备有校准电路的半导体装置
CN101277112A (zh) 采用运算放大器共享的低功耗流水线模数转换器
CN101587753B (zh) 一种模拟信号采样电路以及一种开关电容电路
CN102291103B (zh) 动态体偏置型c类反相器及其应用
CN101802927A (zh) 信号采样电路
CN102388537B (zh) 数模转换单元电路及数模转换器
CN103716054A (zh) 用于逐次逼近型模数转换器前端的宽带采样保持电路
CN101110585B (zh) 一种改进的栅源跟随采样开关设计方法及其开关电路
US20160149548A1 (en) Trans-impedance amplifier with replica gain control
US7782096B2 (en) Track-and-hold circuit with low distortion
Louwsma et al. Time-interleaved Analog-to-digital Converters
CN111669180B (zh) 基于Vcm的超低功耗SAR ADC开关切换结构及其开关切换方法
CN105071806A (zh) 应用于高速模数转换器的高线性度输入信号缓冲器
CN104716962A (zh) 数模转换器单元和电流舵型数模转换器
CN208369563U (zh) 数模转换器
CN106921391A (zh) 系统级误差校正sar模拟数字转换器
CN104716934A (zh) 基于锁存器的单调斜坡信号发生装置及方法
CN203708221U (zh) 用于逐次逼近型模数转换器前端的宽带采样保持电路
CN110690884B (zh) 一种采用cmos传输门的栅压自举开关电路
CN1561000B (zh) 抑制输入共模漂移的流水线结构模数转换器
CN111585518B (zh) 适用于噪声整形结构adc的高速低功耗差分动态运算放大器
CN108199701B (zh) 一种高速的cmos传输门开关电路
CN102545905B (zh) 数模转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant