CN101917194B - 双沿触发高速数模转换器 - Google Patents
双沿触发高速数模转换器 Download PDFInfo
- Publication number
- CN101917194B CN101917194B CN 201010271543 CN201010271543A CN101917194B CN 101917194 B CN101917194 B CN 101917194B CN 201010271543 CN201010271543 CN 201010271543 CN 201010271543 A CN201010271543 A CN 201010271543A CN 101917194 B CN101917194 B CN 101917194B
- Authority
- CN
- China
- Prior art keywords
- data
- analog converter
- double
- edge triggering
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000005070 sampling Methods 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 241000380131 Ammophila arenaria Species 0.000 abstract 2
- 230000000295 complement effect Effects 0.000 abstract 1
- 230000001960 triggered effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及集成电路领域，具体涉及一种数模转换器，公开了一种双沿触发高速数模转换器，包括用于产生时钟信号的时钟电路，其特征是，还包括数据多路器，用于将每一路输入的数据转为两路互补的数据；选通单元，用于将数据多路器产生的数据与时钟信号经过逻辑运算后产生控制信号；电流舵单元，输入端与选通单元相连，接收控制信号，输出为差分电流模拟信号。与传统单沿触发DAC相比，双沿触发DAC在DAC转换时钟的前后半个时钟各送出一次数据，因此在一个时钟周期可以转换两次数据。在同样的时钟速率下，双沿触发DAC可以得到传统单沿触发DAC两倍的有效采样率，给用户提供更宽的信号带宽或者更高的载波频率。
Description
技术领域
本发明涉及集成电路领域，具体涉及一种数模转换器。
背景技术
最近二十年来，随着大规模、超大规模集成电路的飞速发展，数字信号处理得到了越来越广泛的应用。例如，传统的模拟电视广播系统在未来的几年中将被新兴的数字电视广播系统取代；数字式的CD、MP3播放器、数字录音机和数字摄像机逐渐代替了老式的模拟录音机和摄像机；移动通信系统早在十几年前就实现了数字化，小巧的多功能数字移动电话取代了笨重的模拟移动电话；传统的模拟式的测试仪器(如示波器、频谱仪)也已经被数字式的测试仪器代替，等等。与模拟信号处理相比，数字信号处理有很多优点，例如，数字系统的性能对工艺、电压、温度等的变化不敏感；数字电路比较规整，易于进行自动、半自动化设计，因而使得功能复杂的系统的设计成为可能；数字系统有很好的可编程性，因而系统的功能可以灵活多样；数字信号易于储存和传输；另外，随着CMOS制造工艺的改进，数字电路的速度会更快，功耗会更低等等。但几乎所有来自自然界中的物理信号都是模拟信号，例如图像、语音、电磁波、温度等等。数字信号处理芯片需要模数和数模转换器与模拟信号接口。模数转换器就是将连续时间模拟信号转换为离散时间数字信号的器件；而数模转换器则是将离散时间数字信号转换为连续时间模拟信号。模数转换器和数模转换器统称为数据转换器。数据转换器的应用几乎遍及所有的电子电器领域，例如通信、仪器仪表、工业控制、医疗、交通、航天、国防、计算机和家用电器等。在这些电子产品中，模拟信号经模/数转换器转换为数字信号，以便于处理和存储；而数字信号又经数/模转换器转换为模拟信号，以便于与自然界接口。
数模转换器(Digital to Analog Converter，以下简称DAC)就是将数字信号转换成模拟信号的电路。数模转换器的模拟输出包括电压输出和电流输出。其中的电流舵式数模转换器因具有速度高的优点广泛用于通信系统，测量仪器，和医疗设备中，并且其输出可以不接缓冲器而与负载直接驳接，从而简化了电路的复杂度。电流舵式数模转换器的开关速度可达2GHz以上，精度达14比特，是目前速度最快的DAC架构。但是传统的电流舵式数模转换器均为单沿触发DAC，输入数据为单沿触发，一般持续一个时钟周期，在每个时钟周期的上升沿或下降沿，所有电流开关被接通或关断，输入数据被转换为模拟电流信号输出，这种传统的单沿触发DAC采样率相对较低，一个时钟周期只能转换一次数据。
发明内容
本发明所要解决的技术问题是克服现有单沿触发DAC的缺点，提供一种采样率相对较高的双沿触发高速数模转换器，一个时钟周期可以转换两次数据。
为解决上述技术问题，本发明提供一种双沿触发高速数模转换器，包括用于产生时钟信号的时钟电路，其特征是，还包括
数据多路器，用于将每一路输入的数据转为两路互补的数据；
选通单元，用于将数据多路器产生的数据与时钟信号经过逻辑运算后产生控制信号；
电流舵单元，输入端与选通单元相连，接收控制信号，由开关控制信号控制电流舵单元的通断，输出为差分电流模拟信号。
其中，所述数据多路器包含D触发器。
所述D触发器优选的为2个。
其中，所述选通单元包含逻辑门电路，以实现逻辑运算功能。
所述逻辑门电路优选的为4个或门。
其中，所述电流舵单元包含开关元件。
每个所述电流舵单元优选的包含4个开关元件。
所述开关元件可以为MOS管。
所述开关元件也可以为双极型晶体管。
本发明所达到的有益效果：与传统单沿触发DAC相比，双沿触发DAC在DAC转换时钟的前后半个时钟各送出一次数据，因此在一个时钟周期可以转换两次数据。在同样的时钟速率下，双沿触发DAC可以得到传统单沿触发DAC两倍的有效采样率，给用户提供更宽的信号带宽或者更高的载波频率。
附图说明
图1是本发明双沿触发高速数模转换器中优选的数据多路器电路示意图；
图2是本发明双沿触发高速数模转换器中优选的选通单元与电流舵单元结构示意图；
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
如图1所示，本发明中优选的数据多路器电路包含2个D触发器1、1个反相器2，由时钟电路产生的时钟信号CLK一路与其中一个D触发器1的管脚CLK相连，另一路经反相器2后与另一个D触发器1的管脚CLK相连；输入的高速数据Data分别与2个D触发器1的管脚D相连，经过处理后的数据经D触发器1的管脚Q、管脚
输出，输出数据为两组互补的低速数据，分别为Data0、
和Data1、
如图2所示，本发明中优选的选通单元11与电流舵单元12连接结构中，以二进制权重的n比特DAC为例，选通单元11包含4个或门3，每个电流舵单元12包含4个晶体管4、n个电流源分别为bit0、bit1，直到bitn。数据多路器输出的数据Data1、
和Data0、与时钟电路产生的时钟信号CLK、反相时钟信号
分别组合，分别作为4个或门的输入信号，经过逻辑运算后产生的4个控制信号分别为G0、G1、G2、G3，这4个控制信号分别与每个电流舵单元12中的4个晶体管4的栅极连接，控制晶体管4的导通与关闭。4个晶体管4分为两对，其中一对栅极由G1及G3控制，当DAC时钟信号为高电平的半个时钟周期时间段时，在输出端输出差分电流模拟信号Ioutp与Ioutn，另外一对栅极由G0及G2控制，则当DAC时钟信号为低电平的半个时钟周期时间段时，在输出端输出差分电流模拟信号Ioutp与Ioutn。在任何半个时钟周期内，每个电流舵单元中有且仅有一对晶体管处于工作状态，另外一对晶体管开关处于关闭状态。这样，在一个DAC时钟周期内，双沿触发DAC就合成产生了两个模拟信号样本点，其有效采样率等效于传统DAC工作于两倍时钟频率时的情况。
双沿触发DAC对时钟占空比的要求比较严格，因为时钟的高电平部分与低电平部分都定义了一个样本周期，理想的双沿触发DAC要求占空比必须是50％。为了达到较好的性能，双沿触发DAC的时钟电路应设有占空比校准反馈环路，因此电路结构比传统DAC要复杂。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (6)
1.一种双沿触发高速数模转换器，包括用于产生时钟信号的时钟电路，其特征是，还包括
数据多路器，用于将每一路输入的数据转为两路互补的数据；
选通单元，用于将数据多路器产生的数据与时钟信号经过逻辑运算后产生控制信号；
电流舵单元，输入端与选通单元相连，接收控制信号，输出为差分电流模拟信号；
所述数据多路器包含D触发器；
所述选通单元包含逻辑门电路；
所述电流舵单元包含开关元件。
2.根据权利要求1所述的双沿触发高速数模转换器，其特征是，所述D触发器为2个。
3.根据权利要求1所述的双沿触发高速数模转换器，其特征是，所述逻辑门电路为4个或门。
4.根据权利要求1所述的双沿触发高速数模转换器，其特征是，每个所述电流舵单元包含4个开关元件。
5.根据权利要求1所述的双沿触发高速数模转换器，其特征是，所述开关元件为MOS管。
6.根据权利要求1所述的双沿触发高速数模转换器，其特征是，所述开关元件为双极型晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010271543 CN101917194B (zh) | 2010-09-01 | 2010-09-01 | 双沿触发高速数模转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010271543 CN101917194B (zh) | 2010-09-01 | 2010-09-01 | 双沿触发高速数模转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101917194A CN101917194A (zh) | 2010-12-15 |
| CN101917194B true CN101917194B (zh) | 2013-03-20 |
Family
ID=43324607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010271543 Active CN101917194B (zh) | 2010-09-01 | 2010-09-01 | 双沿触发高速数模转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101917194B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020185324A1 (en) * | 2019-03-14 | 2020-09-17 | Intel Corporation | Modifying a sampling frequency in a radio frequency digital to analog converter |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012083689A1 (zh) * | 2011-07-25 | 2012-06-28 | 华为技术有限公司 | 数模转换单元电路及数模转换器 |
| US9246722B2 (en) * | 2012-03-20 | 2016-01-26 | Intel Deutschland Gmbh | Device for providing a differential output signal and method for providing a differential output signal |
| US9231607B2 (en) * | 2014-02-26 | 2016-01-05 | Maxim Integrated Products, Inc. | Interconnect structures for minimizing clock and output timing skews in a high speed current steering DAC |
| US10073167B2 (en) * | 2015-05-22 | 2018-09-11 | Texas Instruments Incorporated | High speed illumination driver for TOF applications |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259281B1 (en) * | 1999-05-06 | 2001-07-10 | Agilent Technologies, Inc. | Parallel analog sampling circuit and analog-to-digital converter system incorporating clock signal generator generating sub-sampling clock signals with fast and precisely-timed edges |
| KR100878304B1 (ko) * | 2006-11-03 | 2009-01-14 | 삼성전자주식회사 | 상호연관 이중 샘플링을 수행하기 위한 상호연관 이중샘플링 회로 및 그것을 포함하는 싸이클릭 아날로그 디지털변환 장치 |
| CN100539433C (zh) * | 2007-03-30 | 2009-09-09 | 清华大学 | 一种数模转换中用于内插滤波的半带滤波方法 |
| CN100539434C (zh) * | 2007-03-30 | 2009-09-09 | 清华大学 | 一种数模转换方法 |
| CN201774516U (zh) * | 2010-09-01 | 2011-03-23 | 苏州云芯微电子科技有限公司 | 双沿触发高速数模转换器 |
-
2010
- 2010-09-01 CN CN 201010271543 patent/CN101917194B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020185324A1 (en) * | 2019-03-14 | 2020-09-17 | Intel Corporation | Modifying a sampling frequency in a radio frequency digital to analog converter |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101917194A (zh) | 2010-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| O'Mahony et al. | A 47$\,\times\, $10 Gb/s 1.4 mW/Gb/s Parallel Interface in 45 nm CMOS | |
| Song et al. | A 0.47–0.66 pJ/bit, 4.8–8 Gb/s I/O transceiver in 65 nm CMOS | |
| CN101917194B (zh) | 双沿触发高速数模转换器 | |
| Chen et al. | A 36-Gb/s 1.3-mW/Gb/s duobinary-signal transmitter exploiting power-efficient cross-quadrature clocking multiplexers with maximized timing margin | |
| CN104702285B (zh) | 一种模数转换器及模数转换方法 | |
| CN105874715B (zh) | 相位内插和旋转装置和方法 | |
| CN109508066B (zh) | 相位对齐 | |
| CN103873047A (zh) | 一种二分频器和高速多路复用器 | |
| CN102355246A (zh) | 一种高速dac电流源开关驱动电路 | |
| KR102402879B1 (ko) | 고속 저전력 디지털-아날로그 업컨버터 | |
| US8169347B2 (en) | Parallel-to-serial converter and parallel data output device | |
| US7663442B2 (en) | Data receiver including a transconductance amplifier | |
| US10749505B2 (en) | High-speed transmitter including a multiplexer using multi-phase clocks | |
| CN201774516U (zh) | 双沿触发高速数模转换器 | |
| US7592934B1 (en) | Method and apparatus for generating differential signal | |
| Chien et al. | A 15-Gb/s 2: 1 multiplexer in 0.18-μm CMOS | |
| CN111900960A (zh) | 相位插值系统 | |
| Pan et al. | Design of a Low‐Power 20Gb/s 1: 4 Demultiplexer in 0.18 μm CMOS | |
| CN111865330A (zh) | 适用于jesd204b协议标准的高速并串转换电路 | |
| Kehrer et al. | A 30-gb/s 70-mW one-stage 4: 1 multiplexer in 0.13-/spl mu/m CMOS | |
| Song et al. | Low-Power 10-Gb/s Transmitter for High-Speed Graphic DRAMs Using 0.18-$\mu\hbox {m} $ CMOS Technology | |
| Nieminen et al. | A 5.8-Gbps low-noise scalable low-voltage signaling serial link transmitter for MIPI M-PHY in 40-nm CMOS | |
| US20120169382A1 (en) | Dividing method and dividing apparatus for generating noise-reduced frequency divided signal by utilizing noise reducing circuit | |
| CN111953335B (zh) | 能抑制电磁干扰的电流模式逻辑缓冲装置及信号产生方法 | |
| Zhang et al. | A 1.2 GSps, 8 bit RF DAC for multi-Nyquist applications in GaAs technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: LI YUNCHU Free format text: FORMER OWNER: SUZHOU YUNCHIP MICROELECTRONICS TECHNOLOGY CO., LTD. Effective date: 20110727 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C53 | Correction of patent for invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Li Yunchu Inventor before: Li Yunchu Inventor before: Sun Tingbo Inventor before: Yan Wei |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: LI YUNCHU SUN TINGBO YAN WEI TO: LI YUNCHU |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20110727 Address after: Bridge Road Kunshan city Jiangsu province 215332 town No. 2 Xu Yin Business Garden D District No. 888 Applicant after: Li Yunchu Address before: Huaqiao Mega 215332 Kunshan Road, Jiangsu province No. 8 Applicant before: Suzhou Yunchip Microelectronic Technology Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151209 Address after: 215332 Jiangsu city of Kunshan province Huaqiao Lu Zhen Xu Gong Qiao Hua Yin Commerce No. 2 Yin Business Garden D District No. 888 Patentee after: Suzhou Yunchip Microelectronic Technology Co., Ltd. Address before: Bridge Road Kunshan city Jiangsu province 215332 town No. 2 Xu Yin Business Garden D District No. 888 Patentee before: Li Yunchu |