CN111900960A

CN111900960A - 相位插值系统

Info

Publication number: CN111900960A
Application number: CN202010694080.0A
Authority: CN
Inventors: 王慧; 刘寅
Original assignee: Niuxin Semiconductor Shenzhen Co ltd
Current assignee: Niuxin Semiconductor Shenzhen Co ltd
Priority date: 2020-07-17
Filing date: 2020-07-17
Publication date: 2020-11-06

Abstract

本申请提供了一种相位插值系统，相位插值系统包括多个并联的相位插值单元，相位插值单元的输入端接收选择命令和多个不同相位的时钟信号，相位插值单元的输出端与输出单元相连，相位插值单元包括：时钟选择电路，用于根据选择命令从多个不同相位的时钟信号中选择一个时钟信号作为控制信号；第一控制开关，控制端接收控制信号的反相信号，输入端连接中间节点，中间节点连接电流源，输出端作为相位插值单元的输出端；第二控制开关，控制端接收控制信号，输入端连接中间节点，输出端连接电压端，多个相位插值单元输出的电流在输出单元的输入端进行融合，根据融合的电流输出一个时钟信号，从而帮助CDR同时工作在多种相位不同的时钟信号下。

Description

相位插值系统

技术领域

本申请涉及电路设计领域，特别涉及一种相位插值系统。

背景技术

目前的有线通信系统中，对高速串口带宽的要求越来越高，需要收发器能够同时满足多协议的规范。这对高速串行接口电路的设计提出了更高的要求，需要其能够同时工作在相位不同的多种时钟信号下。

高速串行接口电路由发射机和接收机组成，而时钟与数据恢复电路(Clock andData Recovery，CDR)是接收机的关键组成部分，其作用是从接收到的、被干扰化的数据信号中恢复出与数据同频的时钟，因此，需要一种能够帮助CDR同时工作在多种相位不同的时钟信号下的装置。

发明内容

本申请的提供了一种相位插值系统，能够将多种相位的时钟信号转化成满足CDR输入的时钟信号，从而帮助CDR同时工作在相位差较大的多种时钟信号下。

为解决上述问题，本申请提供了一种相位插值系统，包括：多个相互并联的相位插值单元，所述相位插值单元的输入端接收选择命令和多个不同相位的时钟信号，所述相位插值单元的输出端与用于输出时钟信号的输出单元相连；所述相位插值单元包括：时钟选择电路，所述时钟选择电路用于根据所述选择命令从所述多个不同相位的时钟信号中选择一个时钟信号作为控制信号；第一控制开关，所述第一控制开关的控制端接收所述控制信号的反相信号，所述第一控制开关的输入端连接中间节点，所述中间节点连接电流源，所述第一控制开关的输出端作为所述相位插值单元的输出端；第二控制开关，所述第二控制开关的控制端接收所述控制信号，所述第二控制开关的输入端连接所述中间节点，所述第二控制开关的输出端连接电压端。

在本申请的一个实施例中，所述时钟选择电路包括：多个非门电路，所述非门电路的输入端接收所述时钟信号；多个CMOS门电路，所述CMOS门电路的输入端连接于所述非门电路的输出端，每个所述CMOS门电路的输出端通过一个非门电路连接于所述第一控制开关的控制端，所述CMOS门电路的输出端还连接于所述第二控制开关的控制端。

在本申请的一个实施例中，所述电压端接地。

在本申请的一个实施例中，所述输出单元包括：电容，所述电容的第一端连接于所述相位插值单元的输出端，所述电容的第二端接地；反相器，所述反相器的输入端连接于所述电容的第一端，所述反相器的输出端输出所述时钟信号，若所述电容的第一端的电压达到电压阈值，则所述时钟信号进行翻转。

在本申请的一个实施例中，所述反相器包括：相互连接的一个低阈值NMOS和一个高阈值PMOS。

在本申请的一个实施例中，所述输出单元还包括：保护开关，所述保护开关的第一端连接在所述多个相位插值单元的输出端，所述保护开关的第二端接地，所述保护开关的控制信号是所述多个不同相位的时钟信号中最先开启的时钟信号的反相信号。

在本申请的一个实施例中，所述多个不同相位的时钟信号中最先开启的时钟信号通过一个非门电路输入所述保护开关的控制端；所述多个不同相位的时钟信号通过两个非门电路输入所述相位插值单元。

在本申请的一个实施例中，所述相位插值系统还包括：调频单元，所述调频单元的输入端接收所述多个不同相位的时钟信号，所述调频单元的输出端连接于所述相位插值单元的输入端，所述调频单元用于降低所述多个不同相位的时钟信号的频率。

在本申请的一个实施例中，所述调频单元包括：分频器，所述分频器的输入端接收所述多个不同相位的时钟信号，得到低频信号；多个触发器，所述触发器的频率控制端连接于所述分频器的输出端，用于接收所述低频信号，所述触发器的时钟控制端接收所述时钟信号，所述触发器的输出端连接于所述相位插值单元的输入端，以将所述时钟信号的频率调整至与所述低频信号同频后输入至所述相位插值单元。

在本申请的一个实施例中，所述相位插值系统还包括：相位筛选单元，所述相位筛选单元的输入端用于接收所述多个不同相位的时钟信号，所述相位筛选单元的输出端连接于所述相位插值单元的输入端，用于将所述多个不同相位的时钟信号中与其他时钟信号的相位差小于相位阈值的时钟信号输入所述相位插值单元。

由上述技术方案可知，本申请至少具有如下优点和积极效果：

本申请中提出的一种相位插值系统，相位插值系统包括多个相互并联的相位插值单元，相位插值单元的输入端接收选择命令和多个不同相位的时钟信号，相位插值单元的输出端与用于输出时钟信号的输出单元相连，输出单元接收多个相位插值单元的输出，并根据多个相位插值单元的输出来输出时钟信号，其中，相位插值单元包括：时钟选择电路和第一控制开关，时钟选择电路用于根据选择命令从多个不同相位的时钟信号中选择一个时钟信号作为控制信号，第一控制开关的控制端接收控制信号的反相信号，第一控制开关的输入端连接中间节点，中间节点连接电流源，第一控制开关的输出端作为相位插值单元的输出端，第一控制开关在控制信号的反相信号的作用下控制电流源的输出，以使每个相位插值单元输出的电流与该相位插值单元的控制信号的反相信号相位相同，由于多个相位插值单元并联，多个相位插值单元的输出端都连接于输出单元，多个相位插值单元输出的电流汇集在输出单元的输入端，从而实现相位的融合，输出单元输出的时钟信号的相位是多个不同相位的时钟信号融合产生的，实现了将多个不同相位的时钟信号转换成为一个相位位于多个不同相位之间的时钟信号，从而帮助CDR同时工作在多种相位不同的时钟信号下，同时，由于控制信号是由选择命令选择的，可以通过选择命令设置每个相位插值单元输出的电流，进而调整输出单元输出的时钟信号的相位。相位插值单元还包括第二控制开关，第二控制开关的控制端接收控制信号，第二控制开关的输入端连接中间节点，由于连接中间节点的第一控制开关所在支路与第二控制开关所在支路的控制信号反相，第二控制开关的输出端连接电压端，第二控制开关能够避免中间节点在第一控制开关在开启或关断时由于电荷分享造成的电压不稳定的问题，从而提高相位插值系统的线性度。

附图说明

图1示意性的示出了本申请的一个实施例的相位插值系统示意图；

图2示意性的示出了本申请的一个实施例的时序调整时钟产生模块的时序波形图；

图3示意性的示出了本申请的一个实施例的时序调整时钟产生模块示意图；

图4示意性的示出了本申请的一个实施例的相位插值器的示意图；

图5示意性的示出了本申请的一个实施例的低阈值反相器的示意图；

图6示意性的示出了本申请的一个实施例的相位插值器的示意图；

图7示意性的示出了本申请的一个实施例的相位插值器单元充电过程原理示意图；

图8示意性的示出了本申请的一个实施例的相位插值器的示意图。

附图标记说明如下：

41、相位插值单元，411、相位插值单元的输出端，412、第一控制开关S₁的输入端，413、第一控制开关S₁的控制端，414、中间节点，415、第二控制开关S₂的控制端，416、第一非门电路，417、第二控制开关S₂的输入端，418、第二控制开关S₂的输出端；

42、第二非门电路，43，第一CMOS门电路，44、第三非门电路，45、第二CMOS门电路，46、电容C₁的第一端，47、电容C₁的第二端，48、低阈值反相器的输入端，49、保护开关S₃的第一端，410、保护开关S₃的第二端。

具体实施方式

体现本申请特征与优点的典型实施方式将在以下的说明中详细叙述。应理解的是本申请能够在不同的实施方式上具有各种的变化，其皆不脱离本申请的范围，且其中的说明及图示在本质上是当作说明之用，而非用以限制本申请。

本实施例提供的一种相位插值系统包括多个相互并联的相位插值单元，相位插值单元的输入端接收选择命令和多个不同相位的时钟信号，相位插值单元的输出端与用于输出时钟信号的输出单元相连。

在本申请的一个实施例中，每个相位插值单元的输入端均接收选择命令和多个不同相位的时钟信号，多个相位插值单元的输出端与输出单元的输入端相连，多个相位插值单元的输出在输出单元的输入端融合后输出时钟电路，以将多个不同相位的时钟信号转化成为一个时钟信号，可以将这个时钟信号代替多个不同相位的时钟信号输入时钟与数据恢复电路(Clock and Data Recovery，CDR)，以实现帮助CDR同时工作在相位差较大的多种时钟信号下。

在本申请的一个实施例中，相位插值单元可以包括时钟选择电路和第一控制开关，时钟选择电路用于根据选择命令从多个不同相位的时钟信号中选择一个时钟信号作为控制信号，第一控制开关的控制端可以接收控制信号，第一控制开关的输入端可以连接电流源，第一控制开关的输出端作为相位插值单元的输出端，由于控制信号是多个不同相位的时钟信号中的一个时钟信号，控制信号通过控制第一控制开关来控制相位插值单元输出的电流，相位插值单元输出的电流中携带了这个相位插值单元选择的时钟信号的相位信息，通过调整多个相位插值单元中选择各个时钟信号的数量，能够改变多个相位插值单元的输出中携带的各个时钟信号的相位信息的数量，从而改变输出单元根据多个相位插值单元的输出得到的时钟信号的相位。

在本申请的一个实施例中，在第一控制开关的控制端接收控制信号的情况下，第一控制开关的输入端可以连接中间节点，中间节点连接电流源，第一控制开关的输出端作为相位插值单元的输出端，同时，相位插值单元还可以包括第二控制开关，第二控制开关的控制端接收控制信号的反相信号，第二控制开关的输入端连接中间节点，第二控制开关的输出端连接电压端。

在该实施例中，由于每个相位插值单元输出的电流中携带了这个相位插值单元选择的时钟信号的相位信息，选择某个相位的时钟信号的相位插值单元越多，输入至输出单元中的电流中该时钟信号的相位信息越多，输出单元输出的时钟信号中该时钟信号的相位信息越多，因此，相位插值单元输入至输出单元中的电流与输出单元输出的时钟信号中的相位信息具有线性关系。第一控制开关和第二控制开关的控制信号相位相反从而减少电流源在输出过程中由于第一控制开关的开启和关断产生的电荷分享，能够降低第一控制开关的开启和关断对相位插值单元输出的电流产生干扰，中间节点的电压保持常数能够避免中间节点的电压变化造成相位插值单元输出的电流变化，避免干扰相位插值单元输出的电流与输出单元输出的时钟信号中的相位信息之间的线性关系，提高了相位插值系统的线性度。

在本申请的一个实施例中，相位插值单元中第一控制开关的控制端可以接收控制信号的反相信号，第一控制开关的输入端连接中间节点，中间节点连接电流源，第一控制开关的输出端作为相位插值单元的输出端，同时，相位插值单元还可以包括第二控制开关，第二控制开关的控制端接收控制信号，第二控制开关的输入端连接中间节点，第二控制开关的输出端连接电压端。

在本申请的一个实施例中，电压端可以接地，以使第一控制开关在关断时，中间节点通过开启的第二控制开关接地，从而使第二控制开关中间节点的电压为零，在使中间节点的电压保持为常数的同时，对第一控制开关所在的支路起到保护作用，在第一控制开关开启时，由于第一控制开关与第二控制开关的控制信号反相，第二控制开关关断，第二控制开关不影响第一控制开关所在的支路工作。

在本申请的一个实施例中，时钟选择电路可以包括多个非门电路和多个CMOS门电路，非门电路的输入端接收时钟信号，CMOS门电路的输入端连接于非门电路的输出端，每个CMOS门电路的输出端可以通过一个非门电路连接于第一控制开关的控制端，CMOS门电路的输出端还连接于第二控制开关的控制端，以实现第一控制开关的控制端接收控制信号的反相信号，第二控制开关的控制端接收控制信号。第一控制开关接收的控制信号与第二控制开关接收的控制信号反相，以使第二控制开关抵消第一控制开关在开启或关断时产生的电荷分享，进而避免第一控制开关的开启或关断对电流源的输出造成影响，从而提高了相位插值系统的线性度。

在本申请的一个实施例中，可以是多个非门电路与多个相位不同的时钟信号对应，多个CMOS门电路与多个相位不同的时钟信号对应，每个非门电路的输入端用于接收一个时钟信号，每个非门电路的输出端与一个CMOS门电路的输入端连接，每个CMOS门电路在选择命令的控制下控制与该CMOS门电路对应的时钟信号的导通或关断，选择命令通过控制多个CMOS门电路中只有一个CMOS门电路导通并且其他CMOS门电路关断，以实现从多个相位不同的时钟信号中选择一个时钟信号作为控制信号。

在该实施例中，在第一控制开关的控制端接收控制信号的反相信号时，可以在输出控制信号的时钟选择电路中设置非门信号，能够使第一控制开关的控制端接收的控制信号与时钟选择电路选择的时钟信号相同，从而使根据控制信号输出的电流中能够携带时钟选择电路选择的时钟信号的相位信息。

在本申请的一个实施例中，选择命令可以是多位，选择命令的位数可以与相位插值单元的数量对应设置，使一位选择命令控制一个相位插值单元。

在本申请的一个实施例中，输出单元可以包括电容和反相器，电容的第一端连接于相位插值单元的输出端，电容的第二端接地；反相器的输入端连接于电容的第一端，反相器的输出端输出时钟信号，若电容的第一端的电压达到电压阈值，则时钟信号进行翻转。

在该实施例中，相位插值单元的输出端与电容的第一端连接为电容充电，同时，电容的第一端连接于反相器的输入端，当充电后的电容的第一端的电压达到电压阈值时，反相器被触发，反相器输出的时钟信号发生翻转，以将相位插值单元输出转化成一个时钟信号。

在本申请的一个实施例中，反相器可以是低阈值反相器，低阈值反相器可以包括相互连接的相互连接的一个低阈值NMOS(N-Metal-Oxide-Semiconductor_LVT)和一个高阈值PMOS(positive channel Metal Oxide Semiconductor)，具有一个低阈值NMOS和一个高阈值PMOS的低阈值反相器的翻转电压较低，有利于相位插值系统在低电压下工作。

在本申请的一个实施例中，输出单元还可以包括保护开关，保护开关的第一端连接在多个相位插值单元的输出端，保护开关的第二端接地，保护开关的控制信号是多个不同相位的时钟信号中相位最靠前的时钟信号的反相信号，相位最靠前的时钟信号开启之前，保护开关导通，将多个相位插值单元的输出端和电容的第一端接地，避免输出单元输出的时钟信号受到干扰，以使保护开关能够在相位最靠前的时钟信号来临之前保护相位插值系统；相位最靠前的时钟信号开启后，保护开关断开，使输出单元接收多个相位插值单元输出电流信号。

在本申请的一个实施例中，多个不同相位的时钟信号中最先开启的时钟信号可以通过一个非门电路输入保护开关的控制端，多个不同相位的时钟信号可以通过多于一个的非门电路输入相位插值单元，多个不同相位的时钟信号可以通过两个的非门电路输入相位插值单元，非门电路会使时钟信号延时，以使保护开关比相位插值单元先接收到时钟信号，在相位插值单元输出电流之前保护开关先动作，避免相位插值单元输出的电流和电容放电产生的电流直接通过保护开关流入地，避免漏电，也避免了对相位插值系统的输出时钟造成干扰。

在本申请的一个实施例中，相位插值系统还可以包括调频单元，调频单元的输入端接收多个不同相位的时钟信号，调频单元的输出端连接于相位插值单元的输入端，调频单元用于降低多个不同相位的时钟信号的频率，降低相位插值单元的运行速率，降低了相位插值系统的功耗，使相位插值系统能够在低电压下工作。

在本申请的一个实施例中，调频单元可以包括分频器和触发器，分频器的输入端接收多个不同相位的时钟信号，得到低频信号，触发器的频率控制端连接于分频器的输出端，用于接收低频信号，触发器的时钟控制端接收时钟信号，触发器的输出端连接于相位插值单元的输入端，多个触发器将多个不同相位的时钟信号的频率调整至与低频信号同频后输入至相位插值单元。

在本申请的一个实施例中，触发器的数量可以与多个不同相位的时钟信号的数量相对应，一个触发器用于调节一个时钟信号。

在本申请的一个实施例中，相位插值系统还可以包括相位筛选单元，相位筛选单元的输入端用于接收多个不同相位的时钟信号，相位筛选单元的输出端连接于相位插值单元的输入端，相位筛选单元用于将多个不同相位的时钟信号中与其他时钟信号的相位差小于相位阈值的时钟信号输入相位插值单元。

在该实施例中，相位插值系统的输出单元是电容配合反相器时，输出单元输出的时钟信号的相位与电容的充电时长有关，而电容的充电时长除了与电容的大小有关，还与输出单元接收的相位插值单元输出的电流的相位有关，若相位插值单元输出的电流相位相同，位插值单元同时向电容充电，则输出单元输出的时钟信号的相位与电容的大小成正比，但是本申请的相位插值单元接收的多个时钟信号相位不同，相位插值单元输出的电流与相位插值单元选择的时钟信号的相位有关，因此多个相位插值单元的相位差越小，越能使输出单元输出的时钟信号的相位与电容的大小接近正比，越能提高相位插值系统的线性度。

在上述实施例中提出的相位插值系统相对于基于信号叠加的现有的电流舵型相位插值器，电流舵型相位插值器由于尾电流的影响难以在低电压下工作、功耗大、性能容易受工艺影响，且易受谐波的影响从而降低系统的线性度，而本申请提出的相位插值系统能够在低电压下工作；现有的相位插值器还包括反相器型相位插值器，反相器型相位插值器控制电路复杂，相位步长较大从而使得调整精度有限，而本申请提出的相位插值系统结构简单、线性度高。

本申请提出的基于相位插值系统，采用了电荷分享抵消技术，抵消了电荷分享效应。通过调整对电容充放电的斜率来调整输出相位，并降低了运行速率，从而能降低功耗和提高线性度。整个电路系统可以在低电压下工作，受工艺影响小，且控制电路简单，克服了上述两种插值器的缺点，在降低设计难度的同时，提高了线性度和精度。

在本申请的一个实施例中，提出了一种相位插值系统，如图1所示，图1示意性的示出了本申请的一个实施例的相位插值系统示意图，图1中的相位插值系统将两个高速差分时钟信号clkp和clkn转换成一个低频时钟信号div_out，如图1所示，相位插值系统可以包括分频器、时序调整时钟产生模块和相位插值器，分频器的输入端接收两个高速差分时钟信号clkp和clkn，分频器统计高速差分时钟信号的上升沿或下降沿，当上升沿或下降沿的数量达到设定的分频系数时，分频器的输出信号发生翻转，以实现输出低频信号div_out，再将低频信号div_out和两个高速差分时钟信号clkp和clkn输入至时序调整时钟产生模块中，得到两个低频时钟信号

和

其中，可以将得到的

输入至相位插值器中，再向相位插值器单元输入Nbit的选择命令，以使相位插值器根据选择命令得到相位在

和

之间的时钟信号pi_out。

在该实施例中，时序调整时钟产生模块在得到两个低频时钟信号

和

之外，还可以根据div_out、clkp和clkn生成相位插值器的保护开关的信号RST，其中，clkp比clkn相位靠前，clkp对应

clkn对应

因此

比

相位靠前，可以将相位靠前的

取反相得到相位插值器的保护开关的控制信号RST，将RST输入至相位插值器中控制相位插值器的保护开关，能够防止相位插值器漏电。

图2示意性的示出了本申请的一个实施例的时序调整时钟产生模块的时序波形图，如图2所示，由于clkp和clkn是差分时钟信号，clkp和clkn的时钟周期都是Tclk，clkp的相位比clkn的相位提前Tclk/2，得到的

的相位比

的相位提前Tclk/2。

在本申请的一个实施例中，图1中的时序调整时钟产生模块可以如图3，图3示意性的示出了本申请的一个实施例的时序调整时钟产生模块示意图，如图3所示，时序调整时钟产生模块可以包括两个D型触发器(DFF，D type Flip-Flop)DFF1和DFF2，DFF1的频率控制端31连接于分频器的输出端，用于接收分频器输出的低频信号div_out，DFF1的时钟控制端32接收时钟信号clkp；DFF2的频率控制端33连接于分频器的输出端，用于接收分频器输出的低频信号div_out，DFF2的时钟控制端34接收时钟信号clkn，以将接收的时钟信号clkp和clkn调整成与低频信号div_out同频的

和

时序调整时钟产生模块还可以在相位靠前的

后接入一个非门电路，得到与

反相的相位插值器的保护开关的控制信号RST，为了使RST先于相位靠前的

动作，可以在

和

后接入两个非门电路后输出至相位插值器中，以使RST的下降沿发生在

的上升沿之前，从而保证相位插值器不会出现漏电的情况。

在本申请的一个实施例中，图1中的相位插值器可以如图4，图4示意性的示出了本申请的一个实施例的相位插值器的示意图，如图4所示，相位插值器可以包括多个并联的相位插值单元41，相位插值单元41的输入端与时序调整时钟产生模块连接以接收

相位插值单元41的输入端还接收选择命令，相位插值单元的输出端411与输出单元连接，输出单元用于相位位于输出

和

之间的时钟信号。当选择命令是N位二进制数时，可以将N位个二进制数转换成2^N个十进制数，相应的，相位插值单元41的数量为2^N个，每个相位插值单元41的选择命令可以表示为D_n(n＝0,1,...，2^N-1)，可以将对应

的选择信号表示为D_n、将对应

的选择信号表示为

当2^N个相位插值单元41中有D个单元选择B相位时，则有(2^N-D)个相位插值单元41选择A相位。每个相位插值单元41都包括时钟选择电路和第一控制开关S₁，时钟选择电路从

和

中选择一个时钟信号作为第一控制开关S₁的控制信号

第一控制开关S₁在控制信号

的作用下控制电流源I₀的输出，可以在第一控制开关S₁的输入端412与电流源I₀之间设置中间节点414，中间节点414处引出一个支路带有第二控制开关S₂，第一控制开关S₁的控制信号

与第二控制开关S₂的信号反相，以使第二控制开关S₂抵消第一控制开关S₁在导通或关断时的电荷分享，可以在第一控制开关S₁的控制端413比第二控制开关S₂的控制端415多接入一个第一非门电路416，以实现第一控制开关S₁的控制信号

与第二控制开关S₂的信号反相。

在本申请的一个实施例中，第二控制开关S₂的输入端417连接中间节点414，第二控制开关S₂的输出端418接地，以使第二控制开关S₂导通时中间节点414的电压保持常数0V，以避免中间节点414的电压变化对输出信号造成的干扰。

在本申请的一个实施例中，时钟选择电路可以是非门电路和CMOS门电路的组合，一个非门电路和一个CMOS门电路的组合可以有两组，第二非门电路42和第一CMOS门电路43的组合对应

第三非门电路44和第二CMOS门电路45的组合对应

选择命令D_n控制

对应的第一CMOS门电路43导通或关断，选择命令

控制

对应的第二CMOS门电路45导通或关断，D_n与

反相，以实现时钟选择电路从

和

中选择一个时钟信号作为控制信号

其中，由于第一控制开关S₁的控制端413比第二控制开关S₂的控制端415多接入一个第一非门电路416，在

或

的时钟选择电路的输入端接入第二非门电路42和第三非门电路44，能够使控制第一控制开关S₁的控制信号

与

或

相同，以实现相位插值单元41输出的电流源与

或

相位相同。

在本申请的一个实施例中，输出单元的输入端与相位插值单元的输出端411连接，输出单元由电容C₁和低阈值反相器组成，电容C₁的第一端46连接于相位插值单元的输出端411，电容C₁的第二端47接地使输出单元的电压更加稳定，电容C₁的第一端47与低阈值反相器的输入端48连接，相位插值单元41为电容C₁充电，当电容C₁的第一端46的电压V_C达到电压阈值V_ref时，低阈值反相器被触发，以实现低阈值反相器输出的时钟信号发生翻转，其中，电容C₁的第一端47的电压V_C达到电压阈值V_ref的时间即为输出的时钟信号的相位，以实现相位插值器输出具有延时的时钟信号。

在本申请的一个实施例中，相位插值单元41选择的时钟信号的相位越靠前，充电开始的时间就越早，充电完成的就越快，即选择相位靠前的时钟信号的相位插值单元41的数量越多，充电完成的就越快，即选择

的相位插值单元的数量越多，电容C₁的第一端46的电压V_C达到电压阈值V_ref的需要时间越短，输出的时钟信号的相位越靠前；相反的，选择

的相位插值单元41的数量越多，电容C₁的第一端47的电压V_C达到电压阈值V_ref需要的时间越长，输出的时钟信号的相位越靠后，因此，可以通过调整选择命令调整多个相位插值单元41中选择

或

的数量，进而调整输出单元41输出的时钟信号的相位。

在本申请的一个实施例中，相位插值器的保护开关S₃可以设置在输出单元中，保护开关S₃的第一端49可以连接在电容C₁的第一端46，保护开关S₃的第二端410可以接地，电容C₁的第一端46连接相位插值单元41的输出端，保护开关S3和第一控制开关S1的控制信号相反，且保护开关的控制信号相位领先于第一控制开关的控制信号相位能够防止相位插值单元41漏电。

在本申请的一个实施例中，低阈值反相器可以包括相互连接的一个低阈值NMOS(NMOS_LVT)和一个高阈值PMOS(PMOS_NVT)，如图5所示，图5示意性的示出了本申请的一个实施例的低阈值反相器的示意图，在V_C达到电压阈值V_ref之前PMOS_NVT导通，当V_C达到电压阈值V_ref之后，NMOS_LVT导通，低阈值反相器输出的时钟信号发生翻转，由于NMOS是低阈值的，因此低阈值反相器需要的的触发电压很小，使相位插值器能够在低电压下工作。

在本申请的一个实施例中，相位插值器可以简化为图6，图6示意性的示出了本申请的一个实施例的相位插值器的示意图，如图6所示，图6中的电流I_A对应图4中的相位插值单元选择

作为控制信号

输出的电流，

控制第一控制开关S₁控制电流I_A向电容C₁充电；电流I_B对应图4中的相位插值单元选择

作为控制信号

输出的电流，

控制第一控制开关S₁控制电流I_B向电容C₁充电，图6中还包括保护开关S₃，保护开关S₃由RST信号控制，防止相位插值器漏电。

在本申请的一个实施例中，相位插值器接收不同的选择命令会改变电容C₁的第一端的电压V_C达到电压阈值V_ref的速度，图7示意性的示出了本申请的一个实施例的相位插值器单元充电过程原理示意图，如图7所示，RST信号是

的反相信号，在

信号的上升沿之前，V_C被拉到低，

的上升沿来临，则

控制第一控制开关S₁导通，电流I_A向电容C₁充电；

的上升沿来临，则

控制第一控制开关S₁导通，电流I_B向电容C₁充电，在高精度相位插值器应用中，电流源阵列很大，其中的寄生电容也不能被忽略，C_A和C_B用于表示A，B两点的寄生电容。假设S₁是理想开关，C_A用于表示

控制第一控制开关S₁导通或断开时产生的电荷分享，C_B用于表示

控制第一控制开关S₁在导通或断开时产生的电荷分享。由于

的相位超前于

选择

的相位插值单元先向电容C₁充电，直至

的上升沿来临，

和

一起向电容C₁充电，多个相位插值单元中选择

作为控制信号的相位插值单元越多，则在

的上升沿来临前，电容C₁充电的速度越快，图7中的V_C与V_ref之间的多个斜线的斜率表示了电容C₁的充电速度，斜率越大则充电速度越快，

和

的电流分配决定了电容C₁的充电斜率和V_C超过下一级反相器阈值电压的时间，V_C达到电压阈值V_ref，低阈值反相器被触发，输出的时钟信号pi_out翻转。

在本申请的一个实施例中，若总的数字控制位为N比特的二进制数，D为控制电流单元的控制字，总的电流为2^NI₀，I_B＝DI₀，I_A＝(2^N-D)I₀，此时，相位插值器输出的延迟时间为：

(公式1)，其中，ΔT是

和

的相位差，由上式可见，ΔT决定了相位插值器的量化精度，降低ΔT有助于增加线性度。

在本申请的一个实施例中，相位插值器可以简化为图8，图8示意性的示出了本申请的一个实施例的相位插值器的示意图，图8中设置了用于抵消第一控制开关S₁导通或断开时产生的电荷分享的第二控制开关S₂，第二控制开关S₂在相位电流I_A向电容C₁充电时的控制信号是

第二控制开关S₂在相位电流I_B向电容C₁充电时的控制信号是

第一控制开关S₁断开时第二控制开关S₂导通，第二控制开关S₂接地，能够使第一控制开关S₁和第二控制开关S₂连接的中间节点电压为常数0V，第一控制开关S₁在导通或断开的过程中第二控制开关S₂同时发生断开或导通，两个开关的动作相反，产生的电荷方向相反，从而实现了电荷抵消。

在本申请的一个实施例中，在高精度相位插值器应用中，电流源阵列很大，其中的寄生电容也不能被忽略，图8中的C_A和C_B用于表示A，B两点的寄生电容。假设S₁是理想开关，C_A的影响可看做是

控制第一控制开关S₁导通或断开时产生的电荷分享效应，C_B的影响可看做是

控制第一控制开关S₁在导通或断开时产生的电荷分享效应，从而需要满足下面两个式子：

I_AΔT+(I_A+I_B)t₂+V_A0C_A+V_B0C_B＝C_totV_ref (公式2)

在上面两个公式中，V_A0，V_B0代表开关S₁关断之前的A，B两点的电压，t₂是相位靠后I_B的上升沿来临后，I_A和I_B一起为电容C₁充电的时间，C_tot是C_A、C_B和C₁的总和。如果V_A0C_A+V_B0C_B是个常数，在输入控制字D变化时，输出的延时可以线性调整。这就意味着，存储在点A，B两点的电荷需要在S₁关闭前保持为常数。但实际上在开关的开关过程中很难做到前面两点的电荷保持为常数。在本申请中，我们用S₂来实现在S₁关闭之前，点A，B的电压保持为0V，从而保证整个电路抑制电荷分享效应。

当V_A0C_A+V_B0C_B＝0时，公式(3)就可以简化为公式(1)。

本申请提出的相位插值系统的运行频率与clkp，clkn的分频输出时钟信号div_out相同，工作频率比传统架构低，降低了设计难度，提高了线性度，也降低了功耗，且本申请提出的可以抵消电荷分享效应的相位插值单元，改善了电荷分享现象，提高了相位插值系统线性度。

本申请提出的相位插值系统，不需要额外的校准，两个输入时钟信号的时间差被时序调整时钟产生模块减小，两个输入时钟信号的相位差为输入时钟的一半，经过分频器和时序调整时钟产生模块后，时序调整时钟产生模块输出的两个时钟信号的相位差小于输出的两个时钟信号的周期的一半，时序调整时钟产生模块输出的两个时钟信号由输入时钟的周期决定，有助于提高相位插值器的线性度。不同的选择命令可以输出不同延时时间的时钟，它可以通过控制输出延时时间来调整输出时钟相位，同时也不会因为使用选择命令调整相位改变相位插值系统输出的时钟信号的频率，因此本申请可以用在较高的工作频率。

虽然已参照几个典型实施方式描述了本申请，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本申请能够以多种形式具体实施而不脱离申请的精神或实质，所以应当理解，上述实施方式不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims

1.一种相位插值系统，其特征在于，包括：多个相互并联的相位插值单元，所述相位插值单元的输入端接收选择命令和多个不同相位的时钟信号，所述相位插值单元的输出端与用于输出时钟信号的输出单元相连；

所述相位插值单元包括：

时钟选择电路，所述时钟选择电路用于根据所述选择命令从所述多个不同相位的时钟信号中选择一个时钟信号作为控制信号；

第一控制开关，所述第一控制开关的控制端接收所述控制信号的反相信号，所述第一控制开关的输入端连接中间节点，所述中间节点连接电流源，所述第一控制开关的输出端作为所述相位插值单元的输出端；

第二控制开关，所述第二控制开关的控制端接收所述控制信号，所述第二控制开关的输入端连接所述中间节点，所述第二控制开关的输出端连接电压端。

2.根据权利要求1所述的相位插值系统，其特征在于，

所述时钟选择电路包括：

多个非门电路，所述非门电路的输入端接收所述时钟信号；

多个CMOS门电路，所述CMOS门电路的输入端连接于所述非门电路的输出端，每个所述CMOS门电路的输出端通过一个非门电路连接于所述第一控制开关的控制端，所述CMOS门电路的输出端还连接于所述第二控制开关的控制端。

3.根据权利要求1所述的相位插值系统，其特征在于，

所述电压端接地。

4.根据权利要求1所述的相位插值系统，其特征在于，

所述输出单元包括：

电容，所述电容的第一端连接于所述相位插值单元的输出端，所述电容的第二端接地；

反相器，所述反相器的输入端连接于所述电容的第一端，所述反相器的输出端输出所述时钟信号，若所述电容的第一端的电压达到电压阈值，则所述时钟信号进行翻转。

5.根据权利要求4所述的相位插值系统，其特征在于，所述反相器包括：

相互连接的一个低阈值NMOS和一个高阈值PMOS。

6.根据权利要求4所述的相位插值系统，其特征在于，所述输出单元还包括：

保护开关，所述保护开关的第一端连接在所述多个相位插值单元的输出端，所述保护开关的第二端接地，所述保护开关的控制信号是所述多个不同相位的时钟信号中最先开启的时钟信号的反相信号。

7.根据权利要求6所述的相位插值系统，其特征在于，

所述多个不同相位的时钟信号中最先开启的时钟信号通过一个非门电路输入所述保护开关的控制端；

所述多个不同相位的时钟信号通过两个非门电路输入所述相位插值单元。

8.根据权利要求1所述的相位插值系统，其特征在于，还包括：

调频单元，所述调频单元的输入端接收所述多个不同相位的时钟信号，所述调频单元的输出端连接于所述相位插值单元的输入端，所述调频单元用于降低所述多个不同相位的时钟信号的频率。

9.根据权利要求8所述的相位插值系统，其特征在于，

所述调频单元包括：

分频器，所述分频器的输入端接收所述多个不同相位的时钟信号，得到低频信号；

多个触发器，所述触发器的频率控制端连接于所述分频器的输出端，用于接收所述低频信号，所述触发器的时钟控制端接收所述时钟信号，所述触发器的输出端连接于所述相位插值单元的输入端，以将所述时钟信号的频率调整至与所述低频信号同频后输入至所述相位插值单元。

10.根据权利要求1所述的相位插值系统，其特征在于，还包括：

相位筛选单元，所述相位筛选单元的输入端用于接收所述多个不同相位的时钟信号，所述相位筛选单元的输出端连接于所述相位插值单元的输入端，用于将所述多个不同相位的时钟信号中与其他时钟信号的相位差小于相位阈值的时钟信号输入所述相位插值单元。