CN105141309A - 一种用于跳频通信的锁相环快速锁定电路及其运行方法 - Google Patents

Abstract

本发明涉及一种用于跳频通信的锁相环快速锁定电路及其运行方法，参考时钟信号和分频器的反馈信号输入鉴频鉴相器，鉴频鉴相器输出产生充、放电电流，跳频信号经加速锁定电路产生脉宽分别为T、2T…xT…nT的n个控制信号Vs1、Vs2…Vsx…Vsn，调节可变带宽环路滤波器的电阻电容值，使滤波器带宽逐渐减小，使压控振荡器的控制电压Vc快速到达理想值，在有效减小压控振荡器的控制电压Vc上的纹波的同时，实现快速锁定，nT后，控制信号无效，带宽变为预设值，锁相环快速锁定电路最终稳定在窄带宽，保证了良好的相位噪声性能。

Description

一种用于跳频通信的锁相环快速锁定电路及其运行方法

技术领域

本发明涉及一种用于跳频通信的锁相环快速锁定电路及其运行方法，属于通信领域或锁相环频率综合器技术领域。

背景技术

跳频通信在军事通信、民用通信中都有着重要应用，跳频通信是利用扩频码序列进行频移键控，使载波频率不断跳变而扩展频谱的通信模式。跳频通信的频率综合器是系统的核心部分，锁相环为频率综合器的实现形式，其锁定速度直接决定了跳频速率，跳频速率决定了系统的抗干扰能力。

锁相环可以实现输出信号频率对输入信号频率的自动跟踪，在工作过程中，当输出信号频率与输入信号频率相等且相差固定时，输出电压与输入电压的相位被锁住。锁相环频率综合器包括晶体振荡器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器，其中，压控振荡器的输出作为频率综合器输出。

下面结合图1介绍锁相环频率综合器工作原理：压控振荡器的高频输出信号经分频后，反馈信号Fdiv与晶体振荡器产生的参考时钟信号Fref输入鉴频鉴相器，鉴频鉴相器比较两输入信号的相位差，产生输出电压，输出电压控制电荷泵产生充电或放电电流Icp，此电流对环路滤波器进行充电或放电，导致滤波器输出电压Vc增大或减小，Vc作为压控振荡器的输入，调整压控振荡器的输出信号频率，环路的负反馈特性使鉴频鉴相器两输入的相位差最终变为特定值，两输入的频率相等，实现频率综合。

锁相环频率综合器的主要性能指标有频率调谐范围、功耗、面积、锁定时间、相位噪声、参考杂散等。在跳频通信中由于频率不断跳变，需要锁相环频率综合器在极短的时间内达到锁定，故锁定时间为重要参数；与此同时，相位噪声直接决定了通信系统收发信息的数量，故相位噪声为另一重要指标。现有的锁相环频率综合器锁定时间较长、相位噪声大。

随着跳频通信技术在军事和民用领域的不断发展，对数据传输的速度和抗干扰能力要求不断提高，锁相环的快速锁定成为研究热点。

发明内容

针对现有技术的不足，本发明提供了一种用于跳频通信的锁相环快速锁定电路；

本发明还提供了上述锁相环快速锁定电路的运行方法。

本方法分别在加速锁定的原理、相位噪声和锁定时间(是否加速锁定)进行了改进，在保持相位噪声最优的同时，极大地缩短了锁定时间，取得了更优的效果。

术语解释

1、NMOS管，即N型金属氧化物半导体管。

2、PMOS管，即P型金属氧化物半导体管。

3、FHS，英文FrequencyHoppingSignal的缩写，即跳频信号。

本发明的技术方案为：

一种用于跳频通信的锁相环快速锁定电路，包括晶体振荡器、鉴频鉴相器、电荷泵、可变带宽环路滤波器、压控振荡器、分频器，所述鉴频鉴相器、所述电荷泵、所述可变带宽环路滤波器、所述压控振荡器及所述分频器依次连接形成环路，所述锁相环快速锁定电路还包括分别与所述可变带宽环路滤波器连接的n个加速锁定电路，n为整数，n的取值范围为2-4；

所述加速锁定电路包括第一反相器INV1、电阻R_delay、电容Cx_delay、第二反相器INV2、PMOS管P1、NMOS管N1、电阻Rs、第三反相器INV3，所述第一反相器INV1、所述电阻R_delay、所述第二反相器INV2依次连接，所述电阻R_delay与所述第二反相器INV2的线路之间连接所述电容Cx_delay的一端，所述电容Cx_delay的另一端接地，所述第二反相器INV2连接所述PMOS管P1的栅极，所述PMOS管P1的漏极连接所述NMOS管N1的漏极，所述PMOS管P1的源极连接电源VDD，所述NMOS管N1的栅极连接所述第一反相器INV1，所述NMOS管N1的源极分别连接所述电阻Rs的一端及所述第三反相器INV3，所述电阻Rs的另一端接地；

所述n个加速锁定电路结构相同，电容Cx_delay的取值各不相同,Cx_delay＝τ/R_delay,n个加速锁定电路的τ取值分别为T、2T、…xT…nT；

所述可变带宽环路滤波器包括：滤波器电阻R0及与所述滤波器电阻R0分别并联的ROx，x的取值包括{1,2…x…n}，滤波器电容C0及与所述滤波器电容C0分别并联的C0x，滤波器电容C1及与所述滤波器电容C1分别并联的电容C1x；

所述n个加速锁定电路同时接收跳频信号FHS(FrequencyHoppingSignal)，跳频信号FHS经过所述第一反相器INV1、所述第二反相器INV2、所述电阻R_delay和所述电容Cx_delay，连接到所述PMOS管P1的栅极，此时，跳频信号FHS有了一定的延时，同时跳频信号FHS直接连接到所述NMOS管N1的栅极，所述PMOS管P1的漏极和所述NMOS管N1的漏极直接相连，在所述NMOS管N1的源极输出一组控制信号的反相信号Vs1_rev、Vs2_rev…Vsx_rev…Vsn_rev，控制信号的反相信号Vs1_rev、Vs2_rev…Vsx_rev…Vsn_rev经过所述第三反相器INV3分别产生控制信号Vs1、Vs2…Vsx…Vsn；因此，所述n个加速锁定电路分别输出控制信号Vs1、Vs2…Vsx…Vsn，n个控制信号脉宽分别为T、2T…xT…nT，T为延迟时间；所述控制信号Vs1、Vs2…Vsx…Vsn分别控制RO1、RO2…ROx…ROn，所述控制信号Vs1、Vs2…Vsx…Vsn还分别控制C01、C02…C0x…C0n，所述控制信号Vs1、Vs2…Vsx…Vsn还分别控制C11、C12…C1x…C1n。

所述晶体振荡器产生参考时钟信号，参考时钟信号输入所述鉴频鉴相器，所述分频器的反馈信号也输入所述鉴频鉴相器，所述鉴频鉴相器比较参考时钟信号及反馈信号的瞬时相位差，瞬时相位差的电压脉冲输入所述电荷泵，所述电荷泵将瞬时相位差的电压脉冲转化为充、放电电流，充、放电电流输入所述可变带宽环路滤波器，所述可变带宽环路滤波器滤除充、放电电流中的高频量，通过电荷在电容上的重新分布，产生直流控制电压，此直流控制电压输入压控振荡器，调节压控振荡器的输出信号频率，压控振荡器的输出信号作为该锁相环频率综合器的输出信号，此输出信号经分频器分频，输出的反馈信号回到鉴频鉴相器。

根据本发明优选的，n＝3。

根据本发明，上述锁相环快速锁定电路的运行方法，具体步骤包括：

(1)所述晶体振荡器产生参考时钟信号Fref，参考时钟信号Fref输入所述鉴频鉴相器，所述分频器的反馈信号Fdiv也输入所述鉴频鉴相器；

(2)所述鉴频鉴相器比较参考时钟信号Fref及反馈信号Fdiv的瞬时相位差，瞬时相位差的电压脉冲输入所述电荷泵；

(3)所述电荷泵将瞬时相位差的电压脉冲转化为充、放电电流Icp，充、放电电流Icp输入所述可变带宽环路滤波器；与此同时，所述n个加速锁定电路同时接收跳频信号FHS，跳频信号FHS经过所述第一反相器INV1、所述第二反相器INV2、所述电阻R_delay和所述电容Cx_delay，连接到所述PMOS管P1的栅极，此时，跳频信号FHS延时，当跳频信号FHS上升沿到来时，跳频信号FHS直接连接到NMOS管N1的栅极，所述PMOS管P1的漏极和所述NMOS管N1的漏极直接相连，所述n个加速锁定电路的NMOS管N1的源极分别输出控制信号Vs1、Vs2…Vsx…Vsn，控制信号Vs1、Vs2…Vsx…Vsn的脉宽分别为T、2T、…xT…nT，所述控制信号Vs1、Vs2…Vsx…Vsn分别控制RO1、RO2…ROx…ROn，所述控制信号Vs1、Vs2…Vsx…Vsn还分别控制C01、C02…C0x…C0n，所述控制信号Vs1、Vs2…Vsx…Vsn还分别控制C11、C12…C1x…C1n，调节可变带宽环路滤波器电阻电容值，改变可变带宽环路滤波器带宽。以n＝3为例，自跳频信号FHS上升沿到来时为0时间，在0-T时间，所有控制信号均为低电平无效，可变带宽环路滤波器中的电阻取最大值，电容取最小值，可变带宽环路滤波器带宽为最大值；在T-2T时间，此时，Vs1为高电平有效，Vs2、Vs3仍未低电平无效，电阻R01与R0并联使得电阻值变小，电容C01、C11分别与C0、C1并联使得电容值变大，这一变化使可变带宽环路滤波器带宽降低为次大值；2T-3T时间内，Vs1、Vs2均为高电平有效,Vs3为低电平无效，电阻R02并联进入电路使得电阻值进一步变小，电容C02、C12分别并联进电路使电容值进一步变大，这一变化使可变带宽环路滤波器带宽继续降低；3T时间后，Vs1、Vs2、Vs3均为高电平有效电阻R03并联进入电路使得电阻值变为最小，电容C03、C13并联入电路使得电容值变为最大，这一变化使得滤波器带宽变为预设的最小值，保证了良好的相位噪声性能。

(4)所述可变带宽环路滤波器输出直流电压Vc到所述压控振荡器，所述压控振荡器根据Vc取值，调节压控振荡器的输出信号频率，压控振荡器的输出信号作为该锁相环频率综合器的输出信号，此输出信号经分频器分频，输出的反馈信号回到鉴频鉴相器。

本发明通过在不同时段改变电阻电容值，改变了可变带宽环路滤波器带宽，实现快速锁定。

本发明的有益效果为：

1、本发明实现跳频通信中锁相环的快速锁定，能够明显地减小锁定时间；

2、本发明中的加速锁定电路结构简单，易于集成，并未明显提高电路复杂度；

3、本发明在实现快速锁定的同时保证了良好的相位噪声性能和电路稳定性。

附图说明：

图1是本发明所述用于跳频通信的锁相环快速锁定电路结构示意图；

图2是本发明所述加速锁定电路结构示意图；

图3是本发明所述可变带宽环路滤波器电路结构示意图。

具体实施方式

下面结合说明书附图和实施例对本发明作进一步限定，但不限于此。

实施例1

一种用于跳频通信的锁相环快速锁定电路，包括晶体振荡器、鉴频鉴相器、电荷泵、可变带宽环路滤波器、压控振荡器、分频器，所述鉴频鉴相器、所述电荷泵、所述可变带宽环路滤波器、所述压控振荡器及所述分频器依次连接形成环路，所述锁相环快速锁定电路还包括分别与所述可变带宽环路滤波器连接的3个加速锁定电路；

所述加速锁定电路包括第一反相器INV1、电阻R_delay、电容Cx_delay、第二反相器INV2、PMOS管P1、NMOS管N1、电阻Rs、第三反相器INV3，所述第一反相器INV1、所述电阻R_delay、所述第二反相器INV2依次连接，所述电阻R_delay与所述第二反相器INV2的线路之间连接所述电容Cx_delay的一端，所述电容Cx_delay的另一端接地，所述第二反相器INV2连接所述PMOS管P1的栅极，所述PMOS管P1的漏极连接所述NMOS管N1的漏极，所述PMOS管P1的源极连接电源VDD，所述NMOS管N1的栅极连接所述第一反相器INV1，所述NMOS管N1的源极分别连接所述电阻Rs的一端及所述第三反相器INV3，所述电阻Rs的另一端接地；

所述3个加速锁定电路结构相同，电容Cx_delay的取值各不相同,C1_delay、C2_delay、C3_delay的取值分别为8pF、15pF、21pF。

所述可变带宽环路滤波器包括：滤波器电阻R0及与所述滤波器电阻R0分别并联的ROx，x的取值包括{1,2，3}，滤波器电容C0及与所述滤波器电容C0分别并联的C0x，滤波器电容C1及与所述滤波器电容C1分别并联的电容C1x；

所述3个加速锁定电路同时接收跳频信号FHS，跳频信号FHS经过所述第一反相器INV1、所述第二反相器INV2、所述电阻R_delay和所述电容Cx_delay，连接到所述PMOS管P1的栅极，此时，跳频信号FHS有了一定的延时，同时跳频信号FHS直接连接到所述NMOS管N1的栅极，所述PMOS管P1的漏极和所述NMOS管N1的漏极直接相连，在所述NMOS管N1的源极输出一组控制信号的反相信号Vs1_rev、Vs2_rev、Vs3_rev，控制信号的反相信号Vs1_rev、Vs2_rev、Vs3_rev经过所述第三反相器INV3分别产生控制信号Vs1、Vs2、Vs3；所述3个加速锁定电路分别输出控制信号Vs1、Vs2、Vs3，3个控制信号脉宽分别为T、2T、3T，T为延迟时间；所述控制信号Vs1、Vs2、Vs3分别控制RO1、RO2、RO3，所述控制信号Vs1、Vs2、Vs3还分别控制C01、C02、C03，所述控制信号Vs1、Vs2、Vs3还分别控制C11、C12、C13。

所述晶体振荡器产生50MHz的参考时钟信号，输入所述鉴频鉴相器，所述分频器的分频比为48的反馈信号也输入所述鉴频鉴相器，所述鉴频鉴相器比较参考时钟信号及反馈信号的瞬时相位差，瞬时相位差的电压脉冲输入所述电荷泵，所述电荷泵将瞬时相位差的电压脉冲转化为50μA的充、放电电流，充、放电电流输入所述可变带宽环路滤波器，所述可变带宽环路滤波器滤除50μA的充、放电电流中的高频量，通过电荷在电容上的重新分布，产生直流控制电压Vc，直流控制电压Vc输入压控振荡器，压控振荡器的静止频率为2.2GHz，压控灵敏度为200MHz/V，直流控制电压Vc调节压控振荡器的输出信号频率，当Vc稳定在1V时，锁相环快速锁定电路锁定，此时，压控振荡器的输出信号频率为2.4GHz；压控振荡器的输出信号作为该锁相环频率综合器的输出信号；此输出信号经分频器输入，分频器输出的反馈信号回到鉴频鉴相器的输入端。

实施例2

实施例1所述的一种用于跳频通信的锁相环快速锁定电路的运行方法，具体步骤包括：

(1)所述晶体振荡器产生参考时钟信号Fref，以蓝牙在ISM频段(2.4GHz)的79个频点上跳变为例，跳速为1600跳/秒。参考时钟信号Fref输入所述鉴频鉴相器，所述分频器的反馈信号Fdiv也输入所述鉴频鉴相器；

(2)所述鉴频鉴相器比较参考时钟信号Fref及反馈信号Fdiv的瞬时相位差，瞬时相位差的电压脉冲输入所述电荷泵；

(3)所述电荷泵将瞬时相位差的电压脉冲转化为充、放电电流Icp，充、放电电流Icp输入所述可变带宽环路滤波器；与此同时，所述3个加速锁定电路同时接收跳频信号FHS，跳频信号FHS经过所述第一反相器INV1、所述第二反相器INV2、所述电阻R_delay和所述电容Cx_delay，连接到所述PMOS管P1的栅极，此时，跳频信号FHS有了一定的延时，当跳频信号FHS上升沿到来时，跳频信号FHS也会直接连接到NMOS管N1的栅极，所述PMOS管P1的漏极和所述NMOS管N1的漏极直接相连，NMOS管N1的源极输出Vs1、Vs2、Vs3三个控制信号，三个信号的脉宽分别为0.4μs，0.8μs和1.2μs。所述控制信号Vs1、Vs2、Vs3分别控制RO1、RO2、Ro3，所述控制信号Vs1、Vs2、Vs3还分别控制C01、C02、C03，所述控制信号Vs1、Vs2、Vs3还分别控制C11、C12、C13。自跳频信号FHS上升沿到来时为0时间，在0-0.4μs时间，所有控制信号均为低电平无效，可变带宽环路滤波器中的电阻取最大值，电容取最小值，可变带宽环路滤波器带宽为最大值；在0.4μs-0.8μs时间，此时Vs1为高电平有效，Vs2、Vs3仍未低电平无效，电阻R01与R0并联使得电阻值变小，电容C01、C11分别与C0、C1并联使得电容值变大，这一变化使可变带宽环路滤波器带宽降低为次大值；0.8μs-1.2μs时间内，Vs1、Vs2均为高电平有效,Vs3为低电平无效，电阻R02并联进入电路使得电阻值进一步变小，电容C02、C12分别并联进电路使电容值进一步变大，这一变化使可变带宽环路滤波器带宽继续降低；1.2μs时间后，Vs1、Vs2、Vs3均为高电平有效电阻R03并联进入电路使得电阻值变为最小，电容C03、C13并联入电路使得电容值变为最大，这一变化使得滤波器带宽变为预设的最小值，保证了良好的相位噪声性能。

(4)所述可变带宽环路滤波器输出直流电压Vc到所述压控振荡器，所述压控振荡器根据Vc取值，调节压控振荡器的输出信号频率，压控振荡器的输出信号作为该锁相环频率综合器的输出信号，此输出信号经分频器分频，输出的反馈信号回到鉴频鉴相器。

本发明通过在不同时段改变电阻电容值，改变了可变带宽环路滤波器带宽，实现快速锁定。表1是本实施例提供的不同电荷泵电流情况下的锁定时间表。

表1

Claims (3)

1.一种用于跳频通信的锁相环快速锁定电路，其特征在于，包括晶体振荡器、鉴频鉴相器、电荷泵、可变带宽环路滤波器、压控振荡器、分频器，所述鉴频鉴相器、所述电荷泵、所述可变带宽环路滤波器、所述压控振荡器及所述分频器依次连接形成环路，所述锁相环快速锁定电路还包括分别与所述可变带宽环路滤波器连接的n个加速锁定电路，n为整数，n的取值范围为2-4；

所述加速锁定电路包括第一反相器INV1、电阻R_delay、电容Cx_delay、第二反相器INV2、PMOS管P1、NMOS管N1、电阻Rs、第三反相器INV3，所述第一反相器INV1、所述电阻R_delay、所述第二反相器INV2依次连接，所述电阻R_delay与所述第二反相器INV2的线路之间连接所述电容Cx_delay的一端，所述电容Cx_delay的另一端接地，所述第二反相器INV2连接所述PMOS管P1的栅极，所述PMOS管P1的漏极连接所述NMOS管N1的漏极，所述PMOS管P1的源极连接电源VDD，所述NMOS管N1的栅极连接所述第一反相器INV1，所述NMOS管N1的源极分别连接所述电阻Rs的一端及所述第三反相器INV3，所述电阻Rs的另一端接地；

所述n个加速锁定电路结构相同，电容Cx_delay的取值各不相同，Cx_delay＝τ/R_delay,n个加速锁定电路的τ取值分别为T、2T、…xT…nT；

所述可变带宽环路滤波器包括：滤波器电阻R0及与所述滤波器电阻R0分别并联的ROx，x的取值为{1，2…x…n}，滤波器电容C0及与所述滤波器电容C0分别并联的C0x，滤波器电容C1及与所述滤波器电容C1分别并联的电容C1x；

所述n个加速锁定电路同时接收跳频信号FHS，跳频信号FHS经过所述第一反相器INV1、所述第二反相器INV2、所述电阻R_delay和所述电容Cx_delay，连接到所述PMOS管P1的栅极，此时，跳频信号FHS有了一定的延时，同时跳频信号FHS直接连接到所述NMOS管N1的栅极，所述PMOS管P1的漏极和所述NMOS管N1的漏极直接相连，在所述NMOS管N1的源极输出一组控制信号的反相信号Vs1_rev、Vs2_rev…Vsx_rev…Vsn_rev，控制信号的反相信号Vs1_rev、Vs2_rev…Vsx_rev…Vsn_rev经过所述第三反相器INV3分别产生控制信号Vs1、Vs2…Vsx…Vsn；所述n个加速锁定电路分别输出控制信号Vs1、Vs2…Vsx…Vsn，n个控制信号脉宽分别为T、2T…xT…nT，T为延迟时间；所述控制信号Vs1、Vs2…Vsx…Vsn分别控制RO1、RO2…ROx…ROn，所述控制信号Vs1、Vs2…Vsx…Vsn还分别控制C01、C02…C0x…C0n，所述控制信号Vs1、Vs2…Vsx…Vsn还分别控制C11、C12…C1x…C1n。

2.根据权利要求1所述的一种用于跳频通信的锁相环快速锁定电路，其特征在于，n＝3。

3.权利要求1或2所述的一种用于跳频通信的锁相环快速锁定电路的运行方法，其特征在于，具体步骤包括：

(1)所述晶体振荡器产生参考时钟信号Fref，参考时钟信号Fref输入所述鉴频鉴相器，所述分频器的反馈信号Fdiv也输入所述鉴频鉴相器；

(2)所述鉴频鉴相器比较参考时钟信号Fref及反馈信号Fdiv的瞬时相位差，瞬时相位差的电压脉冲输入所述电荷泵；

(3)所述电荷泵将瞬时相位差的电压脉冲转化为充、放电电流Icp，充、放电电流Icp输入所述可变带宽环路滤波器；与此同时，所述n个加速锁定电路同时接收跳频信号FHS，跳频信号FHS经过所述第一反相器INV1、所述第二反相器INV2、所述电阻R_delay和所述电容Cx_delay，连接到所述PMOS管P1的栅极，此时，跳频信号FHS延时，当跳频信号FHS上升沿到来时，跳频信号FHS直接连接到NMOS管N1的栅极，所述PMOS管P1的漏极和所述NMOS管N1的漏极直接相连，所述n个加速锁定电路的NMOS管N1的源极分别输出控制信号Vs1、Vs2…Vsx…Vsn，控制信号Vs1、Vs2…Vsx…Vsn的脉宽分别为T、2T、…xT…nT，所述控制信号Vs1、Vs2…Vsx…Vsn分别控制RO1、RO2…ROx…ROn，所述控制信号Vs1、Vs2…Vsx…Vsn还分别控制C01、C02…C0x…C0n，所述控制信号Vs1、Vs2…Vsx…Vsn还分别控制C11、C12…C1x…C1n，调节可变带宽环路滤波器电阻电容值，改变可变带宽环路滤波器带宽；

(4)所述可变带宽环路滤波器输出直流电压Vc到所述压控振荡器，所述压控振荡器根据Vc取值，调节压控振荡器的输出信号频率，压控振荡器的输出信号作为该锁相环频率综合器的输出信号，此输出信号经分频器分频，输出的反馈信号回到鉴频鉴相器。