CN105610437A - 一种快速宽带跳频源模块的环路滤波装置 - Google Patents

一种快速宽带跳频源模块的环路滤波装置 Download PDF

Info

Publication number
CN105610437A
CN105610437A CN201510963419.1A CN201510963419A CN105610437A CN 105610437 A CN105610437 A CN 105610437A CN 201510963419 A CN201510963419 A CN 201510963419A CN 105610437 A CN105610437 A CN 105610437A
Authority
CN
China
Prior art keywords
loop
output
module
frequency hopping
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510963419.1A
Other languages
English (en)
Inventor
韩俊辉
张少春
郝绍杰
付永健
王钊
张峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 41 Institute
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201510963419.1A priority Critical patent/CN105610437A/zh
Publication of CN105610437A publication Critical patent/CN105610437A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种快速宽带跳频源模块的环路滤波装置，包括鉴相器、环路滤波器、开关电阻网络、门限补偿模块、加法器、压控振荡器、D/A预置模块和控制器，鉴相器根据中频和DDS相位差输出鉴相脉冲；鉴相脉冲经环路滤波器输出到开关电阻网络；开关电阻网络根据系环路需求由控制器控制获得合适的环路增益，输出到门限补偿模块；门限补偿模块输出与DA预置模块的输出经加法器产生压控振荡器的调谐电压控制压控振荡器输出相应频点；控制器控制D/A预置模块的输出；适用于宽频带、快跳速的跳频源中，可有效提高锁相环路的跳频速率，实现宽频带的高速跳频，使环路具有较好的动态性能和杂散抑制性能。

Description

一种快速宽带跳频源模块的环路滤波装置
技术领域
本发明涉及电子通信技术领域，具体涉及一种快速宽带跳频源模块的环路滤波装置。
背景技术
随着数字通信、雷达、信息战、电子对抗等技术的发展，对更高性能指标的快速跳频源模块的需求越来越旺盛。目前，宽频带、快速跳频源常用的方案有：一种是采用DDS与点频源混频、倍频相结合的方案，该方案克服了单纯DDS方案输出频率低的缺点，具有跳频时间小，频谱纯度高的优点，但该种方案依然存在输出信号杂散多的问题，且该种方案占用体积较大。另一种是DDS+PLL的方案，DDS的输出频率作为PLL环路的参考信号，由于没有进行倍频和混频，避免了输出信号中杂散多的缺点，但由于其锁相环路结构形式与传统的锁相环路结构形式一样，所以，其跳频时间依然不能满足要求。
环路滤波器在锁相环中有着决定性作用，对锁相环路的稳定性和跳频时间具有很大的影响。目前常用的环路滤波器包括有源环路滤波器和无源环路滤波器。对跳频速率要求不高时，这种传统的环路滤波器可以满足要求；对跳频速率要求高时，由于电容的充放电时间变得不容忽视，其性能不能满足要求。
跳频源模块是现代电子系统的重要组成部分，在通信、雷达、航空航天以及测试等领域有着广泛应用。随着电子系统的发展，跳频源模块向体积小、跳速快、宽频带、低杂散、低相位噪声的方向发展。传统的快速跳频源模块一般采用两种方案，一种是采用DDS与点频源混频、倍频相结合的方案，该方案具有跳速快等优点，但为了抑制DDS输出的杂散信号需要增加很多带通滤波器，导致该类跳频源模块体积较大，限制了应用范围。第二种是DDS+PLL的方案，该方案具有低杂散，低相噪和高频率输出的特点，但其跳速仍然是限制其应用的主要方面，增加其跳频速度是该方案更广泛应用的关键因素。
对于PLL，环路滤波器是环路设计的关键部分，其影响着环路的动态性能和稳定性，经典的环路滤波器包括有源环路滤波器和无源环路滤波器。为提高环路的跳频速度，常用的方案是在环路滤波器的基础上加入D/A预置电路，典型的实现方法如发明专利：CN203086442U的图1所示。
该方案在环路滤波器之后加入D/A预置部分，CPLD通过D/A加入一个预置电压到压控振荡器，直接将压控振荡器的振荡频率预置到所需频点附近，使锁相环路工作在快捕带，从而实现快速频率锁定。该方案可以在300MHz的信号带宽内实现了10μs的跳频速率，且获得小于或等于-70dBc的杂散抑制性能。
常用的快速跳频源模块的方案如图2所示，主要包括直接数字频率合成器、鉴相器、环路滤波器、压控振荡器、取样器、取样本振等部分；直接数字频率合成器(DDS)输出信号与压控振荡器(VCO)与取样本振取样产生的中频信号经鉴相器鉴相，鉴相器鉴相后产生鉴相脉冲经环路滤波器产生调谐电压加到VCO上，根据调谐电压VCO输出相应频率。
上述现有技术中的技术方案，仍存在如下不足：
1.当跳频源的带宽更宽时，由于不能动态变换环路滤波器的环路带宽，不能使锁相环路获得更好的稳定性和动态特性；
2.当跳频时需要达到微妙级或小于微妙级时，上述方案并不能满足设计要求。
发明内容
本发明的目的在于提供一种快速宽带跳频源模块的环路滤波装置，适用于宽频带、快跳速的跳频源中，可有效提高锁相环路的跳频速率，达到1000000跳/秒，实现宽频带的高速跳频。且使环路具有较好的动态性能和杂散抑制性能。
本发明的快速宽带跳频源模块的环路滤波装置，连接鉴相器的输出端，用以处理取样本振产生的中频信号和直接数字频率合成器DDS的输出信号，包括环路滤波器、开关电阻网络、门限补偿模块、加法器、D/A预置模块和控制器；
所述鉴相器根据中频信号和直接数字频率合成器DDS的输出信号的相位差输出鉴相脉冲；上述鉴相脉冲经环路滤波器滤波后输出到开关电阻网络；
开关电阻网络根据系统环路的需求由控制器控制开关的通断获得相应的电阻值，从而获得相应的环路增益，输出到门限补偿模块；
门限补偿模块用以限定开关电阻网络输出电压在设定范围内以及补偿环路电流；
控制器控制D/A预置模块的输出电压；
门限补偿模块的输出与D/A预置模块的输出经加法器产生压控振荡器的调谐电压，控制压控振荡器输出相应频点。
上述方案中，门限补偿模块限制开关电阻网络的输出电压在±0.2V范围内。
其中开关电阻网络主要由6个开关和若干个电阻通过串、并联方法连接，控制器控制不同开关的通断输出相应的电阻值，进而改变环路增益进而改变环路带宽，当环路跳频范围较宽时，控制器控制开关电阻网络使其具有较大的环路增益，使环路具有较少的锁相时间；而当环路跳频范围较窄时，在保证锁相时间的情况下，控制器控制电阻网络使其具有较小的环路带宽，从而使环路具有更好的杂散性能。门限补偿模块的主要作用是：“钳位”环路滤波器和开关网络的输出电压，使环路滤波器输出的电压保持在±0.2V的范围内变化，同时根据鉴相器输出电压的大小对环路电流进行补偿，使得加在加法器的电压变化较小的同时环路中的电流变化较大，降低了环路滤波器中电容的充放电时间，使环路快速达到稳态；此外门限补偿模块还对环路中的闪烁噪声和开关通断毛刺具有一定的抑制作用。DA预置模块主要作用是：通过电压预置使得VCO(压控振荡器)输出在需求的频点附近，使环路工作在快捕带内，较大幅度的减少频率捕获所需时间，实现快速锁相。
本发明的快速宽带跳频源模块的环路滤波装置具有如下有益效果：
1)增加开关电阻网络部分，根据跳频源模块的需求动态的变换环路增益，使环路具有较好的动态性能和杂散抑制性能；
2)门限补偿模块钳位环路滤波器输出电压，使环路滤波器输出保持在较低电压范围内变化，且增大环路电流，有效的减少环路中电容充放电时间，从而减小环路锁相时间，增加跳频源模块跳频速度；
3)具有D/A预置功能，使环路工作在快捕带，减少锁相时间，增加跳频源模块跳频速度。
综上所述，本发明的快速宽带跳频源模块的环路滤波装置，在D/A预置的基础上，加入开关电阻网络和门限补偿模块，动态的改变环路增益和环路电流，有效的提高了跳频源模块宽频带的跳频速度，经实测数据该跳频源在2GHz～18GHz的频率范围内任意跳频时间小于或等于1μs。
附图说明
图1是现有技术中基于加法器的锁相式快跳源结构框图；
图2是现有技术中跳频源模块结构框图；
图3是本发明的快速宽带跳频源模块的环路滤波装置的结构框图。
具体实施方式
实施例1
本实施例的快速宽带跳频源模块的环路滤波装置，连接鉴相器的输出端，用以处理取样本振产生的中频信号和直接数字频率合成器DDS的输出信号，包括鉴相器、环路滤波器、开关电阻网络、门限补偿模块、加法器、压控振荡器、D/A预置模块和控制器；
鉴相器根据中频信号和直接数字频率合成器DDS的输出信号的相位差输出鉴相脉冲；
上述鉴相脉冲经环路滤波器滤波后输出到开关电阻网络；
开关电阻网络根据系统环路需求由控制器控制开关通断获得相应的电阻值，从而获得相应的环路增益，输出到门限补偿模块；
门限补偿模块用以限定开关电阻网络输出电压在设定范围内，补偿环路电流；
控制器控制D/A预置模块的输出电压；
门限补偿模块输出与D/A预置模块的输出电压经加法器产生压控振荡器的调谐电压，控制压控振荡器输出相应频点。
所述门限补偿模块限制开关电阻网络的输出电压在±0.2V范围内。
所述开关电阻网络主要有6个开关和数个电阻网络组成，通过控制器控制开关通断改变环路增益进而改变环路带宽，当环路跳频范围较宽时，控制器控制开关电阻网络使其具有较大的环路增益，使环路具有较快的锁相时间；而当环路跳频范围较窄时，在保证锁相时间的情况下，控制器控制电阻网络使其具有较小的环路带宽，从而使环路具有更好的杂散性能。
门限补偿模块“钳位”开关电阻网络输出电压，增大环路电流，使得环路端加到加法器输入端的电压变化很小，而电流变化较大。当开关电阻网络输出电压输出较小(在±0.2V范围内)时，门限补偿模块不起作用；当开关电阻网络输出电压输出较大且为正(大于0.2V)时，门限补偿模块“钳位”开关电阻网络输出电压在0.2V，且“吸收”环路电流，该电流随着开关电阻网络输出电压值的增大而增大；当开关电阻网络输出电压输出较大且为负时(小于-0.2V)，门限补偿模块“钳位”开关电阻网络输出电压在-0.2V，且“输出”电流到环路，该电流随着开关电阻网络输出电压值的增大而增大。同时根据鉴相器输出电压的大小对环路电流进行补偿，使得加在加法器的电压变化较小而同时环路中的电流较大，降低了环路滤波器中电容的充放电时间，使环路快速达到稳态；此外门限补偿模块还对环路闪烁噪声和开关通断的毛刺具有一定的抑制作用。
DA预置模块主要作用是：通过电压预置使得VCO(压控振荡器)输出在需求的频点附近，使环路工作在快捕带内，较大幅度的减少频率捕获所需时间，实现快速锁相。

Claims (3)

1.一种快速宽带跳频源模块的环路滤波装置，连接鉴相器的输出端，用以处理取样本振产生的中频信号和直接数字频率合成器DDS的输出信号，其特征在于，包括--环路滤波器、开关电阻网络、门限补偿模块、加法器、D/A预置模块和控制器；
所述鉴相器根据中频信号和直接数字频率合成器DDS的输出信号的相位差输出鉴相脉冲；上述鉴相脉冲经环路滤波器滤波后输出到开关电阻网络；
开关电阻网络根据系统环路的需求由控制器控制开关的通断获得相应的电阻值，从而获得相应的环路增益，输出到门限补偿模块；
门限补偿模块用以限定开关电阻网络输出电压在设定范围内以及补偿环路电流；
控制器控制D/A预置模块的输出电压；
门限补偿模块的输出与D/A预置模块的输出经加法器产生压控振荡器的调谐电压，控制压控振荡器输出相应频点。
2.根据权利要求1所述的快速宽带跳频源模块的环路滤波装置，其特征在于：门限补偿模块限制开关电阻网络的输出电压在±0.2V范围内。
3.根据权利要求1或2所述的快速宽带跳频源模块的环路滤波装置，其特征在于：开关电阻网络主要由6个开关和若干个电阻通过串、并联方法连接，控制器控制不同开关的通断输出相应的电阻值。
CN201510963419.1A 2015-12-18 2015-12-18 一种快速宽带跳频源模块的环路滤波装置 Pending CN105610437A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510963419.1A CN105610437A (zh) 2015-12-18 2015-12-18 一种快速宽带跳频源模块的环路滤波装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510963419.1A CN105610437A (zh) 2015-12-18 2015-12-18 一种快速宽带跳频源模块的环路滤波装置

Publications (1)

Publication Number Publication Date
CN105610437A true CN105610437A (zh) 2016-05-25

Family

ID=55990014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510963419.1A Pending CN105610437A (zh) 2015-12-18 2015-12-18 一种快速宽带跳频源模块的环路滤波装置

Country Status (1)

Country Link
CN (1) CN105610437A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107508596A (zh) * 2017-09-04 2017-12-22 中国电子科技集团公司第四十研究所 一种带有辅助捕获装置的多环锁相电路及频率预置方法
CN108512549A (zh) * 2018-06-07 2018-09-07 贵州航天天马机电科技有限公司 一种跳频频率合成器
CN112152610A (zh) * 2020-09-22 2020-12-29 西安交通大学 一种具有宽带快速跳频功能的锁相环

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060056563A1 (en) * 2004-09-13 2006-03-16 Nortel Networks Limited Method and apparatus for synchronizing clock timing between network elements
US20130147563A1 (en) * 2010-06-29 2013-06-13 Freescale Semiconductor, Inc. Integrated circuit device and method for generating a tuning signal for calibrating a voltage controlled oscillator
CN203086442U (zh) * 2012-12-31 2013-07-24 四川九洲电器集团有限责任公司 一种基于加法器的锁相式快跳源
CN104601170A (zh) * 2014-11-28 2015-05-06 中国电子科技集团公司第二十九研究所 一种快速锁相环电路
CN104702275A (zh) * 2015-04-01 2015-06-10 成都西蒙电子技术有限公司 一种低相噪微波频率源电路和设备及方法
CN105141310A (zh) * 2015-09-07 2015-12-09 东南大学 多环宽带低相噪频率合成器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060056563A1 (en) * 2004-09-13 2006-03-16 Nortel Networks Limited Method and apparatus for synchronizing clock timing between network elements
US20130147563A1 (en) * 2010-06-29 2013-06-13 Freescale Semiconductor, Inc. Integrated circuit device and method for generating a tuning signal for calibrating a voltage controlled oscillator
CN203086442U (zh) * 2012-12-31 2013-07-24 四川九洲电器集团有限责任公司 一种基于加法器的锁相式快跳源
CN104601170A (zh) * 2014-11-28 2015-05-06 中国电子科技集团公司第二十九研究所 一种快速锁相环电路
CN104702275A (zh) * 2015-04-01 2015-06-10 成都西蒙电子技术有限公司 一种低相噪微波频率源电路和设备及方法
CN105141310A (zh) * 2015-09-07 2015-12-09 东南大学 多环宽带低相噪频率合成器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107508596A (zh) * 2017-09-04 2017-12-22 中国电子科技集团公司第四十研究所 一种带有辅助捕获装置的多环锁相电路及频率预置方法
CN107508596B (zh) * 2017-09-04 2020-06-23 中国电子科技集团公司第四十一研究所 一种带有辅助捕获装置的多环锁相电路及频率预置方法
CN108512549A (zh) * 2018-06-07 2018-09-07 贵州航天天马机电科技有限公司 一种跳频频率合成器
CN112152610A (zh) * 2020-09-22 2020-12-29 西安交通大学 一种具有宽带快速跳频功能的锁相环
CN112152610B (zh) * 2020-09-22 2023-06-16 西安交通大学 一种具有宽带快速跳频功能的锁相环

Similar Documents

Publication Publication Date Title
CN103297041B (zh) 锁相环电路
US6538521B2 (en) Voltage controlled oscillator
CN1202042A (zh) 环路状态受控的多频带锁相环频率合成器
CN105141309B (zh) 一种用于跳频通信的锁相环快速锁定电路及其运行方法
TWI427933B (zh) 鎖相迴路及其方法
CN110445491B (zh) 一种基于预设频率及动态环路带宽的锁相环
CN104242930B (zh) 一种应用于无线收发系统的频率综合器
CN105634443B (zh) 时钟产生装置与其小数分频器
JPH11191735A (ja) Ｐｌｌシンセサイザ及びその制御方法
RU2467475C1 (ru) Синтезатор частоты с пониженным уровнем фазовых шумов
CN105610437A (zh) 一种快速宽带跳频源模块的环路滤波装置
US6112068A (en) Phase-locked loop circuit with switchable outputs for multiple loop filters
Yu et al. Fast-locking all-digital phase-locked loop with digitally controlled oscillator tuning word estimating and presetting
JP3840468B2 (ja) Ｐｌｌ周波数シンセサイザ
US20110204935A1 (en) PLL circuit
GB2504509A (en) Phase locked loop with reduced susceptibility to VCO frequency pulling
Li et al. A 10 GHz Phase-Locked Loop With a Compact Low-Pass Filter in 0.18$\mu $ m CMOS
CN210986082U (zh) 一种国产化宽带频综电路
RU2680751C1 (ru) Петлевой фильтр с коммутацией полосы пропускания системы ФАПЧ синтезатора частоты (варианты)
KR100248505B1 (ko) 급속 동기 위상 동기 루프 회로
CN110995259A (zh) 一种手持式超短波跳频电台用频率合成器
CN109889193A (zh) 抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路
CN116405058B (zh) 快速跳频锁定电路及其运行方法
RU2602991C1 (ru) Быстродействующий синтезатор частот
CN104702277A (zh) 锁相环电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160525