TWI427933B - 鎖相迴路及其方法 - Google Patents

鎖相迴路及其方法 Download PDF

Info

Publication number
TWI427933B
TWI427933B TW100109367A TW100109367A TWI427933B TW I427933 B TWI427933 B TW I427933B TW 100109367 A TW100109367 A TW 100109367A TW 100109367 A TW100109367 A TW 100109367A TW I427933 B TWI427933 B TW I427933B
Authority
TW
Taiwan
Prior art keywords
parameter
phase
current
pass filter
charge pump
Prior art date
Application number
TW100109367A
Other languages
English (en)
Other versions
TW201240353A (en
Inventor
hui min Huang
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW100109367A priority Critical patent/TWI427933B/zh
Priority to CN201210026663.1A priority patent/CN102684685B/zh
Priority to US13/422,772 priority patent/US8564343B2/en
Publication of TW201240353A publication Critical patent/TW201240353A/zh
Application granted granted Critical
Publication of TWI427933B publication Critical patent/TWI427933B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

鎖相迴路及其方法
本發明係關於一種鎖相迴路的方法，特別是關於一種鎖相迴路及其方法。
PLL為鎖相迴路(Phase Loop Lock)的英文簡寫，請參考第1圖，其由相位頻率偵測器50、迴路濾波器60、低通濾波器70、壓控振盪單元80與除頻器90所組成，主要應用在有線或無線的通訊系統中。PLL是在迴路中利用回授訊號將輸出端之輸出時脈\及相位，鎖定在與輸入端之參考時脈及相位上。所以，PLL之主要目的為穩定輸出時脈與相位，以減少其偏移。鎖相迴路發展至今已有幾十年的歷史了，大部分用在需要精確的時脈或頻率的系統中。
舉凡電視、收音機等無線電波之頻率調諧或是CD、PC等數位產品之時脈控制的場合，皆可使用PLL來設計精確的頻率，進而在通訊衛星及量測儀器的應用領域中使得產品得到更好之穩定性與精確性。另外在通訊中的發射機和接收機，應用鎖相迴路的頻率合成器更是常用的高頻訊號源，PLL的輸出頻率可提供本地振盪頻率。一般本地振盪頻率可將基頻訊號升頻至射頻訊號並從發射端發射出去，且在接收端之天線端接收到之後，將射頻訊號加以進行訊號解調而恢復原本的訊號。而在有線的乙太網路中，一般Giga bit的乙太網路需要1G的頻率來傳送訊號，必須要採用精準的頻率，也就是，PLL輸出需高達1G的頻率。
現今很多產品需要節能的概念，而高速乙太網路也不例外，針對乙太網路節能的概念，博通(Broadcom)推出IEEE P802.3az節能乙太網路(Energy Efficient Ethernet,EEE)草案標準。以便在其整個有線乙太網路方案中能以最佳成本的低功耗技術來達到高效能的需求。
所以為了達成EEE方案，必須要有效的節省網路晶片之電源。因PLL在晶片中耗了大量的電能，一般PLL的耗能為5mA。為了使網路之節能效果增加，當網路訊號不進行溝通時，若將PLL關閉將可節省不少能源。不過，PLL隨意關閉會產生相對應的問題：一旦將PLL關閉後，當網路訊號又準備開始溝通時，則又會發生PLL起振時間過慢而造成網路晶片發生錯誤的現象。
本發明的目的為提供一種鎖相迴路，鎖相迴路包含：相位頻率偵測器、電荷幫浦、切換開關、低通濾波器、壓控振盪器、除頻器與控制器。相位頻率偵測器，用以接收參考時脈與輸出時脈，並依據參考時脈與除頻時脈之相位差而產生一控制訊號。電荷幫浦耦接相位頻率偵測器，具有可調電流源，依據一控制訊號控制可調電流源，並依據第一參數調整可調電流源輸出第一電流，且依據第二參數調整可調電流源輸出第二電流，第一電流大於第二電流。切換開關耦接電荷幫浦與預設電壓。低通濾波器，耦接切換開關，依據切換開關切換為導通電荷幫浦時進行高頻濾波而產生參考電壓，當切換開關切換為導通預設電壓時，維持預設電壓準位。壓控振盪器，耦接低通濾波器，依據參考電壓產生輸出時脈。除頻器，耦接壓控振盪器與相位頻率偵測器，用以接收輸出時脈並進行除頻而產生除頻時脈。控制器，耦接電荷幫浦與切換開關，於省電模式時，控制切換開關導通預設電壓與低通濾波器，而使電荷幫浦之輸出為斷路，並依據喚醒訊號而離開省電模式時控制切換開關以導通電荷幫浦與低通濾波器，且以第一參數調整電荷幫浦為輸出第一電流，於預設時間後，以第二參數調整電荷幫浦之為第二電流。
本發明的再一目的為提供一種鎖相迴路方法，包含以下步驟：於一省電模式啟動時，關閉一鎖相迴路之電源；當離開該省電模式時，調整一電荷幫浦之一可調電源流，以一第一電流快速對一等效阻抗充電而產生一參考電壓；依據該參考電壓起振該振鎖相迴路以產生一輸出時脈；及當一預設時間到時，調整該電荷幫浦之該可調電源流，以一第二電流對該等效阻抗充電而產生預設之該輸出時脈之預設頻率與相位，該第一電流大於該第二電流。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者瞭解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。
在一具體的應用中，本發明為了EEE方案中，可有效地節省網路晶片之電源，於網路訊號中斷時，將PLL加以關閉以節省電能。但於網路訊號開始溝通時，可讓PLL快速起振，好讓整理系統快速啟動。
以下，將列舉兩個之電荷幫浦回授控制裝置之詳細實施例。
請先參考第2圖，其為本發明之鎖相迴路210之第一實施例。其中，鎖相迴路210，包含：相位頻率偵測器50、電荷幫浦60、切換開關62、低通濾波器70、壓控振盪器80、除頻器90與控制器100。
其中，相位頻率偵測器50，用以接收參考時脈與輸出時脈，並依據參考時脈與除頻時脈之相位差而產生一控制訊號。電荷幫浦60耦接相位頻率偵測器50，具有可調電流源，透過選擇器120依據控制訊號控制可調電流源，並依據第一參數(增速參數)調整可調電流源輸出第一電流，且依據第二參數(最佳參數)調整可調電流源輸出第二電流，其中，第一電流大於第二電流。切換開關62，耦接電荷幫浦60與預設電壓。低通濾波器70耦接切換開關62，依據切換開關62切換為導通電荷幫浦60時進行高頻濾波而產生參考電壓Vc，當切換開關62切換為導通預設電壓時，維持預設電壓準位。壓控振盪器80耦接低通濾波器70，依據參考電壓Vc產生輸出時脈。除頻器90耦接壓控振盪器80與相位頻率偵測器50，用以接收輸出時脈Fout並進行除頻而產生除頻時脈。控制器100耦接電荷幫浦60與切換開關62，於省電模式時，控制切換開關62使預設電壓SV與低通濾波器70導通，而使電荷幫浦60之輸出為斷路，並依據喚醒訊號而離開省電模式時控制切換開關62使電荷幫浦60與低通濾波器70導通，且以第一參數(增速參數)調整電荷幫浦60為輸出第一電流，使壓控振盪器80快速調整輸出時脈Fout之起振時間。於預設時間後，以第二參數(最佳參數)調整電荷幫浦60之為第二電流，壓控振盪器80調整為預設之輸出時脈Fout與相位。
相位頻率偵測器50(Phase Frequency Detector)的功能是比較其兩組Fref與Fdiv之參考訊號的相位差異。Φi是給定參考時脈Fref之相位，Φo是Fdiv經過除頻器90之輸出訊號的相位，兩者之相位差為Φe=Φo-Φi。其中，相位頻率偵測器50會依據相位差來產生一控制訊號，該控制訊號又分為第一控制訊號與第二控制訊號，並依據相位領先或者是落後時的情形來產生不同的結果。當相位領先或者是落後時，相位頻率偵測器50就會令第一控制訊號與第二控制訊號為高電位或是低電位。也就是說當Fref的相位領先Fdiv時，相位頻率偵測器50就會根據設計者的意思將第一控制訊號Up設定為為高電位，而當反過來Fref的相位落後Fdiv時，第二控制訊號Dn將輸出為高電位。且當兩者的相位相等時，理論上此時第一控制訊號Up和第二控制訊號Dn將不會有任何的反應，也就是兩個輸出訊號皆為低電位。
電荷幫浦60的功能主要是轉換PFD(Phase Frequency Detector)的相位差經過低通濾波器70(Low Pass Filer，簡稱LPF)使其變成為壓控振盪器(VCO)80的壓控輸入電壓。可以看成是兩個開關電流源63、64來控制此電路，當Up訊號是高電位且Dn訊號是低電位，開關S1導通且S2關閉，電流ip經開關S1使低通濾波器70做充電的動作。當訊號Dn是高電位且訊號Up是低電位，開關S2導通S1關閉，電流ip從低通濾波器70經開關S2做放電的動作，當Up和Dn訊號都是低電位的時候，開關S1和S2將是不導通的狀態，也就是低通濾波器70是不會有任何的充放電動作，代表輸入參考時脈(Fref)和震盪輸出頻率Fout經過除頻Fdiv的頻率是相同的，其代表Vc(壓控輸入電壓)是在鎖定的狀態。
電荷幫浦60透過切換開關62與低通濾波器70相連接。運用低通濾波器70是因為壓控振盪器80對於訊號有相當大的敏感度，當參考電壓Vc有些微改變時，其相對應的輸出時脈Fout將會變動的很大，所以才需要加入低通濾波器70濾掉所不需要的高頻成分，而保留所想要的直流準位。
接著，請參考第2圖中的低通濾波器70，其為預設之二階被動式迴路濾波器，它包含了一個電阻R1以及兩個電容C2、C3。電荷幫浦60中電流源63、64流進低通濾波器70後，將會轉換成壓控振盪器80的壓控輸入參考電壓Vc。並聯電容C2、C3的原因是可以有效濾掉訊號的高頻成份，串聯電阻R1則是為了使產生一個零點，進而改進整個迴路的穩定度，且實務上一般會選擇電容(C1)大於10倍的電容(C2)。
壓控振盪器80是PLL電路中相當重要的一個子電路。壓控振盪器80主要的功能是藉由參考電壓Vc的改變來調整壓控振盪器80中的延遲原件(delay cell)的延遲時間(delay time)，並進而改變輸出訊號的頻率。
接著，請參考第3圖，為一個理想之壓控振盪器80之輸出頻率與壓控之輸入電壓Vc呈線性的關係圖。
由於目前在電路設計上所追求的是操作速度越來越快，換句話說，輸出時脈Fout在高頻的時候，相位頻率偵測器50有可能無法偵測較高的頻率，所以，通常會在壓控振盪器80的輸出端再接上一個除頻器90。例如：當輸出頻率為1GHz時，通常會除40倍而為25Mhz。利用除頻器90改變PLL的輸出頻率是一個相當普遍的做法。
其中，電流源63、64由複數個PMOS和NMOS所組成，藉由調整PMOS與NMOS的導通個數來代表電流源63、64的大小。當於第一參數(增速參數)時，則代表PMOS的導通多個，當於第二參數(最佳參數)時，則代表PMOS導通少數個。
其中，當網路晶片進入EEE之省電模式時，此時，Vc為預設電壓SV，SV通常為1/2 VDD的電壓，例如：VDD為1.2V時，SV則為0.6V。於省電模式時，將Vc的電壓預充至SV的好處為，可以增加Vc之電壓充電到V2的速度，以減少起振的時間。
當控制器100依據網路設備中之一喚醒訊號而離開一省電模式並使得切換開關62為閉合的狀況，此時，同步調整電荷幫浦60之可調電流源為第一參數(增速參數)而使得電流源63、64增加對低通濾波器70之充電速度，此時，參考電壓Vc改變幅度增大，而壓控振盪器80依據參考電壓Vc的大幅變化而以較短時間起振輸出時脈Fout。
接著，請參考第4圖，其顯示了在未改變可調電流源之調整參數至第一參數時，Vc充電至V2的時間to1所需之時間為20us。而第5圖中，可調電流源之調整參數至第一參數時，其Vc充電至V2的時間to2所需之時間只要10us。由此得知，以第一參數，確實可以讓可調電流源增加對低通濾波器70的充電速度，而使得Vc充電至V2的時間更為縮短，其代表的就是PLL所輸出之輸出時脈Fout更快能夠達到穩定。
於一預設時間後，控制器100調整電荷幫浦60之可調電流源為第二參數，亦即打開少數個PMOS，壓控振盪器80依據變化緩慢的參考電壓Vc而使得輸出時脈得到最佳之頻率與相位。
接著，請參考第6圖，本發明之鎖相迴路之第二實施例，其中與第2圖中的主要差異為增加控制器100可以調整低通濾波器70中可變電阻。
其中，控制器100依據網路設備中之一喚醒訊號而離開一省電模式並使得切換開關62為閉合的狀況，此時，同步調整電荷幫浦60之可調電流源為第一參數(增速參數)與低通濾波器70之電阻調整參數為一第三參數。低通濾波器70中之可變電阻R1依據第三參數調整，使得第一電容C1、第二電容C2、可變電阻R1與第三電容C3串並聯之結果為等效阻抗變小，將使得電荷幫浦60之電流源63、64對等效阻抗進行較高速度地充電，進而導致參考電壓Vc變化幅度增大。此時，因參考電壓Vc變化幅度變大，壓控振盪器80則會依據參考電壓Vc的大幅變化而以較短時間起振輸出時脈Fout。
接著，請參考第7圖，其顯示了在未改變電荷幫浦60之電流源63、64之調整參數至為第一參數時，Vc充電至V2的時間to1所需之時間為20us。而第5圖為電流源63、64之調整參數至第一參數時，其Vc充電至V2的時間to2所需之時間只要10us。而參考第7圖的to3，將Vc充電至V2的時間to3所需之時間更只需要5us即可。由此得知，同時改變電荷幫浦60之電流源63、64為第一參數與調整低通濾波器70之可變電阻為第三參數時，確實可以讓電荷幫浦60之電流源63、64增加對低通濾波器70的充電速度，而使得Vc充電至V2的時間更為縮短，其代表的就是PLL所輸出之輸出時脈Fout反應能夠更快。
於一預設時間後，控制器100調整電荷幫浦60之電流源63、64為第二參數與調整低通濾波器70之可變電阻為一第四參數時。此時，參考電壓Vc充放電的情形會變緩慢，將使得壓控振盪器80依據變化緩慢的參考電壓Vc而使得輸出時脈得到預設之頻率與相位。
請注意：由第7圖的to3與第5圖的to2相互比較的結果，可得知控制器100增加了調整可變電阻R1的控制，確實可以改善Vc到達V2的時間。
請參考第8圖，本發明之鎖相迴路流程圖之第一實施例，包含以下的步驟：
步驟501：於一省電模式啟動時，關閉一鎖相迴路之電源。
步驟502：當離開該省電模式時，調整一電荷幫浦之一可調電源流，以一第一電流快速對一等效阻抗充電而產生一參考電壓。
步驟503：依據參考電壓起振振鎖相迴路以產生一輸出時脈。
步驟504：當一預設時間到時，調整該電荷幫浦之該可調電源流，以一第二電流對該等效阻抗充電而產生預設之該輸出時脈之預設頻率與相位，該第一電流大於該第二電流。
請參考第9圖，本發明之鎖相迴路流程圖之第二實施例，包含以下的步驟：
步驟601：於一省電模式啟動時，關閉一鎖相迴路之電源。
步驟602：當離開該省電模式時，調整一電荷幫浦之一可調電源流，以一第一電流快速對一等效阻抗充電而產生一參考電壓，並調整一低通濾波器為一第三參數。
步驟603：依據參考電壓起振振鎖相迴路以產生一輸出時脈。　步驟604：當一預設時間到時，調整該電荷幫浦之該可調電源流，以一第二電流對該等效阻抗充電而產生預設之該輸出時脈之預設頻率與相位，該第一電流大於該第二電流，並調整一低通濾波器為一第四參數。
其中，調整低通濾波器為第三參數時，可增加低通濾波器之參考電壓輸出變化。而調整低通濾波器為第四參數時，可減少低通濾波器之該參考電壓輸出變化。第三參數係使低通濾波器當中之可調電阻值之阻抗值大於第四參數下的低通濾波器當中之可調電阻之阻抗值。
其中，預設時間通常為5u秒內。請注意：利用本發明確實可以改善鎖相迴路之起振時間，藉由調整可調電流源與低通濾波器的電阻，來增加低通濾波器之參考電壓的充電速度。但上述電流源與電阻之調整參數及其數值並非特別限定，參數的選用及數值大小的設定當可視系統的實際應用來加以選擇與改變。而本發明在實務上確實可達成EEE方案中，有效地節省網路晶片之電源，並解決PLL起振時間過慢的問題點。
雖然本發明的技術內容已經以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神所作些許之更動與潤飾，皆應涵蓋於本發明的範疇內，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．鎖相迴路
50．．．相位頻率偵測器
60．．．電荷幫浦
62．．．切換開關
63．．．電流源
64．．．電流源
70．．．低通濾波器
80．．．壓控振盪器
90．．．除頻器
100．．．控制器
120．．．選擇器
210．．．鎖相迴路
C1．．．第一電容
C2．．．第二電容
C3．．．第三電容
R1．．．第一電阻
Fref．．．參考時脈
Fout．．．輸出時脈
S1．．．第一開關
S2．．．第二開關
第1圖係為先前技術的鎖相迴路電路圖；
第2圖係為本發明之鎖相迴路之第一實施例；
第3圖係為先前技術的電壓控制振盪頻率圖；
第4圖係為本發明之鎖相迴路之第一實施例之第一起振時間圖；
第5圖係為本發明之鎖相迴路之第一實施例之第二起振時間圖；
第6圖係為本發明之鎖相迴路之第二實施例；
第7圖係為本發明之鎖相迴路之第二實施例之起振時間圖；
第8圖係為本發明的電荷幫浦回授控制裝置之第一流程圖；及
第9圖係為本發明的電荷幫浦回授控制裝置之第二流程圖。
50．．．相位頻率偵測器
60．．．電荷幫浦
62．．．切換開關
63．．．電流源
64．．．電流源
70．．．低通濾波器
80．．．壓控振盪器
90．．．除頻器
100．．．控制器
120．．．選擇器
210．．．鎖相迴路
C1．．．第一電容
Fref．．．參考時脈
Fout．．．輸出時脈
S1．．．第一開關
S2．．．第二開關

Claims (10)

  1. 一種鎖相迴路，包含：一相位頻率偵測器，用以接收一參考時脈與一除頻時脈，並依據該參考時脈與該除頻時脈之相位差以產生一控制訊號；一電荷幫浦，耦接該相位頻率偵測器，具有一可調電流源；該電荷幫浦依據該控制訊號控制電流之輸出，並依據一第一參數調整該可調電流源輸出一第一電流，且依據一第二參數調整該可調電流源輸出一第二電流，該第一電流大於該第二電流；一切換開關，耦接該電荷幫浦與一預設電壓；一低通濾波器，耦接該切換開關，當該切換開關切換為導通該電荷幫浦時，進行濾波以產生一參考電壓，當該切換開關切換為導通該預設電壓時，維持為該預設電壓之準位；一壓控振盪器，耦接該低通濾波器，依據該參考電壓產生一輸出時脈；一除頻器，耦接該壓控振盪器與該相位頻率偵測器，用以接收該輸出時脈並進行除頻而產生該除頻時脈；及一控制器，耦接該電荷幫浦與該切換開關；於一省電模式時，該控制器控制該切換開關以導通該預設電壓與該低通濾波器；以及，離開該省電模式時，該控制器控制該切換開關以導通該電荷幫浦與該低通濾波器，且以該第一參數調整該電荷幫浦輸出該第一電流，於一預設時間後，以該第二參數調整該電荷幫浦輸出該第二電流。
  2. 如請求項1所述之鎖相迴路，其中該控制器耦接該低通濾波器，並以一電阻調整參數調整該低通濾波器，當該電阻調整參數為一第三參數時， 該低通濾波器增加所輸出該參考電壓之變化，該壓控振盪器將降低該輸出時脈之起振時間，當該電阻調整參數為一第四參數時，該低通濾波器減少所輸出該參考電壓之變化。
  3. 如請求項2所述之鎖相迴路，其中該控制器於控制該電荷幫浦輸出該第一電流時，調整該電阻調整參數為該第三參數，於控制該電荷幫浦輸出該第二電流時，調整該電阻調整參數為該第四參數。
  4. 如請求項2所述之鎖相迴路，其中該低通濾波器包含：一第二電容，耦接該切換開關；一可變電阻，耦接該切換開關，當該電阻調整參數為該第四參數時，該可變電阻之阻值為一第四阻抗值，當該電阻調整參數為該第三參數時，該可變電阻之阻值為一第三阻抗值，該第四阻抗值大於該第三阻抗值；及一第三電容，耦接該可變電阻；其中，該可變電阻與該第三電容串聯，再與第二電容並聯以濾除高頻雜訊。
  5. 如請求項1所述之鎖相迴路，其中該預設時間為5u秒內。
  6. 如請求項1所述之鎖相迴路，其中該電荷幫浦係為一電流鏡，包含複數個電晶體開關。
  7. 一種鎖相迴路方法，包含以下步驟：於一省電模式啟動時，關閉一鎖相迴路之電源；當離開該省電模式時，調整一電荷幫浦之一可調電源流，以一第一電流快速對一等效阻抗充電而產生一參考電壓；依據該參考電壓起振該振鎖相迴路以產生一輸出時脈；及 當一預設時間到時，調整該電荷幫浦之該可調電源流，以一第二電流對該等效阻抗充電而產生預設之該輸出時脈之預設頻率與相位，該第一電流大於該第二電流。
  8. 如請求項7所述之方法，更包含以下步驟：於調高該電荷幫浦之該可調電源流至該第一電流時，以一第三參數調整一低通濾波器，而增加該低通濾波器之該參考電壓之輸出變化。
  9. 如請求項8所述之方法，更包含以下步驟：當該預設時間到時，以一第四參數調整該低通濾波器，而減少該低通濾波器之該參考電壓輸出變化。
  10. 如請求項8所述之方法，其中該第三參數係使該低通濾波器當中之一可調電阻值之阻抗值大於該第四參數時的該低通濾波器當中之該可調電阻之阻抗值。
TW100109367A 2011-03-18 2011-03-18 鎖相迴路及其方法 TWI427933B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100109367A TWI427933B (zh) 2011-03-18 2011-03-18 鎖相迴路及其方法
CN201210026663.1A CN102684685B (zh) 2011-03-18 2012-02-07 锁相回路及其方法
US13/422,772 US8564343B2 (en) 2011-03-18 2012-03-16 Device of phase locked-loop and the method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100109367A TWI427933B (zh) 2011-03-18 2011-03-18 鎖相迴路及其方法

Publications (2)

Publication Number Publication Date
TW201240353A TW201240353A (en) 2012-10-01
TWI427933B true TWI427933B (zh) 2014-02-21

Family

ID=46816137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100109367A TWI427933B (zh) 2011-03-18 2011-03-18 鎖相迴路及其方法

Country Status (3)

Country Link
US (1) US8564343B2 (zh)
CN (1) CN102684685B (zh)
TW (1) TWI427933B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143978B (zh) * 2013-05-08 2017-04-05 博通集成电路（上海）有限公司 电荷泵、锁相环电路以及该电荷泵中的方法
US9543969B2 (en) * 2014-12-05 2017-01-10 Texas Instruments Incorporated High-speed resistor-based charge pump for active loop filter-based phase-locked loops
CN104993817B (zh) * 2015-08-12 2017-12-19 电子科技大学 一种用于电荷泵锁相环的快速启动电路
CN106559038A (zh) * 2016-11-21 2017-04-05 灿芯半导体(上海)有限公司 晶振电路
CN107135570B (zh) * 2017-04-18 2019-08-13 中国科学院半导体研究所 调制带宽可调的可见光通信led光源
GB201820175D0 (en) * 2018-12-11 2019-01-23 Nordic Semiconductor Asa Frequency synthesiser circuits
US11778390B2 (en) * 2019-11-07 2023-10-03 Knowles Electronics, Llc. Microphone assembly having a direct current bias circuit
CN110968146A (zh) * 2019-12-12 2020-04-07 深圳星河半导体技术有限公司 一种用于锁相回路的电荷帮浦电路
EP4191887A4 (en) * 2020-08-31 2023-10-04 Huawei Technologies Co., Ltd. PHASE-LOCKED LOOP AND HIGH FREQUENCY TRANSMITTER RECEIVER

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208546A (en) * 1991-08-21 1993-05-04 At&T Bell Laboratories Adaptive charge pump for phase-locked loops
WO2006137031A2 (en) * 2005-06-21 2006-12-28 Nxp B.V. Phase-locked loop systems using adaptive low-pass filters in switched bandwidth feedback loops
US7263340B2 (en) * 2002-05-31 2007-08-28 Renesas Technology Corporation PLL circuit having a multi-band oscillator and compensating oscillation frequency
US7528666B2 (en) * 2001-03-20 2009-05-05 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
US20100117701A1 (en) * 2008-11-12 2010-05-13 Qualcomm Incorporated Techniques for minimizing control voltage noise due to charge pump leakage in phase locked loop circuits
EP2278702A2 (en) * 2003-10-07 2011-01-26 MediaTek Inc. Voltage controlled oscillator having improved phase noise

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170327A (ja) * 1984-02-14 1985-09-03 Fujitsu Ltd シンセサイザ
JPH08125527A (ja) * 1994-10-21 1996-05-17 Mitsubishi Electric Corp 位相同期ループ回路
CN1232043C (zh) * 2002-03-01 2005-12-14 瑞昱半导体股份有限公司 混合式锁相回路及其控制方法
US7616068B2 (en) * 2006-12-06 2009-11-10 Broadcom Corporation Frequency synthesizer for integrated circuit radios
KR100869227B1 (ko) * 2007-04-04 2008-11-18 삼성전자주식회사 프리 캘리브레이션 모드를 가진 위상동기루프 회로 및위상동기루프 회로의 프리 캘리브레이션 방법
TWI362835B (en) * 2010-03-11 2012-04-21 Ind Tech Res Inst Automatic frequency calibration circuit and method for frequency synthesizer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208546A (en) * 1991-08-21 1993-05-04 At&T Bell Laboratories Adaptive charge pump for phase-locked loops
US7528666B2 (en) * 2001-03-20 2009-05-05 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
US7263340B2 (en) * 2002-05-31 2007-08-28 Renesas Technology Corporation PLL circuit having a multi-band oscillator and compensating oscillation frequency
EP2278702A2 (en) * 2003-10-07 2011-01-26 MediaTek Inc. Voltage controlled oscillator having improved phase noise
WO2006137031A2 (en) * 2005-06-21 2006-12-28 Nxp B.V. Phase-locked loop systems using adaptive low-pass filters in switched bandwidth feedback loops
US20100117701A1 (en) * 2008-11-12 2010-05-13 Qualcomm Incorporated Techniques for minimizing control voltage noise due to charge pump leakage in phase locked loop circuits

Also Published As

Publication number Publication date
TW201240353A (en) 2012-10-01
US20120235719A1 (en) 2012-09-20
US8564343B2 (en) 2013-10-22
CN102684685B (zh) 2015-06-10
CN102684685A (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
TWI427933B (zh) 鎖相迴路及其方法
US5202906A (en) Frequency divider which has a variable length first cycle by changing a division ratio after the first cycle and a frequency synthesizer using same
US7986175B2 (en) Spread spectrum control PLL circuit and its start-up method
CN109639272B (zh) 一种自适应宽带锁相环电路
Lee et al. A low-jitter and low-reference-spur ring-VCO-based switched-loop filter PLL using a fast phase-error correction technique
CN104821819B (zh) 具有从故障保持电路到重新获得锁相的柔性过渡的装置和方法
US10840915B2 (en) Use of a raw oscillator and frequency locked loop to quicken lock time of frequency locked loop
Kuang et al. A fast-settling PLL frequency synthesizer with direct frequency presetting
US7046093B1 (en) Dynamic phase-locked loop circuits and methods of operation thereof
CN106817126B (zh) 一种输出频率范围宽锁频速度快的高精度数字锁频环
US10763837B2 (en) Reference oscillator with variable duty cycle, frequency synthesizer and signal receiver with reference oscillator
TW200735537A (en) Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same
CN210899136U (zh) 一种锁相环电路、芯片、电路板以及电子设备
TWI395410B (zh) 調整鎖相迴路之振盪器的方法與相關之頻率合成器
TWI446722B (zh) 鎖相迴路電路
US7417477B2 (en) PLL circuit
CA2670521C (en) System and method for reducing transient responses in a phase lock loop with variable oscillator gain
CN103873054A (zh) 时钟发生器
US8618851B2 (en) Phase-locked loop apparatus and tuning voltage providing circuit thereof
CN109586714B (zh) 使用锁相环和锁频环对压控振荡器进行校准以修整其增益
TW201238255A (en) Transceiver, voltage control oscillator thereof and control method thereof
CN102801416B (zh) 锁相回路电路
CN203775188U (zh) 时钟发生器
US9350363B2 (en) Voltage controlled oscillator circuit and frequency synthesizer
TW202301807A (zh) 晶體振盪器及其啟動方法