CN1232043C - 混合式锁相回路及其控制方法 - Google Patents

Abstract

一种混合式锁相回路及其控制方法，可有效抑制参考频率源与输出信号的抖动；该混合式锁相回路包含：一相位频率检测器，用来检测一参考频率信号与一振荡反馈信号的相位差，并以一平均频率信号作为参考，产生数字的相位差信号；一数字泵，接收相位差信号，并根据一比例增益值与累积增益值产生比例增益信号与累积增益信号；一数字滤波器，接收比例增益信号与累积增益信号产生一数字的控制信号；一数字控制振荡器，接收控制信号与平均频率信号，产生相位变换信号；一相位选择器，接收一组相位平均的多相位信号以及相位变换信号，并根据该相位变换信号选择前后相位输出，作为平均频率信号；一模拟锁相回路，接收平均频率信号并过滤该平均频率信号的抖动后产生输出信号；以及一分频器，接收输出信号，并分频后产生振荡反馈信号。

Description

混合式锁相回路及其控制方法

技术领域

本发明涉及锁相回路(Phase Locked Loop，PLL)，尤其是一种数字与模拟混合的混合式锁相回路及其控制方法。

背景技术

图1显示一般习知的模拟式锁相回路。该锁相回路10包含分频器(Frequency Divider)11、12、相位频率检测器(Phase Frequency Detector)13、电荷泵(Charge Pump)14、回路滤波器(Loop Filter)15、以及压控振荡器(Voltage Control Oscillator，VC0)16。该锁相回路10利用分频器11、12将输入的参考信号F_ref与振荡信号F_vco分别除以不同或相同倍率，例如M、N倍。之后，该锁相回路10利用相位频率检测器13检测分频器11、12的输出信号的相位与频率之间的差异，产生差异信号。电荷泵14与回路滤波器15即根据该差异信号产生控制电压V_c。压控振荡器16即根据该控制电压V_c输出相对应的振荡信号F_vco。该锁相回路10可利用改变分频器11、12的分频倍率来改变振荡信号F_vco的频率。

但是，此电路在设计时通常会有两个问题的设计方向是互相冲突的。首先，对于参考频率源F_ref的抖动(jitter)而言，该PLL的频宽F_LBW(Loop Bandwidth)应设计的很窄，藉以滤掉参考频率源F_ref的抖动。其次，对于压控振荡器16的抖动而言，该PLL的频宽应设计的很宽，用以抑制压控振荡器16的抖动。另外，除了上述两个互相冲突的设计问题外，还有关于PLL的稳定度问题。通常PLL的频宽F_LBW与参考频率源F_ref的频率比值需满足式(1)的不等式，该PLL才会稳定。

$\frac{F_{\mathrm{ref}}}{F_{\mathrm{LBW}}}\≥K---\left(1\right)$

上述的条件在参考频率源F_ref的频率很高的情况下没有太大问题。但是在参考频率源F_ref的频率很低，但压控振荡器的输出频率很高的情形下，为了符合稳定度的问题，PLL的频宽F_LBW不可取太大，则压控振荡器的抖动将无法有效抑制。例如在LCD控制晶片中，参考频率源(即水平同步信号，HSYNC)F_ref的频率约为30KHZ～100KHZ，而压控振荡器所需的频率约为25MHZ～200MHZ。倍频数很高，约为800倍至2000倍之间。若以习知的PLL架构来设计，则压控振荡器的抖动将无法达到要求。

发明内容

有鉴于上述问题，本发明的目的是提供一种模拟/数字混合的混合式锁相回路及其控制方法。

本发明的另一目的是提供一种在参考频率源的频率很低且抖动很大的情形下，亦可提供压控振荡器的抖动在要求范围内的混合式锁相回路。

为达成上述目的，本发明混合式锁相回路包含：一相位频率检测器，检测一参考频率信号与一振荡反馈信号的相位差，并以一平均频率信号作为参考，产生数字的相位差信号；一数字泵，接收前述相位差信号，并根据一比例增益值与累积增益值产生比例增益信号与累积增益信号；一数字滤波器，接收前述比例增益信号与累积增益信号，产生一数字的控制信号；一数字控制振荡器，接收前述控制信号与前述平均频率信号，产生相位变换信号；一多相位频率产生器，产生一组相位平均的多相位信号；一相位选择器，接收前述多相位信号以及前述相位变换信号，并根据该相位变换信号选择前后相位输出，作为前述平均频率信号；一模拟锁相回路，接收前述平均频率信号并过滤该平均频率信号的抖动后产生输出信号；以及一分频器，接收前述输出信号，并分频后产生前述振荡反馈信号。

本发明所指出的另外一种混合式锁相回路，包含：一相位频率检测器，检测一参考频率信号与一振荡反馈信号的相位差，并以一平均频率信号作为参考，产生数字的相位差信号；一数字泵，接收前述相位差信号，并根据一比例增益值与累积增益值产生比例增益信号与累积增益信号；一数字滤波器，接收前述比例增益信号与累积增益信号产生一数字的控制信号；一数字控制振荡器，接收前述控制信号与前述平均频率信号，产生相位变换信号；一多相位频率产生器，产生一组相位平均的多相位信号；一相位选择器，接收前述多相位信号以及前述相位变换信号，并根据该相位变换信号选择前后相位输出，作为前述平均频率信号；以及一分频器，接收平均频率信号，并分频后产生前述振荡反馈信号；其中前述平均频率信号为输出信号。

本发明还包含一种混合式锁相回路的控制方法，包含下列步骤：相位频率检测步骤，以数字方式检测一参考频率信号与一振荡反馈信号的相位差，并以一平均频率信号作为参考，产生数字的相位差信号；第一计算步骤，接收前述相位差信号，并以数字方式根据一比例增益值与累积增益值计算出比例增益信号与累积增益信号；第二计算步骤，以数字过滤方式根据前述比例增益信号与累积增益信号产生一数字的控制信号；数字振荡步骤，根据前述控制信号与前述平均频率信号，以数字型控制方式产生一相位变换信号；多相位频率产生步骤，用来产生一组相位平均的多相位信号；相位选择步骤，接收前述多相位信号以及前述相位变换信号，并根据前述相位变换信号的脉冲选择前或后相位输出，作为前述平均频率信号；过滤步骤，利用模拟锁相回路过滤前述平均频率信号的抖动后产生输出信号；以及分频步骤，接收前述输出信号，并分频后产生前述振荡反馈信号。

本发明所指出的另外一种混合式锁相回路的控制方法，包含下列步骤：相位频率检测步骤，以数字方式检测一参考频率信号与一振荡反馈信号的相位差，并以一平均频率信号作为参考，产生数字的相位差信号；第一计算步骤，接收前述相位差信号，并以数字方式根据一比例增益值与累积增益值计算出比例增益信号与累积增益信号；第二计算步骤，以数字过滤方式根据前述比例增益信号与累积增益信号产生一数字的控制信号；数字振荡步骤，根据前述控制信号与前述平均频率信号，以数字型控制方式产生一相位变换信号；多相位频率产生步骤，用来产生一组相位平均的多相位信号；相位选择步骤，接收一组相位平均的多相位信号以及前述相位变换信号，并根据前述相位变换信号的脉冲选择前或后相位输出，作为前述平均频率信号，且该平均频率信号为输出信号；以及分频步骤，接收前述平均频率信号，并分频后产生前述振荡反馈信号。

附图说明

图1为习知模拟锁相回路的方块图；

图2为本发明混合式锁相回路的方块图；

图3为参考频率信号、振荡反馈信号与相位差信号的时序图；

图4为图2的数字泵与数字滤波器的架构图。

具体实施方式

以下参考图式详细说明本发明混合式锁相回路。由于习知PLL在抑制参考频率源与压控振荡器的振荡信号的抖动设计上互相冲突，本发明的混合式锁相回路则利用数字处理方式抑制参考频率源的抖动，而利用模拟处理方式抑制压控振荡器的抖动。

图2为本发明混合式锁相回路的架构方块图。如该图所示，混合式锁相回路20包含一相位频率检测器21、一数字泵22、一数字滤波器23、一数字控制振荡器24、一相位选择器25、一多相位频率产生器26、一模拟锁相回路27、及一分频器28。其中，相位频率检测器21、数字泵22、数字滤波器23、数字控制振荡器24、相位选择器25与分频器28为数字处理，而多相位频率产生器26与模拟锁相回路27为模拟处理。

相位频率检测器21用来检测参考频率信号F_ref与振荡反馈信号F_b的相位差，并输出相位差信号PE。该相位差信号PE为一数值信号，表示参考频率信号F_ref与振荡反馈号F_b相位误差期间平均频率信号F_av所产生的脉冲数。该参考频率信号F_ref可为LCD控制晶片中的水平同步信号HSYNC。图3显示参考频率信号F_ref、振荡反馈信号F_b以及相位差信号PE计数的时间的时序图。由图3可了解到，参考频率信号F_ref与振荡反馈信号F_b的相位误差越大，相位差信号PE计数的时间越长，因此相位差信号PE的值就越大。

图4显示数字泵22与数字滤波器23的架构方块图。数字泵22接收相位差信号PE，并产生比例输出信号P与累积输出信号I。而数字滤波器23则接收比例输出信号P与累积输出信号I，并产生控制信号PCW。数字泵22包含两个乘法器221、222。乘法器221将相位差信号PE乘上一比例增益值P-gain后产生比例输出信号P。而乘法器222将相位差信号PE乘上一累积增益值I-gain后产生累积输出信号I。该累积输出信号I经过加法器232与积分器233的积分后，利用加法器231与比例输出信号P相加而产生控制信号PCW。根据图4可了解到，加法器231相当于习知模拟回路滤波器的电阻项Rs，而加法器232与积分器233相当于习知模拟回路滤波器的电容项Cs。

数字控制振荡器24接收控制信号PCW，并产生相位选择信号PS。数字控制振荡器24可为一累加器，并以平均频率信号F_av为触发时钟脉冲，持续累加控制信号PCW后，将进位信号输出作为相位选择信号PS。因此，控制信号PCW的值越大，则相位选择信号PS的频率亦越高。式(2)显示平均频率信号F_av的频率f_av、控制信号PCW以及相位选择信号PS的频率f_ps的关，其中2ⁿ表示数字控制振荡器24的最大数值，相当于n位元累加器。

$f_{\mathrm{ps}}=f_{\mathrm{av}}*\frac{\mathrm{pcw}}{2^n}---\left(2\right)$

多相位频率产生器26用来提供多个相位平均的多相位信号PH1～PHn。该等信号PH1～PHn的频率接近于平均频率信号F_av的频率f_av。由于多相位频率产生器26为习知技术，不再详加说明。相位选择器25接收多相位信号PH1～PHn，并根据相位选择信号PS选择不同的相位信号。亦即，相位选择信号PS每触发一次，相位选择器25就会向前或向后调一个相位，向前或向后选相位由信号PH1～PHn的频率与平均频率信号F_av的频率f_av决定。因此，当整个系统被锁定时(steadystate)，控制信号PCW会固定一个数值，并使相位选择信号PS的频率让相位选择器25所输出的平均频率信号F_av的频率为所需的频率。

当然多相位频率产生器26所产生的多相位信号PH1～PHn的频率与信号数n会限制平均频率信号F_av的频率范围。例如，若多相位信号PH1～PHn的频率为35MHz，且信号数n为16，则平均频率信号F_av所能达到的频率范围为F_max～F_min，其中：

$F_{\max }=35\mathrm{MHz}*\frac{17}{16}=37.1875\mathrm{MHz}$

$F_{\min }=35\mathrm{Hz}*\frac{15}{16}=32.8125\mathrm{MHz}$

模拟锁相回路27则为一般的锁相回路，用来滤掉平均频率信号F_av的抖动(cycle to cycle jitter)。由于平均频率信号F_av的频率远大于参考频率信号F_ref的频率，故模拟锁相回路27的频宽可以设计的较宽，用以抑制模拟锁相回路27内部的压控振荡器的抖动(long term jitter)，使输出信号F_vco的抖动变小。另外，将比例增益值P-gain与累积增益值I-gain调小即可使整个回路的频宽变窄来滤棹参考频率信号F_ref的抖动。而分频器28用来将输出信号F_vco除以一数值后，产生振荡反馈信号F_b。并且，该PLL可利用控制分频数值的大小控制输出信号F_rco的频率。

以下说明本发明混合式锁相回路的控制方法。该控制方法包含下列步骤：

步骤一：检测相似频率。以数字方式检测一参考频率信号与一振荡反馈信号的相位差，并以一平均频率信号作为参考，产生数字的相位差信号。

步骤二：计算增益信号。接收前述相位差信号，并以数字方式根据一比例增益值与累积增益值计算出比例增益信号与累积增益信号。该步骤类似于一般PLL的电荷泵的动作。

步骤三：计算控制信号。以数字过滤方式根据前述比例增益信号与累积增益信号产生一数字的控制信号。该步骤类似于一般PLL的回路滤波器的动作。

步骤四：数字振荡步骤。根据前述控制信号与前述平均频率信号，以数字型控制方式产生一相位变换信号。该数字型控制方式是以累加控制信号，并以进位值作为相位变换信号。

步骤五：相位选择步骤。接收一组相位平均的多相位信号以及前述相位变换信号，并根据前述相位变换信号的脉冲选择前或后相位输出，作为前述平均频率信号。向前或向后选择是根据多相位信号的频率与平均频率信号的频率来决定。

步骤六：过滤步骤。利用模拟锁相回路过滤前述平均频率信号的抖动后产生输出信号。

步骤七：分频步骤。接收前述输出信号，并分频后产生前述振荡反馈信号。

当然，若对于平均频率信号的抖动要求不高的话，步骤六的过滤动作可以省略。

以上虽以实施例说明本发明，但并不因此限定本发明的范围，只要不脱离本发明的要旨，该行业者可进行各种变形或变更。

Claims (16)

1.一种混合式锁相回路，其特征是：包含：

一相位频率检测器，检测一参考频率信号与一振荡反馈信号的相位差，并以一平均频率信号作为参考，产生数字的相位差信号；

一数字泵，接收前述相位差信号，并根据一比例增益值与累积增益值产生比例增益信号与累积增益信号；

一数字滤波器，接收前述比例增益信号与累积增益信号，产生一数字的控制信号；

一数字控制振荡器，接收前述控制信号与前述平均频率信号，产生相位变换信号；

一多相位频率产生器，产生一组相位平均的多相位信号；

一相位选择器，接收前述多相位信号以及前述相位变换信号，并根据该相位变换信号选择前后相位输出，作为前述平均频率信号；

一模拟锁相回路，接收前述平均频率信号并过滤该平均频率信号的抖动后产生输出信号；以及

一分频器，接收前述输出信号，并分频后产生前述振荡反馈信号。

2.如权利要求1所述的混合式锁相回路，其特征是：前述数字泵以前述平均频率信号作为参考时钟脉冲。

3.如权利要求1所述的混合式锁相回路，其特征是：前述数字滤波器以前述平均频率信号作为参考时钟脉冲。

4.如权利要求1所述的混合式锁相回路，其特征是：通过控制前述分频器的分频数，可控制前述输出信号。

5.一种混合式锁相回路，其特征是：包含：

一相位频率检测器，检测一参考频率信号与一振荡反馈信号的相位差，并以一平均频率信号作为参考，产生数字的相位差信号；

一数字泵，接收前述相位差信号，并根据一比例增益值与累积增益值产生比例增益信号与累积增益信号；

一数字滤波器，接收前述比例增益信号与累积增益信号产生一数字的控制信号；

一数字控制振荡器，接收前述控制信号与前述平均频率信号，产生相位变换信号；

一多相位频率产生器，产生一组相位平均的多相位信号；

一相位选择器，接收前述多相位信号以及前述相位变换信号，并根据该相位变换信号选择前后相位输出，作为前述平均频率信号；以及

一分频器，接收平均频率信号，并分频后产生前述振荡反馈信号；

其中前述平均频率信号为输出信号。

6.如权利要求5所述的混合式锁相回路，其特征是：前述数字泵以前述平均频率信号作为参考时钟脉冲。

7.如权利要求5所述的混合式锁相回路，其特征是：前述数字滤波器以前述平均频率信号作为参考时钟脉冲。

8.如权利要求5所述的混合式锁相回路，其特征是：通过控制前述分频器的分频数，可控制前述输出信号的频率。

9.一种混合式锁相回路的控制方法，其特征是：包含下列步骤：

相位频率检测步骤，以数字方式检测一参考频率信号与一振荡反馈信号的相位差，并以一平均频率信号作为参考，产生数字的相位差信号；

第一计算步骤，接收前述相位差信号，并以数字方式根据一比例增益值与累积增益值计算出比例增益信号与累积增益信号；

第二计算步骤，以数字过滤方式根据前述比例增益信号与累积增益信号产生一数字的控制信号；

数字振荡步骤，根据前述控制信号与前述平均频率信号，以数字型控制方式产生一相位变换信号；

多相位频率产生步骤，用来产生一组相位平均的多相位信号；

相位选择步骤，接收前述多相位信号以及前述相位变换信号，并根据前述相位变换信号的脉冲选择前或后相位输出，作为前述平均频率信号；

过滤步骤，利用模拟锁相回路过滤前述平均频率信号的抖动后产生输出信号；以及

分频步骤，接收前述输出信号，并分频后产生前述振荡反馈信号。

10.如权利要求9所述的混合式锁相回路的控制方法，其特征是：前述第一计算步骤以前述平均频率信号作为参考时钟脉冲。

11.如权利要求9所述的混合式锁相回路的控制方法，其特征是：前述第二计算步骤以前述平均频率信号作为参考时钟脉冲。

12.如权利要求9所述的混合式锁相回路的控制方法，其特征是：通过控制前述分频步骤的分频数，可控制前述输出信号的频率。

13.一种混合式锁相回路的控制方法，其特征是：包含下列步骤：

相位频率检测步骤，以数字方式检测一参考频率信号与一振荡反馈信号的相位差，并以一平均频率信号作为参考，产生数字的相位差信号；

第一计算步骤，接收前述相位差信号，并以数字方式根据一比例增益值与累积增益值计算出比例增益信号与累积增益信号；

第二计算步骤，以数字过滤方式根据前述比例增益信号与累积增益信号产生一数字的控制信号；

数字振荡步骤，根据前述控制信号与前述平均频率信号，以数字型控制方式产生一相位变换信号；

多相位频率产生步骤，用来产生一组相位平均的多相位信号；

相位选择步骤，接收一组相位平均的多相位信号以及前述相位变换信号，并根据前述相位变换信号的脉冲选择前或后相位输出，作为前述平均频率信号，且该平均频率信号为输出信号；以及

分频步骤，接收前述平均频率信号，并分频后产生前述振荡反馈信号。

14.如权利要求13所述的混合式锁相回路的控制方法，其特征是：前述第一计算步骤以前述平均频率信号作为参考时钟脉冲。

15.如权利要求13所述的混合式锁相回路的控制方法，其特征是：前述第二计算步骤以前述平均频率信号作为参考时钟脉冲。

16.如权利要求13所述的混合式锁相回路的控制方法，其特征是：通过控制前述分频步骤的分频数，可控制前述输出信号的频率。

Images