JP3267260B2 - 位相同期ループ回路及びそれを使用した周波数変調方法 - Google Patents
位相同期ループ回路及びそれを使用した周波数変調方法Info
- Publication number
- JP3267260B2 JP3267260B2 JP00987699A JP987699A JP3267260B2 JP 3267260 B2 JP3267260 B2 JP 3267260B2 JP 00987699 A JP00987699 A JP 00987699A JP 987699 A JP987699 A JP 987699A JP 3267260 B2 JP3267260 B2 JP 3267260B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- division ratio
- frequency division
- phase
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 14
- 230000010355 oscillation Effects 0.000 claims description 44
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 5
- 238000004088 simulation Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000009738 saturating Methods 0.000 description 2
- BNPSSFBOAGDEEL-UHFFFAOYSA-N albuterol sulfate Chemical compound OS(O)(=O)=O.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1 BNPSSFBOAGDEEL-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル機器にお
ける周波数変調に使用される位相同期ループ回路及びそ
れを使用した周波数変調方法に関し、特に、チップ面積
が縮小された位相同期ループ回路及びそれを使用した周
波数変調方法に関する。
ける周波数変調に使用される位相同期ループ回路及びそ
れを使用した周波数変調方法に関し、特に、チップ面積
が縮小された位相同期ループ回路及びそれを使用した周
波数変調方法に関する。
【０００２】
【従来の技術】一般に、発振器の信号の位相を基準信号
の位相に一致追従させるために位相同期ループ回路（以
下、ＰＬＬ（phase-locked loop）という。）が使用さ
れている。このため、発振器から出力される信号の位相
は一定したものとなっている。しかし、このようなＰＬ
Ｌ回路において、近時、電磁妨害雑音（以下、ＥＭＩ
（electromagnetic interference）という。）による弊
害が指摘されている。
の位相に一致追従させるために位相同期ループ回路（以
下、ＰＬＬ（phase-locked loop）という。）が使用さ
れている。このため、発振器から出力される信号の位相
は一定したものとなっている。しかし、このようなＰＬ
Ｌ回路において、近時、電磁妨害雑音（以下、ＥＭＩ
（electromagnetic interference）という。）による弊
害が指摘されている。
【０００３】そこで、ＰＬＬ回路において、発振周波数
を変動させ変調周波数を得ることにより、ＥＭＩを低減
することが開示されている（特開平９−２８９５２７号
公報、特開平６−２５０７５５号公報）。図９は従来の
ＰＬＬ回路を示すブロック図である。
を変動させ変調周波数を得ることにより、ＥＭＩを低減
することが開示されている（特開平９−２８９５２７号
公報、特開平６−２５０７５５号公報）。図９は従来の
ＰＬＬ回路を示すブロック図である。
【０００４】従来のＰＬＬ回路には、直列に接続された
位相比較器（ＰＦＤ）５２、チャージポンプ（ＣＰ）５
３、ローパスフィルタ（ＬＰＦ）５４及び電圧制御発振
器（ＶＣＯ）５５が設けられている。更に、電圧制御発
振器５５から出力された信号を分周するループカウンタ
５１が位相比較器５２の入力端に接続されている。この
ようにして、ループ回路が構成されている。位相比較器
５２は、基準周波数ｆ rとループカウンタ５１の出力パ
ルスの周波数との位相を比較しその位相差をチャージポ
ンプ５３に出力するものである。チャージポンプ５３
は、位相比較器５２からの信号に応じてローパスフィル
タ５４に設けられたキャパシタの電荷を充電又は放電さ
せるものである。ローパスフィルタ５４は、入力された
信号を分離して通過させるものである。電圧制御発振器
５５は、ローパスフィルタ５４からの出力電圧の変化に
関連付けて信号を発振するものである。
位相比較器（ＰＦＤ）５２、チャージポンプ（ＣＰ）５
３、ローパスフィルタ（ＬＰＦ）５４及び電圧制御発振
器（ＶＣＯ）５５が設けられている。更に、電圧制御発
振器５５から出力された信号を分周するループカウンタ
５１が位相比較器５２の入力端に接続されている。この
ようにして、ループ回路が構成されている。位相比較器
５２は、基準周波数ｆ rとループカウンタ５１の出力パ
ルスの周波数との位相を比較しその位相差をチャージポ
ンプ５３に出力するものである。チャージポンプ５３
は、位相比較器５２からの信号に応じてローパスフィル
タ５４に設けられたキャパシタの電荷を充電又は放電さ
せるものである。ローパスフィルタ５４は、入力された
信号を分離して通過させるものである。電圧制御発振器
５５は、ローパスフィルタ５４からの出力電圧の変化に
関連付けて信号を発振するものである。
【０００５】また、ループカウンタ５１には、ロムテー
ブル（ＲＯＭ Ｔａｂｌｅ）５６が接続されており、こ
のロムテーブル５６には、アップダウン（ＵＰ／ＤＯＷ
Ｎ）カウンタ５７が接続されている。ロムテーブル５６
には、電圧制御発振器５５の出力信号を分周するための
分周率が予め記憶されている。また、アップダウンカウ
ンタ５７は、ループカウンタ５１の出力毎にロムテーブ
ル５７内のアドレスの指定を変化させるものである。
ブル（ＲＯＭ Ｔａｂｌｅ）５６が接続されており、こ
のロムテーブル５６には、アップダウン（ＵＰ／ＤＯＷ
Ｎ）カウンタ５７が接続されている。ロムテーブル５６
には、電圧制御発振器５５の出力信号を分周するための
分周率が予め記憶されている。また、アップダウンカウ
ンタ５７は、ループカウンタ５１の出力毎にロムテーブ
ル５７内のアドレスの指定を変化させるものである。
【０００６】このように構成された従来のＰＬＬ回路に
おいては、電圧制御発振器５５から出力された一定数の
パルス入力を与えられることによりループカウンタ５１
が１つのパルスを出力する。そして、その出力毎にアッ
プダウンカウンタ５７の値が変化し、ロムテーブル５６
内のアドレスを変化させる。従って、ループカウンタ５
１における分周率は、出力毎に変化することになる。こ
のため、このＰＬＬ回路から出力される信号の周波数も
出力毎に変化する。
おいては、電圧制御発振器５５から出力された一定数の
パルス入力を与えられることによりループカウンタ５１
が１つのパルスを出力する。そして、その出力毎にアッ
プダウンカウンタ５７の値が変化し、ロムテーブル５６
内のアドレスを変化させる。従って、ループカウンタ５
１における分周率は、出力毎に変化することになる。こ
のため、このＰＬＬ回路から出力される信号の周波数も
出力毎に変化する。
【０００７】図１０は横軸に時間をとり、縦軸に発振周
波数をとって従来のＰＬＬ回路における出力信号の発振
周波数の変動を模式的に示すグラフ図である。例えば、
ロムテーブル５６から出力される分周率が、一定時間の
上昇と一定時間の下降とを繰り返すものである場合、図
１０に示すように、発振周波数が変動し、所謂三角波形
が得られる。このように、発振周波数が変動すれば、Ｅ
ＭＩによる弊害が抑制される。
波数をとって従来のＰＬＬ回路における出力信号の発振
周波数の変動を模式的に示すグラフ図である。例えば、
ロムテーブル５６から出力される分周率が、一定時間の
上昇と一定時間の下降とを繰り返すものである場合、図
１０に示すように、発振周波数が変動し、所謂三角波形
が得られる。このように、発振周波数が変動すれば、Ｅ
ＭＩによる弊害が抑制される。
【０００８】なお、図９に示すような構成はＵＳＰ−
５，４８８，６２７にも記載されている。
５，４８８，６２７にも記載されている。
【０００９】
【発明が解決しようとする課題】しかしながら、前述の
ような従来のＰＬＬ回路には、ロムテーブルが必要であ
るため、チップ面積が大きくなるか、他の専用のチップ
が必要となるという問題点がある。また、変調条件を変
更する際には、ロムテーブルを変更する必要がある等、
変調周波数又はレンジの変更を容易に行うことができな
い。更に、ロムテーブルに所定の分周率を予め与えてお
く必要もある。
ような従来のＰＬＬ回路には、ロムテーブルが必要であ
るため、チップ面積が大きくなるか、他の専用のチップ
が必要となるという問題点がある。また、変調条件を変
更する際には、ロムテーブルを変更する必要がある等、
変調周波数又はレンジの変更を容易に行うことができな
い。更に、ロムテーブルに所定の分周率を予め与えてお
く必要もある。
【００１０】ロムテーブルの替わりにラム（ＲＡＭ）を
使用することも考えられるが、この場合にも、チップ面
積の増大等の問題は解消されない。
使用することも考えられるが、この場合にも、チップ面
積の増大等の問題は解消されない。
【００１１】本発明はかかる問題点に鑑みてなされたも
のであって、チップ面積を縮小することができ、変調条
件を容易に変更することができる位相同期ループ回路及
びそれを使用した周波数変調方法を提供することを目的
とする。
のであって、チップ面積を縮小することができ、変調条
件を容易に変更することができる位相同期ループ回路及
びそれを使用した周波数変調方法を提供することを目的
とする。
【００１２】
【課題を解決するための手段】本発明に係る位相同期ル
ープ回路は、パルス信号を出力する発振器と、前記パル
ス信号を分周する分周器と、を有する位相同期ループ回
路において、前記分周器は、当該分周器の出力信号の位
相が基準クロック信号の位相にロックされて前記発振器
の発振周波数が一定になる前に分周率を切替える分周率
切替回路を有し、前記分周率切替回路は、２種の分周率
が供給されその中から１種の分周率を選択するマルチプ
レクサと、このマルチプレクサにおける分周率の選択順
序を制御する制御信号を前記基準クロック信号の周波数
に関連付けて発生する制御信号発生回路とを有し、前記
制御信号は、前記マルチプレクサに第１の期間において
第１の分周率のみを連続して選択させ、第２の期間にお
いて第２の分周率のみを連続して選択させ、前記第１の
期間と前記第２の期間との間に設けられた第３の期間に
おいて前記第１の分周率及び前記第２の分周率を混在さ
せて選択させるものであることを特徴とする。
ープ回路は、パルス信号を出力する発振器と、前記パル
ス信号を分周する分周器と、を有する位相同期ループ回
路において、前記分周器は、当該分周器の出力信号の位
相が基準クロック信号の位相にロックされて前記発振器
の発振周波数が一定になる前に分周率を切替える分周率
切替回路を有し、前記分周率切替回路は、２種の分周率
が供給されその中から１種の分周率を選択するマルチプ
レクサと、このマルチプレクサにおける分周率の選択順
序を制御する制御信号を前記基準クロック信号の周波数
に関連付けて発生する制御信号発生回路とを有し、前記
制御信号は、前記マルチプレクサに第１の期間において
第１の分周率のみを連続して選択させ、第２の期間にお
いて第２の分周率のみを連続して選択させ、前記第１の
期間と前記第２の期間との間に設けられた第３の期間に
おいて前記第１の分周率及び前記第２の分周率を混在さ
せて選択させるものであることを特徴とする。
【００１３】本発明においては、分周率切替回路によ
り、パルス信号の位相が基準クロック信号のそれにロッ
クされる前に分周率が切替えられるので、位相がロック
されるまで分周率が切替えられない場合よりも発振周波
数の変化を緩やかにすることが可能である。従って、発
振周波数を飽和する前に上昇又は下降させることができ
る。このため、ＲＯＭ等の記憶装置を使用することな
く、所謂三角波形が得られる。
り、パルス信号の位相が基準クロック信号のそれにロッ
クされる前に分周率が切替えられるので、位相がロック
されるまで分周率が切替えられない場合よりも発振周波
数の変化を緩やかにすることが可能である。従って、発
振周波数を飽和する前に上昇又は下降させることができ
る。このため、ＲＯＭ等の記憶装置を使用することな
く、所謂三角波形が得られる。
【００１４】
【００１５】
【００１６】更に、前記制御信号は、前記マルチプレク
サに前記第３の期間において前記第１の分周率及び前記
第２の分周率を交互に選択させるものであってもよい。
サに前記第３の期間において前記第１の分周率及び前記
第２の分周率を交互に選択させるものであってもよい。
【００１７】本発明に係る周波数変調方法は、位相同期
ループ回路の分周器の出力信号の位相が基準クロック信
号の位相にロックされる前に分周率を切替える工程を有
する周波数変調方法において、前記分周率を切替える工
程の前工程として、前記出力信号の位相が前記基準クロ
ック信号のそれにロックされる前まで分周率を第１の分
周率に固定する工程を有し、前記分周率を切替える工程
の後工程として、前記出力信号の位相が前記基準クロッ
ク信号のそれにロックされる前まで分周率を第２の分周
率に固定する工程を有し、前記分周率を切替える工程
は、前記第１の分周率及び前記第２の分周率を混在して
切替える工程であることを特徴とする。
ループ回路の分周器の出力信号の位相が基準クロック信
号の位相にロックされる前に分周率を切替える工程を有
する周波数変調方法において、前記分周率を切替える工
程の前工程として、前記出力信号の位相が前記基準クロ
ック信号のそれにロックされる前まで分周率を第１の分
周率に固定する工程を有し、前記分周率を切替える工程
の後工程として、前記出力信号の位相が前記基準クロッ
ク信号のそれにロックされる前まで分周率を第２の分周
率に固定する工程を有し、前記分周率を切替える工程
は、前記第１の分周率及び前記第２の分周率を混在して
切替える工程であることを特徴とする。
【００１８】本発明においては、パルス信号の位相が基
準クロック信号のそれにロックされる前に分周率を切替
えるので、位相がロックされるまで分周率が切替えられ
ない場合よりも緩やかに発振周波数を変化させることが
可能である。従って、発振周波数を飽和する前に上昇又
は下降させることができる。このため、ＲＯＭ等の記憶
装置を使用することなく、所謂三角波形が得られる。
準クロック信号のそれにロックされる前に分周率を切替
えるので、位相がロックされるまで分周率が切替えられ
ない場合よりも緩やかに発振周波数を変化させることが
可能である。従って、発振周波数を飽和する前に上昇又
は下降させることができる。このため、ＲＯＭ等の記憶
装置を使用することなく、所謂三角波形が得られる。
【００１９】
【００２０】また、前記分周率を切替える工程は、前記
第１の分周率及び前記第２の分周率を交互に切替える工
程であってもよい。更に、前記分周率を第１の分周率に
固定する工程、前記分周率を切替える工程、前記分周率
を第２の分周率に固定する工程及び前記分周率を切替え
る工程を繰り返すことにより、発振器から出力されたパ
ルス信号の周波数を段階的に変化させる工程を有するこ
とができる。
第１の分周率及び前記第２の分周率を交互に切替える工
程であってもよい。更に、前記分周率を第１の分周率に
固定する工程、前記分周率を切替える工程、前記分周率
を第２の分周率に固定する工程及び前記分周率を切替え
る工程を繰り返すことにより、発振器から出力されたパ
ルス信号の周波数を段階的に変化させる工程を有するこ
とができる。
【００２１】
【発明の実施の形態】以下、本発明の実施例に係る位相
同期ループ回路について、添付の図面を参照して具体的
に説明する。本実施例は、従来のＰＬＬ回路と同様に、
三角波形の発振周波数を出力することにより、ＥＭＩに
よる弊害を抑制するものである。図１は本発明の実施例
に係る位相同期ループ（ＰＬＬ）回路を示すブロック図
であり、図２は本発明の実施例におけるカウンタを示す
ブロック図である。
同期ループ回路について、添付の図面を参照して具体的
に説明する。本実施例は、従来のＰＬＬ回路と同様に、
三角波形の発振周波数を出力することにより、ＥＭＩに
よる弊害を抑制するものである。図１は本発明の実施例
に係る位相同期ループ（ＰＬＬ）回路を示すブロック図
であり、図２は本発明の実施例におけるカウンタを示す
ブロック図である。
【００２２】本実施例に係るＰＬＬ回路には、直列に接
続された位相比較器（ＰＦＤ）２、チャージポンプ（Ｃ
Ｐ）３、ローパスフィルタ（ＬＰＦ）４及び電圧制御発
振器（ＶＣＯ）５が設けられている。更に、電圧制御発
振器５から出力された信号を分周する分周器１が位相比
較器２の入力端に接続されている。このようにして、ル
ープ回路が構成されている。位相比較器２は、基準周波
数ｆrと分周器１の出力パルスの周波数との位相を比較
しその位相差をチャージポンプ３に出力するものであ
る。チャージポンプ３は、位相比較器２からの信号に応
じてローパスフィルタ４に設けられたキャパシタの電荷
を充電又は放電させるものである。ローパスフィルタ４
は、入力された信号を分離して通過させるものである。
電圧制御発振器５は、ローパスフィルタ４からの出力電
圧の変化に関連付けてパルス信号を発振するものであ
る。
続された位相比較器（ＰＦＤ）２、チャージポンプ（Ｃ
Ｐ）３、ローパスフィルタ（ＬＰＦ）４及び電圧制御発
振器（ＶＣＯ）５が設けられている。更に、電圧制御発
振器５から出力された信号を分周する分周器１が位相比
較器２の入力端に接続されている。このようにして、ル
ープ回路が構成されている。位相比較器２は、基準周波
数ｆrと分周器１の出力パルスの周波数との位相を比較
しその位相差をチャージポンプ３に出力するものであ
る。チャージポンプ３は、位相比較器２からの信号に応
じてローパスフィルタ４に設けられたキャパシタの電荷
を充電又は放電させるものである。ローパスフィルタ４
は、入力された信号を分離して通過させるものである。
電圧制御発振器５は、ローパスフィルタ４からの出力電
圧の変化に関連付けてパルス信号を発振するものであ
る。
【００２３】また、分周器１には、電圧制御発振器５か
ら出力されたｎ個のパルス入力を与えられることにより
１つのパルスを出力するｎビットダウンカウンタ１１が
設けられている。このｎビットダウンカウンタ１１に
は、２種類のｎビットの分周率Ｎ0及びＮ1が入力される
ｎ個のマルチプレクサ１２が接続されている。更に、基
準周波数ｆrが入力されマルチプレクサ１２の制御信号
ＰＳを発生させる制御信号発生回路１３が設けられてい
る。例えば、制御信号ＰＳが０である場合にマルチプレ
クサ１２から分周率Ｎ0がｎビットダウンカウンタ１１
に出力され、制御信号ＰＳが１である場合にマルチプレ
クサ１２から分周率Ｎ1がｎビットダウンカウンタ１１
に出力される。分周率Ｎ0と分周率Ｎ1との差は、特に限
定されるものではなく、１又は２であってもよいし、他
の値であってもよい。
ら出力されたｎ個のパルス入力を与えられることにより
１つのパルスを出力するｎビットダウンカウンタ１１が
設けられている。このｎビットダウンカウンタ１１に
は、２種類のｎビットの分周率Ｎ0及びＮ1が入力される
ｎ個のマルチプレクサ１２が接続されている。更に、基
準周波数ｆrが入力されマルチプレクサ１２の制御信号
ＰＳを発生させる制御信号発生回路１３が設けられてい
る。例えば、制御信号ＰＳが０である場合にマルチプレ
クサ１２から分周率Ｎ0がｎビットダウンカウンタ１１
に出力され、制御信号ＰＳが１である場合にマルチプレ
クサ１２から分周率Ｎ1がｎビットダウンカウンタ１１
に出力される。分周率Ｎ0と分周率Ｎ1との差は、特に限
定されるものではなく、１又は２であってもよいし、他
の値であってもよい。
【００２４】更にまた、制御信号発生回路１３には、制
御信号ＰＳを決定するための整数値Ｖを演算して出力す
る演算回路１４が接続されている。演算回路には、三角
波となる発振周波数の最大周波数と最小周波数との差を
決定する変調スケーリング信号Ｄ及び三角波の周波数を
決定する変調周波数信号Ｍが入力される。なお、変調ス
ケーリング信号Ｄ及び変調周波数信号Ｍのビット数は特
に限定されるものではない。これらのｎビットダウンカ
ウンタ１１、マルチプレクサ１２、制御信号発生回路１
３及び演算回路１４から分周率切替回路が構成されてい
る。
御信号ＰＳを決定するための整数値Ｖを演算して出力す
る演算回路１４が接続されている。演算回路には、三角
波となる発振周波数の最大周波数と最小周波数との差を
決定する変調スケーリング信号Ｄ及び三角波の周波数を
決定する変調周波数信号Ｍが入力される。なお、変調ス
ケーリング信号Ｄ及び変調周波数信号Ｍのビット数は特
に限定されるものではない。これらのｎビットダウンカ
ウンタ１１、マルチプレクサ１２、制御信号発生回路１
３及び演算回路１４から分周率切替回路が構成されてい
る。
【００２５】次に、整数値Ｖと制御信号ＰＳとの関係に
ついて説明する。図３（ａ）乃至（ｄ）は整数値Ｖと制
御信号ＰＳとの関係を示す模式図である。
ついて説明する。図３（ａ）乃至（ｄ）は整数値Ｖと制
御信号ＰＳとの関係を示す模式図である。
【００２６】整数値Ｖが０である場合、図３（ａ）に示
すように、制御信号ＰＳは、連続した（ａ×Ｍ／２）個
の０と連続した（ａ×Ｍ／２）個の１とが交互に配列さ
れたものとなる。但し、ａは任意の正の偶数である。こ
のようにして得られた三角波形の周期は（ａ×Ｍ／
ｆr）となる。例えば、ａの値を４とすると、ａ＝１の
ときの１／４のクロック数Ｍで同一周期の三角波形を得
ることが可能となる。
すように、制御信号ＰＳは、連続した（ａ×Ｍ／２）個
の０と連続した（ａ×Ｍ／２）個の１とが交互に配列さ
れたものとなる。但し、ａは任意の正の偶数である。こ
のようにして得られた三角波形の周期は（ａ×Ｍ／
ｆr）となる。例えば、ａの値を４とすると、ａ＝１の
ときの１／４のクロック数Ｍで同一周期の三角波形を得
ることが可能となる。
【００２７】整数値Ｖが１である場合、図３（ｂ）に示
すように、制御信号ＰＳは、図３（ａ）の連続した０と
連続した１との境界において１個ずつの０と１とが入れ
替わった配列となる。
すように、制御信号ＰＳは、図３（ａ）の連続した０と
連続した１との境界において１個ずつの０と１とが入れ
替わった配列となる。
【００２８】整数値Ｖが２である場合、図３（ｃ）に示
すように、制御信号ＰＳは、図３（ａ）の連続した０と
連続した１との境界において、図３（ｂ）の配列から２
個ずつの０と１とが入れ替わった配列となる。
すように、制御信号ＰＳは、図３（ａ）の連続した０と
連続した１との境界において、図３（ｂ）の配列から２
個ずつの０と１とが入れ替わった配列となる。
【００２９】そして、整数値Ｖが３である場合、図３
（ｄ）に示すように、制御信号ＰＳは、図３（ａ）の連
続した０と連続した１との境界において、図３（ｃ）の
配列から３個ずつの０と１とが入れ替わった配列とな
る。
（ｄ）に示すように、制御信号ＰＳは、図３（ａ）の連
続した０と連続した１との境界において、図３（ｃ）の
配列から３個ずつの０と１とが入れ替わった配列とな
る。
【００３０】また、整数値Ｖが４以上となると、前述の
規則により図３（ａ）の連続した０と連続した１との境
界から順に整数値Ｖと同数の０と１とが入れ替わった配
列となる。
規則により図３（ａ）の連続した０と連続した１との境
界から順に整数値Ｖと同数の０と１とが入れ替わった配
列となる。
【００３１】なお、整数値Ｖの値は、変調周波数信号Ｍ
に関連付けて三角波が得られるように決定される。ま
た、変調スケーリング信号Ｄは、周波数レンジを変化さ
せるために、整数値Ｖの値を意図的に変化させるもので
ある。
に関連付けて三角波が得られるように決定される。ま
た、変調スケーリング信号Ｄは、周波数レンジを変化さ
せるために、整数値Ｖの値を意図的に変化させるもので
ある。
【００３２】次に、分周器１の動作について説明する。
図４は分周器１の動作を説明するタイミングチャートで
ある。ここでは、変調スケーリング信号Ｄ及び変調周波
数信号Ｍに関連付けて整数値Ｖが決定され、制御信号Ｐ
Ｓが、…、０、１、０、１、１…と変化する時間域につ
いて説明する。
図４は分周器１の動作を説明するタイミングチャートで
ある。ここでは、変調スケーリング信号Ｄ及び変調周波
数信号Ｍに関連付けて整数値Ｖが決定され、制御信号Ｐ
Ｓが、…、０、１、０、１、１…と変化する時間域につ
いて説明する。
【００３３】制御信号ＰＳが０の際には、ｎビットダウ
ンカウンタ１１がＮ1をカウントしたときにパルスＮout
を出力する。基準周波数ｆrが制御信号発生回路１３に
入力され、制御信号発生回路１３が制御信号ＰＳ＝１を
マルチプレクサ１２に出力する。制御信号ＰＳが０から
１に変化する際に、マルチプレクサ１２からｎビットダ
ウンカウンタ１１にｎビットダウンカウンタに分周値Ｎ
0が出力され、ｎビットダウンカウンタ１１がＮ0個の出
力パルスのカウントを開始する。
ンカウンタ１１がＮ1をカウントしたときにパルスＮout
を出力する。基準周波数ｆrが制御信号発生回路１３に
入力され、制御信号発生回路１３が制御信号ＰＳ＝１を
マルチプレクサ１２に出力する。制御信号ＰＳが０から
１に変化する際に、マルチプレクサ１２からｎビットダ
ウンカウンタ１１にｎビットダウンカウンタに分周値Ｎ
0が出力され、ｎビットダウンカウンタ１１がＮ0個の出
力パルスのカウントを開始する。
【００３４】その後、ｎビットダウンカウンタ１１が電
圧制御発振器５からのＮ0個の出力パルス信号をカウン
トすると、パルスＮoutを出力する。次に、制御信号発
生回路１３が制御信号ＰＳを１から０に変化させ、この
制御信号ＰＳをマルチプレクサ１２に出力する。マルチ
プレクサ１２からｎビットダウンカウンタ１１に分周率
Ｎ1が出力され、ｎビットダウンカウンタ１１がＮ1個の
出力パルスのカウントを開始する。
圧制御発振器５からのＮ0個の出力パルス信号をカウン
トすると、パルスＮoutを出力する。次に、制御信号発
生回路１３が制御信号ＰＳを１から０に変化させ、この
制御信号ＰＳをマルチプレクサ１２に出力する。マルチ
プレクサ１２からｎビットダウンカウンタ１１に分周率
Ｎ1が出力され、ｎビットダウンカウンタ１１がＮ1個の
出力パルスのカウントを開始する。
【００３５】このような工程を繰り返す。
【００３６】次に、本実施例に係るＰＬＬ回路の動作に
ついて説明する。図５は横軸に時間をとり、縦軸に発振
周波数をとってＰＬＬ回路における発振周波数の変化を
模式的に示すグラフ図である。一般に、ＰＬＬ回路にお
いて、その発振周波数の位相が分周率Ｎ0＝ｍでロック
されているときに、時刻ｔ1において分周率がＮ1＝ｍ＋
１に変化すると、それに追随するように、位相は一定の
時間をかけて、分周率Ｎ1＝ｍ＋１の位相にロックされ
る。このとき、発振周波数自体も、位相と同様に、一定
時間をかけて分周率Ｎ1＝ｍ＋１の周波数に一致するよ
うになる。従って、分周率Ｎ1＝ｍ＋１の位相に発振周
波数の位相がロックされる前、即ち、過渡期に分周率を
Ｎ0とＮ1とで変化させると、発振周波数の位相が分周率
Ｎ1＝ｍ＋１の位相にロックされるまでにかかる時間が
長くなる。
ついて説明する。図５は横軸に時間をとり、縦軸に発振
周波数をとってＰＬＬ回路における発振周波数の変化を
模式的に示すグラフ図である。一般に、ＰＬＬ回路にお
いて、その発振周波数の位相が分周率Ｎ0＝ｍでロック
されているときに、時刻ｔ1において分周率がＮ1＝ｍ＋
１に変化すると、それに追随するように、位相は一定の
時間をかけて、分周率Ｎ1＝ｍ＋１の位相にロックされ
る。このとき、発振周波数自体も、位相と同様に、一定
時間をかけて分周率Ｎ1＝ｍ＋１の周波数に一致するよ
うになる。従って、分周率Ｎ1＝ｍ＋１の位相に発振周
波数の位相がロックされる前、即ち、過渡期に分周率を
Ｎ0とＮ1とで変化させると、発振周波数の位相が分周率
Ｎ1＝ｍ＋１の位相にロックされるまでにかかる時間が
長くなる。
【００３７】本実施例においては、整数値Ｖに基づく制
御信号ＰＳにより、発振周波数の位相がロックされる前
に分周率が変更される。このため、発振周波数の位相は
ロックされず、発振周波数は一定の周期で変動すること
になる。
御信号ＰＳにより、発振周波数の位相がロックされる前
に分周率が変更される。このため、発振周波数の位相は
ロックされず、発振周波数は一定の周期で変動すること
になる。
【００３８】図６は横軸に時間をとり、縦軸に発振周波
数をとって分周率を変化させたときの発振周波数の変化
を模式的に示すグラフ図である。図６において、実線は
分周率Ｎ0及びＮ1が交互に変化する時間域を有するもの
を示し、破線は分周率Ｎ0及びＮ1が連続する時間域のみ
を有するものを示している。図６に示すように、分周率
Ｎ0及びＮ1が連続する時間域のみを有する場合には、分
周率が変化した後、若干時間が経過してから、その位相
がロックされて発振周波数が飽和している。一方、分周
率Ｎ0及びＮ1が交互に変化する時間域を有する場合に
は、発振周波数の上昇及び下降が前者よりもなだらかで
あり、前者の飽和値に発振周波数が達すると直ぐに逆方
向に変化し始めている。このため、後者において、三角
波形が得られる。
数をとって分周率を変化させたときの発振周波数の変化
を模式的に示すグラフ図である。図６において、実線は
分周率Ｎ0及びＮ1が交互に変化する時間域を有するもの
を示し、破線は分周率Ｎ0及びＮ1が連続する時間域のみ
を有するものを示している。図６に示すように、分周率
Ｎ0及びＮ1が連続する時間域のみを有する場合には、分
周率が変化した後、若干時間が経過してから、その位相
がロックされて発振周波数が飽和している。一方、分周
率Ｎ0及びＮ1が交互に変化する時間域を有する場合に
は、発振周波数の上昇及び下降が前者よりもなだらかで
あり、前者の飽和値に発振周波数が達すると直ぐに逆方
向に変化し始めている。このため、後者において、三角
波形が得られる。
【００３９】発振周波数が飽和することなく三角波形を
描く場合には、ＥＭＩは効果的に抑制されるが、発振周
波数が飽和するような場合には、ＥＭＩの抑制は十分な
ものとはならない。
描く場合には、ＥＭＩは効果的に抑制されるが、発振周
波数が飽和するような場合には、ＥＭＩの抑制は十分な
ものとはならない。
【００４０】なお、分周率の変化に伴うロックまでに要
する時間は、チャージポンプ電流Ｉｐ、電圧制御発振器
のＶＣＯゲインＫ及びローパスフィルタのインピーダン
スＺ fにより特徴づけられるものである。本実施例にお
いては、従来の逓倍用ＰＬＬ回路よりも発振周波数の上
昇及び下降がなだらかなものの方が好ましいので、ロッ
ク時間が長く、バンド幅が広いものが好ましい。
する時間は、チャージポンプ電流Ｉｐ、電圧制御発振器
のＶＣＯゲインＫ及びローパスフィルタのインピーダン
スＺ fにより特徴づけられるものである。本実施例にお
いては、従来の逓倍用ＰＬＬ回路よりも発振周波数の上
昇及び下降がなだらかなものの方が好ましいので、ロッ
ク時間が長く、バンド幅が広いものが好ましい。
【００４１】また、変調スケーリング信号Ｄが固定され
ていれば、その他の条件が変化しても、三角波形の最大
値は（ｆr×Ｎ1）、最小値は（ｆr×Ｎ0）となる。従っ
て、変調スケーリング信号Ｄを変化させることにより、
最大値と最小値との差を縮め、狭いレンジを設定するこ
ともできる。
ていれば、その他の条件が変化しても、三角波形の最大
値は（ｆr×Ｎ1）、最小値は（ｆr×Ｎ0）となる。従っ
て、変調スケーリング信号Ｄを変化させることにより、
最大値と最小値との差を縮め、狭いレンジを設定するこ
ともできる。
【００４２】更に、前述の実施例においては、制御信号
ＰＳに「０１」又は「１０」が並ぶ期間を設けている
が、本発明はこれに限定されるものではなく、「００
１」若しくは「１０１」等が並ぶ期間又は「０」及び
「１」が不規則に並ぶ期間が「０」が連続的に並ぶ期間
と「１」が連続的に並ぶ期間との間に設けれらるように
し、発振周波数が飽和することなく三角波形を描くもの
とすれば、実施例と同様の効果が得られる。
ＰＳに「０１」又は「１０」が並ぶ期間を設けている
が、本発明はこれに限定されるものではなく、「００
１」若しくは「１０１」等が並ぶ期間又は「０」及び
「１」が不規則に並ぶ期間が「０」が連続的に並ぶ期間
と「１」が連続的に並ぶ期間との間に設けれらるように
し、発振周波数が飽和することなく三角波形を描くもの
とすれば、実施例と同様の効果が得られる。
【００４３】
【実施例】以下、本発明の実施例について、その特許請
求の範囲から外れる比較例と比較して具体的に説明す
る。
求の範囲から外れる比較例と比較して具体的に説明す
る。
【００４４】チャージポンプ電流Ｉｐを６μＡ、ＶＣＯ
ゲインＫを１１５ＭＨｚ／Ｖ、分周率Ｎ0を９０、分周
率Ｎ1を９１として行った。図７はシミュレーションに
おけるローパスフィルタの構成を示す回路図である。ま
た、ローパスフィルタは、相互に直列に接続された４０
ｋΩの抵抗２１及び１１００ｐＦのキャパシタ２２並び
にこれらに並列に接続された５０ｐＦのキャパシタ２３
から構成されているものとした。更に、三角波の１周期
に含まれる基準周波数のクロック数Ｍを１１、ａの値を
４とし、基準周波数ｆrを２．１８２ＭＨｚとした。
ゲインＫを１１５ＭＨｚ／Ｖ、分周率Ｎ0を９０、分周
率Ｎ1を９１として行った。図７はシミュレーションに
おけるローパスフィルタの構成を示す回路図である。ま
た、ローパスフィルタは、相互に直列に接続された４０
ｋΩの抵抗２１及び１１００ｐＦのキャパシタ２２並び
にこれらに並列に接続された５０ｐＦのキャパシタ２３
から構成されているものとした。更に、三角波の１周期
に含まれる基準周波数のクロック数Ｍを１１、ａの値を
４とし、基準周波数ｆrを２．１８２ＭＨｚとした。
【００４５】図８は横軸に時間をとり、縦軸に発振周波
数をとってシミュレーション結果を示すグラフ図であ
る。図７に示すように、実施例に係る整数値が３、５、
７又は９の場合には、発振周波数は飽和することなく、
三角波形が得られた。一方、比較例に係る整数値Ｖが０
の場合には、一時的に発振周波数が分周率Ｎ0又はＮ1に
ロックされ飽和したため、三角波形よりも矩形波形に近
いものとなった。
数をとってシミュレーション結果を示すグラフ図であ
る。図７に示すように、実施例に係る整数値が３、５、
７又は９の場合には、発振周波数は飽和することなく、
三角波形が得られた。一方、比較例に係る整数値Ｖが０
の場合には、一時的に発振周波数が分周率Ｎ0又はＮ1に
ロックされ飽和したため、三角波形よりも矩形波形に近
いものとなった。
【００４６】
【発明の効果】以上詳述したように、本発明によれば、
パルス信号の位相が基準クロック信号のそれにロックさ
れる前に分周率を切替える分周率切替回路を設けている
ので、ロックされるまで分周率が切替えられない場合よ
りも発振周波数の変化を緩やかにすることができる。従
って、発振周波数を飽和する前に上昇又は下降させるこ
とができる。このため、ＲＯＭ等の記憶装置を使用する
ことなく、所謂三角波形を得ることができ、ＥＭＩを抑
制することができる。また、変調条件の変更は、ＲＯＭ
を設けておらず、分周率切替回路へ外部から信号を供給
し、内部信号を変化させることにより行うことができる
ので容易である。
パルス信号の位相が基準クロック信号のそれにロックさ
れる前に分周率を切替える分周率切替回路を設けている
ので、ロックされるまで分周率が切替えられない場合よ
りも発振周波数の変化を緩やかにすることができる。従
って、発振周波数を飽和する前に上昇又は下降させるこ
とができる。このため、ＲＯＭ等の記憶装置を使用する
ことなく、所謂三角波形を得ることができ、ＥＭＩを抑
制することができる。また、変調条件の変更は、ＲＯＭ
を設けておらず、分周率切替回路へ外部から信号を供給
し、内部信号を変化させることにより行うことができる
ので容易である。
【図１】本発明の実施例に係る位相同期ループ回路を示
すブロック図である。
すブロック図である。
【図２】本発明の実施例におけるカウンタを示すブロッ
ク図である。
ク図である。
【図３】（ａ）乃至（ｄ）は整数値Ｖと制御信号ＰＳと
の関係を示す模式図である。
の関係を示す模式図である。
【図４】分周器１の動作を説明するタイミングチャート
である。
である。
【図５】ＰＬＬ回路における発振周波数の変化を模式的
に示すグラフ図である。
に示すグラフ図である。
【図６】分周率を変化させたときの発振周波数の変化を
模式的に示すグラフ図である。
模式的に示すグラフ図である。
【図７】シミュレーションにおけるローパスフィルタの
構成を示す回路図である。
構成を示す回路図である。
【図８】発振周波数のシミュレーション結果を示すグラ
フ図である。
フ図である。
【図９】従来のＰＬＬ回路を示すブロック図である。
【図１０】従来のＰＬＬ回路における出力信号の発振周
波数の変動を模式的に示すグラフ図である。
波数の変動を模式的に示すグラフ図である。
１；分周器 ２、５２；位相比較器 ３、５３；チャージポンプ ４、５４；ローパスフィルタ ５、５５；電圧制御発振器 １１；ｎビットダウンカウンタ １２；マルチプレクサ １３；制御信号発生回路 １４；演算回路 ２１；抵抗 ２２、２３；キャパシタ ５１；ループカウンタ ５６；ロムテーブル ５７；アップダウンカウンタ
Claims (5)
- 【請求項１】 パルス信号を出力する発振器と、前記パ
ルス信号を分周する分周器と、を有する位相同期ループ
回路において、前記分周器は、当該分周器の出力信号の
位相が基準クロック信号の位相にロックされて前記発振
器の発振周波数が一定になる前に分周率を切替える分周
率切替回路を有し、前記分周率切替回路は、２種の分周
率が供給されその中から１種の分周率を選択するマルチ
プレクサと、このマルチプレクサにおける分周率の選択
順序を制御する制御信号を前記基準クロック信号の周波
数に関連付けて発生する制御信号発生回路とを有し、前
記制御信号は、前記マルチプレクサに第１の期間におい
て第１の分周率のみを連続して選択させ、第２の期間に
おいて第２の分周率のみを連続して選択させ、前記第１
の期間と前記第２の期間との間に設けられた第３の期間
において前記第１の分周率及び前記第２の分周率を混在
させて選択させるものであることを特徴とする位相同期
ループ回路。 - 【請求項２】 前記制御信号は、前記マルチプレクサに
前記第３の期間において前記第１の分周率及び前記第２
の分周率を交互に選択させるものであることを特徴とす
る請求項１に記載の位相同期ループ回路。 - 【請求項３】 位相同期ループ回路の分周器の出力信号
の位相が基準クロック信号の位相にロックされる前に分
周率を切替える工程を有する周波数変調方法において、
前記分周率を切替える工程の前工程として、前記出力信
号の位相が前記基準クロック信号のそれにロックされる
前まで分周率を第１の分周率に固定する工程を有し、前
記分周率を切替える工程の後工程として、前記出力信号
の位相が前記基準クロック信号のそれにロックされる前
まで分周率を第２の分周率に固定する工程を有し、前記
分周率を切替える工程は、前記第１の分周率及び前記第
２の分周率を混在して切替える工程であることを特徴と
する周波数変調方法。 - 【請求項４】 前記分周率を切替える工程は、前記第１
の分周率及び前記第２の分周率を交互に切替える工程で
あることを特徴とする請求項３に記載の周波数変調方
法。 - 【請求項５】 前記分周率を第１の分周率に固定する工
程、前記分周率を切替える工程、前記分周率を第２の分
周率に固定する工程及び前記分周率を切替える工程を繰
り返すことにより、発振器から出力されたパルス信号の
周波数を段階的に変化させる工程を有することを特徴と
する請求項３又は４に記載の周波数変調方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00987699A JP3267260B2 (ja) | 1999-01-18 | 1999-01-18 | 位相同期ループ回路及びそれを使用した周波数変調方法 |
| KR1020000001681A KR100351692B1 (ko) | 1999-01-18 | 2000-01-14 | Ｐｌｌ회로 및 이를 이용한 주파수변조방법 |
| US09/484,941 US6404249B2 (en) | 1999-01-18 | 2000-01-18 | Phase-locked loop circuit and frequency modulation method using the same |
| DE60002233T DE60002233T2 (de) | 1999-01-18 | 2000-01-18 | Phasenregelkreis und Frequenzmodulationsverfahren zu dessen Nutzung |
| EP00100914A EP1020995B1 (en) | 1999-01-18 | 2000-01-18 | Phase-locked loop circuit and frequency modulation method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00987699A JP3267260B2 (ja) | 1999-01-18 | 1999-01-18 | 位相同期ループ回路及びそれを使用した周波数変調方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000209033A JP2000209033A (ja) | 2000-07-28 |
| JP3267260B2 true JP3267260B2 (ja) | 2002-03-18 |
Family
ID=11732367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00987699A Expired - Fee Related JP3267260B2 (ja) | 1999-01-18 | 1999-01-18 | 位相同期ループ回路及びそれを使用した周波数変調方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6404249B2 (ja) |
| EP (1) | EP1020995B1 (ja) |
| JP (1) | JP3267260B2 (ja) |
| KR (1) | KR100351692B1 (ja) |
| DE (1) | DE60002233T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360995B1 (ko) * | 2000-03-03 | 2002-11-23 | 닛본 덴기 가부시끼가이샤 | 위상 동기 루프 회로 및 위상 동기 루프 회로에서의주파수 변조 방법 |
| US6856180B1 (en) | 2001-05-06 | 2005-02-15 | Altera Corporation | Programmable loop bandwidth in phase locked loop (PLL) circuit |
| US6798302B2 (en) * | 2001-05-06 | 2004-09-28 | Altera Corporation | Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system |
| US6744277B1 (en) | 2001-05-06 | 2004-06-01 | Altera Corporation | Programmable current reference circuit |
| EP1289150A1 (en) * | 2001-08-24 | 2003-03-05 | STMicroelectronics S.r.l. | A process for generating a variable frequency signal, for instance for spreading the spectrum of a clock signal, and device therefor |
| US6703875B1 (en) * | 2002-07-29 | 2004-03-09 | Cisco Technology, Inc. | Device for emulating phase-locked loop and method for same |
| JP3928519B2 (ja) * | 2002-08-21 | 2007-06-13 | ソニー株式会社 | ディジタル信号伝送システムおよび方法、並びに受信装置および方法 |
| US7561652B2 (en) * | 2003-04-22 | 2009-07-14 | Paul Kevin Hall | High frequency spread spectrum clock generation |
| WO2009057289A1 (ja) * | 2007-11-02 | 2009-05-07 | Panasonic Corporation | スペクトラム拡散クロック発生装置 |
| JP2013042244A (ja) * | 2011-08-11 | 2013-02-28 | Rohm Co Ltd | 発振回路およびそれを用いた電子機器 |
| CN108964660B (zh) * | 2018-07-19 | 2024-02-06 | 重庆湃芯创智微电子有限公司 | 一种基于相位延时补偿的高分辨率低功耗展频控制电路 |
| CN111120121B (zh) * | 2019-12-25 | 2022-04-05 | 潍柴动力股份有限公司 | 频率驱动控制方法、装置、发动机控制器及存储介质 |
| CN113055001B (zh) * | 2021-04-21 | 2023-10-20 | 福州大学 | 一种锁相环电路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0310088B1 (en) | 1987-10-01 | 1996-06-05 | Sharp Kabushiki Kaisha | Digital phase-locked loop system |
| JPH071423B2 (ja) | 1988-12-20 | 1995-01-11 | 株式会社山下電子設計 | パルス発生回路 |
| US5257294A (en) * | 1990-11-13 | 1993-10-26 | National Semiconductor Corporation | Phase-locked loop circuit and method |
| JPH06250755A (ja) | 1993-03-01 | 1994-09-09 | Canon Inc | 電子機器 |
| US5631920A (en) | 1993-11-29 | 1997-05-20 | Lexmark International, Inc. | Spread spectrum clock generator |
| US5488627A (en) | 1993-11-29 | 1996-01-30 | Lexmark International, Inc. | Spread spectrum clock generator and associated method |
| US5736893A (en) | 1996-01-29 | 1998-04-07 | Hewlett-Packard Company | Digital method and apparatus for reducing EMI emissions in digitally-clocked systems |
| US5703537A (en) * | 1996-07-03 | 1997-12-30 | Microclock Incorporated | Phase-locked loop clock circuit for generation of audio sampling clock signals from video reference signals |
| US6044123A (en) * | 1996-10-17 | 2000-03-28 | Hitachi Micro Systems, Inc. | Method and apparatus for fast clock recovery phase-locked loop with training capability |
-
1999
- 1999-01-18 JP JP00987699A patent/JP3267260B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-14 KR KR1020000001681A patent/KR100351692B1/ko not_active IP Right Cessation
- 2000-01-18 EP EP00100914A patent/EP1020995B1/en not_active Expired - Lifetime
- 2000-01-18 DE DE60002233T patent/DE60002233T2/de not_active Expired - Fee Related
- 2000-01-18 US US09/484,941 patent/US6404249B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000062471A (ko) | 2000-10-25 |
| EP1020995A1 (en) | 2000-07-19 |
| EP1020995B1 (en) | 2003-04-23 |
| KR100351692B1 (ko) | 2002-09-11 |
| US20020017933A1 (en) | 2002-02-14 |
| DE60002233T2 (de) | 2004-03-04 |
| DE60002233D1 (de) | 2003-05-28 |
| US6404249B2 (en) | 2002-06-11 |
| JP2000209033A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889436A (en) | Phase locked loop fractional pulse swallowing frequency synthesizer | |
| KR100629285B1 (ko) | 고정밀도의 주파수 변조가 가능한 스펙트럼 확산 방식을이용한 클럭 발생 회로 | |
| KR100307990B1 (ko) | 디지털 ｐｌｌ 회로 및 클록 생성 방법 | |
| JP3267260B2 (ja) | 位相同期ループ回路及びそれを使用した周波数変調方法 | |
| US6188258B1 (en) | Clock generating circuitry | |
| US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
| JPH0897711A (ja) | Ｐｌｌ回路 | |
| JP2002534832A (ja) | 部分分割電荷補償手段を有する周波数シンセサイザ | |
| JPH11225072A (ja) | スプリアス抑制装置、スプリアス抑制方法およびフラクショナルｎシンセサイザ | |
| KR100360995B1 (ko) | 위상 동기 루프 회로 및 위상 동기 루프 회로에서의주파수 변조 방법 | |
| US6844785B2 (en) | Phase-lock loop for preventing frequency drift and jitter and method thereof | |
| WO2006065478A2 (en) | Method and apparatus for generating a phase-locked output signal | |
| US5365202A (en) | PLL frequency synthesizer using plural phase comparisons | |
| JP4392949B2 (ja) | 周波数シンセサイザ | |
| CN1232043C (zh) | 混合式锁相回路及其控制方法 | |
| JP2003179490A (ja) | フラクショナルｎ周波数シンセサイザ | |
| AU750763B2 (en) | Frequency synthesiser | |
| JP3506287B2 (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JP3746124B2 (ja) | 周波数シンセサイザ | |
| JPH06338792A (ja) | Ｐｌｌ回路 | |
| JP2639315B2 (ja) | Ｐｌｌ回路 | |
| JP2004158940A (ja) | Ｐｌｌ回路とそれを用いた信号発生器 | |
| JPH07202689A (ja) | Ｐｌｌ回路 | |
| JPH08274628A (ja) | デジタルｐｌｌ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |