JPH071423B2 - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPH071423B2 JPH071423B2 JP63322715A JP32271588A JPH071423B2 JP H071423 B2 JPH071423 B2 JP H071423B2 JP 63322715 A JP63322715 A JP 63322715A JP 32271588 A JP32271588 A JP 32271588A JP H071423 B2 JPH071423 B2 JP H071423B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- counting
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えばコンピュータグラフィック（CG）システ
ム、CADシステム等における映像信号に含まれる水平同
期信号に同期したパルスを発生するパルス発生回路に関
する。
ム、CADシステム等における映像信号に含まれる水平同
期信号に同期したパルスを発生するパルス発生回路に関
する。
CGシステムやCADシステムにおける映像信号は、NTSC、P
AL等の通常のテレビジョン方式における映像信号より解
像度が高い。そこでこれらの映像信号に対応した画像を
紙等にプリントすることにより高品位の画像が得られ
る。
AL等の通常のテレビジョン方式における映像信号より解
像度が高い。そこでこれらの映像信号に対応した画像を
紙等にプリントすることにより高品位の画像が得られ
る。
ところでこのような映像信号に対応した画像を紙等にプ
リントするには、映像信号をメモリに一旦記憶させる必
要がある。そしてメモリに映像信号を書き込み、また再
生するには、映像信号に含まれる水平同期信号に同期し
た、水平同期信号より高い周波数のパルスが必要とな
る。
リントするには、映像信号をメモリに一旦記憶させる必
要がある。そしてメモリに映像信号を書き込み、また再
生するには、映像信号に含まれる水平同期信号に同期し
た、水平同期信号より高い周波数のパルスが必要とな
る。
従来このパルスを生成するのにPLL回路を用いていた。
しかしながらCGシステムやCADシステムの映像信号の垂
直帰線区間には水平同期信号が存在しない。仮りに垂直
帰線区間内に信号が存在していたとしても、その信号は
水平同期信号に同期していない。その結果PLL回路の動
作が垂直帰線区間において乱れ、水平同期信号に同期し
たパルスを安定して発生することが困難であった。
直帰線区間には水平同期信号が存在しない。仮りに垂直
帰線区間内に信号が存在していたとしても、その信号は
水平同期信号に同期していない。その結果PLL回路の動
作が垂直帰線区間において乱れ、水平同期信号に同期し
たパルスを安定して発生することが困難であった。
本発明は斯かる状況に鑑みなされたもので、水平同期信
号に同期したパルスを安定して発生することができるよ
うにするものである。
号に同期したパルスを安定して発生することができるよ
うにするものである。
本発明のパルス発生回路は、入力される映像信号に含ま
れる水平同期信号に対応した信号を発生する第１の発生
回路と、入力される映像信号に含まれる垂直同期信号に
対応した信号を発生する第２の発生回路と、第１の発生
回路の出力が一方の端子に入力される位相比較回路と、
位相比較回路の出力を平滑するローパスフィルタと、ロ
ーパルフィルタの出力に対応したパルスを発生する電圧
制御発振器と、電圧制御発振器の出力を分周し、位相比
較回路に出力する第１の計数回路とを備えるPLL回路
と、第１の計数回路又は第１の発生回路の出力の計数値
に対応して位相比較回路の動作を制御する制御信号を発
生する第３の発生回路とを備える。
れる水平同期信号に対応した信号を発生する第１の発生
回路と、入力される映像信号に含まれる垂直同期信号に
対応した信号を発生する第２の発生回路と、第１の発生
回路の出力が一方の端子に入力される位相比較回路と、
位相比較回路の出力を平滑するローパスフィルタと、ロ
ーパルフィルタの出力に対応したパルスを発生する電圧
制御発振器と、電圧制御発振器の出力を分周し、位相比
較回路に出力する第１の計数回路とを備えるPLL回路
と、第１の計数回路又は第１の発生回路の出力の計数値
に対応して位相比較回路の動作を制御する制御信号を発
生する第３の発生回路とを備える。
PLL回路は第１の発生回路が発生する水平同期信号に同
期したパルスを発生する。第３の発生回路は例えば１フ
ィールドの期間に発生される水平同期信号の計数値が所
定値に達したとき（垂直帰線区間が到来したとき）制御
信号を発生し、位相比較回路の動作を停止させる。
期したパルスを発生する。第３の発生回路は例えば１フ
ィールドの期間に発生される水平同期信号の計数値が所
定値に達したとき（垂直帰線区間が到来したとき）制御
信号を発生し、位相比較回路の動作を停止させる。
従って垂直帰線区間内の映像信号の状態に拘らず、水平
同期信号に同期したパルスを安定して発生させることが
可能になる。
同期信号に同期したパルスを安定して発生させることが
可能になる。
〔実施例〕 第１図は本発明のパルス発生回路のブロック図である。
同図において１は同期信号分離回路であり、端子８を介
してCGシステム、CADシステム等より入力される映像信
号（例えばＧ（GREEN）信号）から同期信号を分離す
る。同期信号分離回路１の出力は水平同期発生回路２と
垂直同期発生回路３に供給されている。水平同期発生回
路２の出力は位相比較回路41の一方の入力に供給されて
いる。位相比較回路41はローパスフィルタ（直流増幅
器）42、電圧制御発振器（VCO）43、計数回路44ととも
に、PLL回路４を構成している。計数回路44の出力は位
相比較回路41の他方の入力と計数回路５に供給されてい
る。計数回路５の出力は演算回路としてのマイクロプロ
セッサ（CPU）６に入力され、マイクロプロセッサ６の
出力がゲートパルス発生回路７に供給されている。
同図において１は同期信号分離回路であり、端子８を介
してCGシステム、CADシステム等より入力される映像信
号（例えばＧ（GREEN）信号）から同期信号を分離す
る。同期信号分離回路１の出力は水平同期発生回路２と
垂直同期発生回路３に供給されている。水平同期発生回
路２の出力は位相比較回路41の一方の入力に供給されて
いる。位相比較回路41はローパスフィルタ（直流増幅
器）42、電圧制御発振器（VCO）43、計数回路44ととも
に、PLL回路４を構成している。計数回路44の出力は位
相比較回路41の他方の入力と計数回路５に供給されてい
る。計数回路５の出力は演算回路としてのマイクロプロ
セッサ（CPU）６に入力され、マイクロプロセッサ６の
出力がゲートパルス発生回路７に供給されている。
しかして第２図を参照してその動作を説明する。同期信
号分離回路１は入力された映像信号から同期信号（第２
図Ａ）を分離する。水平同期発生回路２は分離された同
期信号の立ち下がりエッジに同期して水平同期パルス
（第２図Ｂ）を発生する。この水平同期パルスは位相比
較回路41の一方の入力に供給される。位相比較回路41の
他方の入力には分周回路としての計数回路44の出力が供
給されている。位相比較回路41は両入力の位相差を検出
し、その位相差に対応した誤差信号を出力する。この誤
差信号はレーパスフィルタ42により平滑された後、電圧
制御発振器43に入力される。その結果電圧制御発振器43
は誤差信号に対応した周波数と位相のパルスを発生す
る。このパルスは計数回路44に入力され、1/Nに分周さ
れる。この分周された信号（第２図Ｃ）は入力された水
平同期信号に同期した同一の周波数の信号となるので、
結局PLL回路４を構成する電圧制御発振器43より入力映
像信号の水平同期信号に同期しかつそのＮ倍の周波数の
パルスが発生される。このパルスが端子９より所定の回
路（例えばメモリの駆動回路）に出力される。
号分離回路１は入力された映像信号から同期信号（第２
図Ａ）を分離する。水平同期発生回路２は分離された同
期信号の立ち下がりエッジに同期して水平同期パルス
（第２図Ｂ）を発生する。この水平同期パルスは位相比
較回路41の一方の入力に供給される。位相比較回路41の
他方の入力には分周回路としての計数回路44の出力が供
給されている。位相比較回路41は両入力の位相差を検出
し、その位相差に対応した誤差信号を出力する。この誤
差信号はレーパスフィルタ42により平滑された後、電圧
制御発振器43に入力される。その結果電圧制御発振器43
は誤差信号に対応した周波数と位相のパルスを発生す
る。このパルスは計数回路44に入力され、1/Nに分周さ
れる。この分周された信号（第２図Ｃ）は入力された水
平同期信号に同期した同一の周波数の信号となるので、
結局PLL回路４を構成する電圧制御発振器43より入力映
像信号の水平同期信号に同期しかつそのＮ倍の周波数の
パルスが発生される。このパルスが端子９より所定の回
路（例えばメモリの駆動回路）に出力される。
計数回路44の出力（水平同期発生回路２の出力でもよ
い）は計数回路５に入力される。計数回路５は計数回路
44より入力されるパルス（第２図Ｃ）の数を計数する。
い）は計数回路５に入力される。計数回路５は計数回路
44より入力されるパルス（第２図Ｃ）の数を計数する。
一方垂直同期発生回路３は、同期信号分離回路１から分
離入力される同期信号（第２図Ａ）に含まれる垂直同期
信号に対応して、垂直同期信号より若干遅延した信号
（第２図Ｅ）を発生し、計数回路５に供給している。計
数回路５は例えば垂直同期発生回路３から入力される信
号（第２図Ｅ）の立ち上がりエッジで計数値を一旦リセ
ットした後、再び計数を開始する。すなわち計数回路５
は１フィールドの期間における水平同期信号（ライン）
の数を計数していることになる。
離入力される同期信号（第２図Ａ）に含まれる垂直同期
信号に対応して、垂直同期信号より若干遅延した信号
（第２図Ｅ）を発生し、計数回路５に供給している。計
数回路５は例えば垂直同期発生回路３から入力される信
号（第２図Ｅ）の立ち上がりエッジで計数値を一旦リセ
ットした後、再び計数を開始する。すなわち計数回路５
は１フィールドの期間における水平同期信号（ライン）
の数を計数していることになる。
マイクロプロセッサ６には計数回路５を介して、種々の
データが入力されている。このデータには計数回路５の
計数値の他、垂直同期発生回路３が出力する垂直同期信
号（第２図Ｅ）や計数回路44が出力する信号（第２図
Ｃ）が含まれている。マイクロプロセッサ６はこれらの
データから入力映像信号の１フィールドの水平同期信号
の数、垂直帰線区間の長さ等を演算、検出する。そして
この演算結果に対応して計数回路44を制御し、その分周
比1/Nを所定の値に設定させる。
データが入力されている。このデータには計数回路５の
計数値の他、垂直同期発生回路３が出力する垂直同期信
号（第２図Ｅ）や計数回路44が出力する信号（第２図
Ｃ）が含まれている。マイクロプロセッサ６はこれらの
データから入力映像信号の１フィールドの水平同期信号
の数、垂直帰線区間の長さ等を演算、検出する。そして
この演算結果に対応して計数回路44を制御し、その分周
比1/Nを所定の値に設定させる。
またゲートパルス発生回路７は計数回路を包含してお
り、垂直同期発生回路３の出力（第２図Ｅ）の立ち上が
りエッジにより計数値を一旦クリアした後、計数回路44
の出力（第２図Ｃ）を計数する動作を繰り返している。
ゲートパルス発生回路７はその計数値がマイクロプロセ
ッサ６より入力される所定値に達したとき、さらに所定
の数（実施例の場合４個であるが、この数も入力データ
から自動的に演算される）が計数される迄の間、計数回
路44の出力の立ち下がりエッジに同期したタイミングで
ゲートパルス（制御信号）を出力する（第２図Ｄ）。こ
のゲートパルスの時間はその間に垂直同期信号（及びPL
L回路４を動作させるのに不適当な信号）が到来するよ
うに設定されている。位相比較回路１はゲートパルスが
入力されている期間動作を停止するとともに、ゲートパ
ルス発生直前（又は直後）の出力レベルをゲートパルス
終了時所定のレベル（位相誤差が存在しないときのレベ
ル）になるように徐々に減衰させる。従って端子８に入
力される映像信号の垂直帰線区間内に、水平同期信号に
同期しない信号が挿入されていたとしても、位相比較回
路41の出力はこれに影響されず、PLL回路４は広い帯域
にたって安定した発振動作を継続する。
り、垂直同期発生回路３の出力（第２図Ｅ）の立ち上が
りエッジにより計数値を一旦クリアした後、計数回路44
の出力（第２図Ｃ）を計数する動作を繰り返している。
ゲートパルス発生回路７はその計数値がマイクロプロセ
ッサ６より入力される所定値に達したとき、さらに所定
の数（実施例の場合４個であるが、この数も入力データ
から自動的に演算される）が計数される迄の間、計数回
路44の出力の立ち下がりエッジに同期したタイミングで
ゲートパルス（制御信号）を出力する（第２図Ｄ）。こ
のゲートパルスの時間はその間に垂直同期信号（及びPL
L回路４を動作させるのに不適当な信号）が到来するよ
うに設定されている。位相比較回路１はゲートパルスが
入力されている期間動作を停止するとともに、ゲートパ
ルス発生直前（又は直後）の出力レベルをゲートパルス
終了時所定のレベル（位相誤差が存在しないときのレベ
ル）になるように徐々に減衰させる。従って端子８に入
力される映像信号の垂直帰線区間内に、水平同期信号に
同期しない信号が挿入されていたとしても、位相比較回
路41の出力はこれに影響されず、PLL回路４は広い帯域
にたって安定した発振動作を継続する。
尚以上においてはゲートパルス発生回路７に計数回路を
内蔵させるようにしたが、これは計数回路５又はマイク
ロプロセッサ６に代用させることも可能である。
内蔵させるようにしたが、これは計数回路５又はマイク
ロプロセッサ６に代用させることも可能である。
以上の如く本発明によれば、垂直帰線区間においてはPL
L回路を構成する位相比較回路の動作を停止させるよう
にしたので、垂直帰線区間内の映像信号の状態に拘ら
ず、水平同期信号に同期したパルスを安定して発生させ
ることができる。
L回路を構成する位相比較回路の動作を停止させるよう
にしたので、垂直帰線区間内の映像信号の状態に拘ら
ず、水平同期信号に同期したパルスを安定して発生させ
ることができる。
第１図は本発明のパルス発生回路のブロック図、 第２図はそのタイミングチャートである。 １……同期信号分離回路 ２……水平同期発生回路 ３……垂直同期発生回路 ４……PLL回路 ５……計数回路 ６……マイクロプロセッサ ７……ゲートパルス発生回路 8,9……端子 41……位相比較回路 42……ローパスフィルタ 43……電圧制御発振器 44……計数回路
Claims (5)
- 【請求項１】入力される映像信号に含まれる水平同期信
号に対応した信号を発生する第１の発生回路と、 入力される映像信号に含まれる垂直同期信号に対応した
信号を発生する第２の発生回路と、 第１の発生回路の出力が一方の端子に入力される位相比
較回路と、位相比較回路の出力を平滑するローパスフィ
ルタと、ローパスフィルタの出力に対応したパルスを発
生する電圧制御発振器と、電圧制御発振器の出力を分周
し、位相比較回路に出力する第１の計数回路とを備える
PLL回路と、 第１の計数回路又は第１の発生回路の出力の計数値に対
応して位相比較回路の動作を制御する制御信号を発生す
る第３の発生回路とを備えるパルス発生回路。 - 【請求項２】前記第３の発生回路は前記第１の計数回路
又は第１の発生回路の出力を計数する計数回路を内蔵す
る請求項１のパルス発生回路。 - 【請求項３】前記第１の計数回路又は第１の発生回路の
出力を計数する第２の計数回路と、前記第２の計数回路
の出力を演算して前記第３の発生回路を制御する信号を
生成する演算回路をさらに備える請求項１又は２のパル
ス発生回路。 - 【請求項４】前記演算回路は前記第１の計数回路の分周
比を制御する請求項３のパルス発生回路。 - 【請求項５】前記位相比較回路は、前記制御信号が入力
されたときの出力レベルを、前記制御信号が終了すると
き所定のレベルになるように、徐々に減衰させる請求項
１乃至４のいずれかのパルス発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322715A JPH071423B2 (ja) | 1988-12-20 | 1988-12-20 | パルス発生回路 |
| US07/446,145 US5019907A (en) | 1988-12-20 | 1989-12-05 | Pulse generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322715A JPH071423B2 (ja) | 1988-12-20 | 1988-12-20 | パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02166496A JPH02166496A (ja) | 1990-06-27 |
| JPH071423B2 true JPH071423B2 (ja) | 1995-01-11 |
Family
ID=18146813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63322715A Expired - Lifetime JPH071423B2 (ja) | 1988-12-20 | 1988-12-20 | パルス発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5019907A (ja) |
| JP (1) | JPH071423B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2038780C (en) * | 1990-03-26 | 1995-10-24 | Todd J. Christopher | Adjustable video/raster phasing for horizontal deflection system |
| JPH0834589B2 (ja) * | 1990-03-30 | 1996-03-29 | 三菱電機株式会社 | サンプリングクロック発生回路 |
| DE4129843C2 (de) * | 1991-09-09 | 1993-11-11 | Woehrle Bernd | Verfahren und Vorrichtung zur Steuerimpulsaufbereitung bei Videosignalen |
| JPH05207326A (ja) * | 1992-01-28 | 1993-08-13 | Matsushita Electric Ind Co Ltd | 水平圧縮ｐｌｌ回路 |
| JPH05227450A (ja) * | 1992-02-14 | 1993-09-03 | Toko Inc | 同期回路 |
| US5404172A (en) * | 1992-03-02 | 1995-04-04 | Eeg Enterprises, Inc. | Video signal data and composite synchronization extraction circuit for on-screen display |
| US5281926A (en) * | 1992-10-06 | 1994-01-25 | Zenith Electronics Corp. | Phase locked loop made operative when stable input sync signal is detected |
| FR2706229B1 (fr) * | 1993-06-08 | 1996-08-02 | Thomson Consumer Electronics | Procédé d'amélioration de l'immunité au bruit d'une boucle à verrouillage de phase et dispositif mettant en Óoeuvre ce procédé. |
| JP3302202B2 (ja) * | 1994-11-10 | 2002-07-15 | キヤノン株式会社 | 表示制御装置 |
| JPH08149332A (ja) * | 1994-11-25 | 1996-06-07 | Nec Corp | シンク・リゼネレ−タおよびそれを用いた表示システム |
| WO1996026604A2 (en) * | 1995-02-20 | 1996-08-29 | Philips Electronics N.V. | Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device |
| JP3278546B2 (ja) * | 1995-04-28 | 2002-04-30 | 日本電気エンジニアリング株式会社 | 同期信号発生回路 |
| FR2740288B1 (fr) * | 1995-10-20 | 1997-12-05 | Sgs Thomson Microelectronics | Circuit de synchronisation |
| KR100391580B1 (ko) * | 1997-07-12 | 2003-10-22 | 삼성전자주식회사 | 복합신호의수직동기신호생성장치 |
| JP3251213B2 (ja) | 1997-08-28 | 2002-01-28 | 山形日本電気株式会社 | フェーズ・ロックド・ループ回路 |
| JP3267260B2 (ja) | 1999-01-18 | 2002-03-18 | 日本電気株式会社 | 位相同期ループ回路及びそれを使用した周波数変調方法 |
| KR100433526B1 (ko) * | 2001-09-28 | 2004-05-31 | 삼성전자주식회사 | 영상 처리를 위한 코스트 신호 발생 방법 및 장치 |
| TWI362153B (en) * | 2008-01-07 | 2012-04-11 | Elan Microelectronics Corp | Control circuit for induction heating cooker and induction heating cooker thereof |
| JP5310135B2 (ja) * | 2009-03-12 | 2013-10-09 | 富士通株式会社 | デジタルｐｌｌ回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4245251A (en) * | 1979-05-09 | 1981-01-13 | Rca Corporation | AFPC Phase detector with no output from alternate sync pulses |
| US4251833A (en) * | 1979-05-09 | 1981-02-17 | Rca Corporation | Television horizontal AFPC with phase detector driven at twice the horizontal frequency |
| US4253116A (en) * | 1979-11-27 | 1981-02-24 | Rca Corporation | Television synchronizing system operable from nonstandard signals |
| JPS6277770A (ja) * | 1985-10-01 | 1987-04-09 | Seiko Instr & Electronics Ltd | ビデオ信号のサンプリングクロツク発生回路 |
| US4812783A (en) * | 1986-08-26 | 1989-03-14 | Matsushita Electric Industrial Co., Ltd. | Phase locked loop circuit with quickly recoverable stability |
| JPH0528850Y2 (ja) * | 1987-02-18 | 1993-07-23 |
-
1988
- 1988-12-20 JP JP63322715A patent/JPH071423B2/ja not_active Expired - Lifetime
-
1989
- 1989-12-05 US US07/446,145 patent/US5019907A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5019907A (en) | 1991-05-28 |
| JPH02166496A (ja) | 1990-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH071423B2 (ja) | パルス発生回路 | |
| JPS6337550B2 (ja) | ||
| US6166606A (en) | Phase and frequency locked clock generator | |
| EP0553767B1 (en) | Phase locked loop circuit | |
| JPS60217779A (ja) | 表示装置 | |
| JP2954043B2 (ja) | Ｏｓｄ装置 | |
| US4701800A (en) | Scanning line position control system for shifting the position of scanning lines to improve photographic reproduction quality | |
| JPS6161308B2 (ja) | ||
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| JPH10191093A (ja) | デジタル水平フライバック制御回路 | |
| JPH0752843B2 (ja) | Ｐｌｌ回路 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JPS60229590A (ja) | タイミングパルス発生回路 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JPH0722943A (ja) | Ｐｌｌ装置 | |
| JPS59183591A (ja) | テレビ信号用同期信号発生器 | |
| JPS6221114Y2 (ja) | ||
| JP2574743B2 (ja) | 映像信号の処理装置 | |
| JP2519816B2 (ja) | 磁気記録再生装置のヘッド調整装置 | |
| JPH07105932B2 (ja) | Ｔｖ用同期コントローラ | |
| JPH08149332A (ja) | シンク・リゼネレ−タおよびそれを用いた表示システム | |
| JPH07264481A (ja) | 文字発生回路の垂直および水平同期信号発生回路および文字発生回路の垂直および水平同期信号発生方法 | |
| JPH024087A (ja) | Ｐｌｌ回路 |