JPS6337550B2 - - Google Patents
Info
- Publication number
- JPS6337550B2 JPS6337550B2 JP57075784A JP7578482A JPS6337550B2 JP S6337550 B2 JPS6337550 B2 JP S6337550B2 JP 57075784 A JP57075784 A JP 57075784A JP 7578482 A JP7578482 A JP 7578482A JP S6337550 B2 JPS6337550 B2 JP S6337550B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- flop
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 33
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
- G11B27/3036—Time code signal
- G11B27/3054—Vertical Interval Time code [VITC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/932—Regeneration of analogue synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は水平走査周波数逓倍回路に係り、集積
回路（IC）化のし易い回路構成により、しかも
入力複合同期信号の一部欠落があつても安定、か
つ、確実に入力複合同期信号中の水平同期信号に
位相同期した水平走査周波数の３倍以上の逓倍出
力を発生し得る水平走査周波数逓倍回路を提供す
ることを目的とする。
回路（IC）化のし易い回路構成により、しかも
入力複合同期信号の一部欠落があつても安定、か
つ、確実に入力複合同期信号中の水平同期信号に
位相同期した水平走査周波数の３倍以上の逓倍出
力を発生し得る水平走査周波数逓倍回路を提供す
ることを目的とする。
第１図は従来の水平走査周波数逓倍回路の一例
のブロツク系統図を示す。同図中、入力端子１に
入来した複合同期信号は単安定マルチバイブレー
タ（以下「M.M」と記す）２に印加され、ここ
で水平同期信号の立上り（又は立下り）から約3/
４Ｈ（Ｈは水平走査周期）のパルス幅で繰り返し周
波数が水平走査周波数に等しいパルス列に変換さ
れた後M.M３に印加される。これにより、M.M
３からは入力複合同期信号中の等化パルスや垂直
同期パルスには応動せず、水平同期信号にのみ応
動する水平走査周波数Hのパルス列が取り出さ
れ、位相比較器４の一方の入力端子に印加され、
ここで位相比較器４の他方の入力端子に印加され
る１／Ｎ分周器７よりの信号と位相比較される。
のブロツク系統図を示す。同図中、入力端子１に
入来した複合同期信号は単安定マルチバイブレー
タ（以下「M.M」と記す）２に印加され、ここ
で水平同期信号の立上り（又は立下り）から約3/
４Ｈ（Ｈは水平走査周期）のパルス幅で繰り返し周
波数が水平走査周波数に等しいパルス列に変換さ
れた後M.M３に印加される。これにより、M.M
３からは入力複合同期信号中の等化パルスや垂直
同期パルスには応動せず、水平同期信号にのみ応
動する水平走査周波数Hのパルス列が取り出さ
れ、位相比較器４の一方の入力端子に印加され、
ここで位相比較器４の他方の入力端子に印加され
る１／Ｎ分周器７よりの信号と位相比較される。
位相比較器４は両入力信号の位相差に応じた位
相誤差電圧を発生し、その位相誤差電圧を低域フ
イルタ５を通して電圧制市発振器（VCO）６に
制御電圧として印加し、その出力発振周波数を制
御する。VCO６は水平走査周波数HのＮ倍（Ｎ
は３以上の整数）の周波数で自走発振しており、
その発振周波信号を１／Ｎ分周器７により１／Ｎ
分周されて水平走査周波数Hとされた後位相比較
器４の他方の入力端子に印加される。上記の位相
比較器４，低域フイルタ５、VCO６及び１／Ｎ
分周器７よりなる一巡の閉ループは周知のフエー
ズ・ロツクド・ループ（PLL）８を構成してお
り、VCO６より出力端子９へ入力複合同期信号
中の水平同期信号に位相同期した水平走査周波数
HのＮ倍の周波数の信号が出力される。
相誤差電圧を発生し、その位相誤差電圧を低域フ
イルタ５を通して電圧制市発振器（VCO）６に
制御電圧として印加し、その出力発振周波数を制
御する。VCO６は水平走査周波数HのＮ倍（Ｎ
は３以上の整数）の周波数で自走発振しており、
その発振周波信号を１／Ｎ分周器７により１／Ｎ
分周されて水平走査周波数Hとされた後位相比較
器４の他方の入力端子に印加される。上記の位相
比較器４，低域フイルタ５、VCO６及び１／Ｎ
分周器７よりなる一巡の閉ループは周知のフエー
ズ・ロツクド・ループ（PLL）８を構成してお
り、VCO６より出力端子９へ入力複合同期信号
中の水平同期信号に位相同期した水平走査周波数
HのＮ倍の周波数の信号が出力される。
しかるに、上記の従来の水平走査周波数逓倍回
路は、回路全体をIC化しようとすると、M.M２，
３があるためICのピン数が増えるのでIC化しに
くく、また調整が必要で生産性も悪くなるという
欠点があつた。また、上記入力複合同期信号が磁
気テープ又はビデオデイスク等の記録媒体から再
生された信号である場合は、ドロツプアウト等に
よつて入力複合同期信号が欠落することがあり、
その場合は回路動作が不安定になるという欠点が
あつた。
路は、回路全体をIC化しようとすると、M.M２，
３があるためICのピン数が増えるのでIC化しに
くく、また調整が必要で生産性も悪くなるという
欠点があつた。また、上記入力複合同期信号が磁
気テープ又はビデオデイスク等の記録媒体から再
生された信号である場合は、ドロツプアウト等に
よつて入力複合同期信号が欠落することがあり、
その場合は回路動作が不安定になるという欠点が
あつた。
本発明は上記欠点を除去したものであり、第２
図以下の図面と共にその一実施例につき説明す
る。
図以下の図面と共にその一実施例につき説明す
る。
第２図は本発明になる水平走査周波数逓倍回路
の一実施例のブロツク系統図を示す。同図中、第
１図と同一構成部分には同一符号を付し、その説
明を省略する。第２図において、入力端子１０に
入来した複合同期信号は２入力OR回路１１の一
方の入力端子に供給され、ここで後述する計数値
設定回路１５の出力信号と論理和をとられた後Ｒ
―Ｓ形フリツプフロツプ１２のセツト端子と後述
する第２のカウンタ１４のリセツト端子とに夫々
印加される。フリツプフロツプ１２は入力複合同
期信号中の水平同期信号の立上りでセツト状態と
されるよう構成されている。フリツプフロツプ１
２の出力信号は第１のカウンタ１３のリセツト
端子に印加され、そのハイレベル期間中（フリツ
プフロツプ１２のリセツト状態時の間）は第１の
カウンタ１３の計数動作を停止させ、かつ、第１
のカウンタ１３の計数値を「０」とする。従つ
て、第１のカウンタ１３は入力端子１０に水平同
期信号が入来した時点より計数を「０」から開始
する。
の一実施例のブロツク系統図を示す。同図中、第
１図と同一構成部分には同一符号を付し、その説
明を省略する。第２図において、入力端子１０に
入来した複合同期信号は２入力OR回路１１の一
方の入力端子に供給され、ここで後述する計数値
設定回路１５の出力信号と論理和をとられた後Ｒ
―Ｓ形フリツプフロツプ１２のセツト端子と後述
する第２のカウンタ１４のリセツト端子とに夫々
印加される。フリツプフロツプ１２は入力複合同
期信号中の水平同期信号の立上りでセツト状態と
されるよう構成されている。フリツプフロツプ１
２の出力信号は第１のカウンタ１３のリセツト
端子に印加され、そのハイレベル期間中（フリツ
プフロツプ１２のリセツト状態時の間）は第１の
カウンタ１３の計数動作を停止させ、かつ、第１
のカウンタ１３の計数値を「０」とする。従つ
て、第１のカウンタ１３は入力端子１０に水平同
期信号が入来した時点より計数を「０」から開始
する。
第１のカウンタ１３はPLL８内のVCO６より
出力される水平走査周波数HのＮ倍の周波数N.fH
の信号を計数し、その計数時間がT1（秒）経過し
た時点で計数出力を発生してフリツプフロツプ１
２をリセツトする。これにより、第１のカウンタ
１３は計数動作を停止する。ここで、上記の計数
時間T1は本実施例では等化パルスや垂直同期信
号を除くため、1/2Ｈ＜T1＜Ｈの範囲内の時間に
選定しているため、OR回路１１から取り出され
た複合同期信号の垂直帰線消去期間付近の波形を
第３図Ａに示すものとする、フリツプフロツプ１
２のＱ出力信号波形は同図Ｂに示す如く等化パル
スや垂直同期信号の入来に関係なく、入力水平同
期信号に位相同期した繰り返し周波数がHで、か
つ、パルス幅T1のパルス列となる。
出力される水平走査周波数HのＮ倍の周波数N.fH
の信号を計数し、その計数時間がT1（秒）経過し
た時点で計数出力を発生してフリツプフロツプ１
２をリセツトする。これにより、第１のカウンタ
１３は計数動作を停止する。ここで、上記の計数
時間T1は本実施例では等化パルスや垂直同期信
号を除くため、1/2Ｈ＜T1＜Ｈの範囲内の時間に
選定しているため、OR回路１１から取り出され
た複合同期信号の垂直帰線消去期間付近の波形を
第３図Ａに示すものとする、フリツプフロツプ１
２のＱ出力信号波形は同図Ｂに示す如く等化パル
スや垂直同期信号の入来に関係なく、入力水平同
期信号に位相同期した繰り返し周波数がHで、か
つ、パルス幅T1のパルス列となる。
このパルス列は位相比較器４の一方の入力端子
に印加され、ここで１／Ｎ分周器７よりの信号と
位相比較され、この位相比較器４を含むPLL８
により出力端子１６には、入力複合同期信号の水
平同期信号に位相同期し、かつ、水平走査周波数
HのＮ倍の周波数の信号が逓倍出力信号として取
り出される。
に印加され、ここで１／Ｎ分周器７よりの信号と
位相比較され、この位相比較器４を含むPLL８
により出力端子１６には、入力複合同期信号の水
平同期信号に位相同期し、かつ、水平走査周波数
HのＮ倍の周波数の信号が逓倍出力信号として取
り出される。
一方、PLL８内のVCO６より出力される上記
周波数Ｎ・Hの逓倍出力信号は、第２のカウンタ
１４の計数入力端子にも供給され、ここで計数さ
れる。この第２のカウンタ１４に計数値は計数値
設定回路１５に供給される。計数値設定回路１５
は、第２のカウンタ１４のリセツト後の計数時間
がＨ＜T2＜2Hなる範囲内に選定された計数時間
T2よりも長い時間かけて計数されたときの第２
のカウンタ１４の所定の計数値が供給された時に
（換言すれば第２のカウンタ１４の計数時間がT2
を越えた時に）ハイレベルの信号を出力し、それ
まではローレベルの信号を出力するように構成さ
れている。この計数値設定回路１５の出力信号は
OR回路１１に供給される。
周波数Ｎ・Hの逓倍出力信号は、第２のカウンタ
１４の計数入力端子にも供給され、ここで計数さ
れる。この第２のカウンタ１４に計数値は計数値
設定回路１５に供給される。計数値設定回路１５
は、第２のカウンタ１４のリセツト後の計数時間
がＨ＜T2＜2Hなる範囲内に選定された計数時間
T2よりも長い時間かけて計数されたときの第２
のカウンタ１４の所定の計数値が供給された時に
（換言すれば第２のカウンタ１４の計数時間がT2
を越えた時に）ハイレベルの信号を出力し、それ
まではローレベルの信号を出力するように構成さ
れている。この計数値設定回路１５の出力信号は
OR回路１１に供給される。
従つて、いま入力端子１０に入来する複合同期
信号が磁気テープ等の記録媒体から再生されたも
のであるものとすると、ドロツプアウトが無い通
常の場合はOR回路１１からは入力端子１０に入
来した複合同期信号がそのまま取り出され、第２
のカウンタ１４を水平走査周期Ｈ毎にリセツトす
るため、第２のカウンタ１４の計数時間がT2を
越えることはなく、よつて計数値設定回路１５の
出力信号は常時ローレベルに保持されている。
信号が磁気テープ等の記録媒体から再生されたも
のであるものとすると、ドロツプアウトが無い通
常の場合はOR回路１１からは入力端子１０に入
来した複合同期信号がそのまま取り出され、第２
のカウンタ１４を水平走査周期Ｈ毎にリセツトす
るため、第２のカウンタ１４の計数時間がT2を
越えることはなく、よつて計数値設定回路１５の
出力信号は常時ローレベルに保持されている。
しかして、上記の入力複合同期信号がドロツプ
アウト等により欠落したものとすると、第２のカ
ウンタ１４は水平走査周期Ｈでリセツトされずに
その計数時間がT2を越えるため、計数値設定回
路１５の出力信号がその時点でローレベルよりハ
イレベルに立上る。このハイレベルの計数値設定
回路１５の出力信号はOR回路１１を通してフリ
ツプフロツプ１２をセツト状態とすると同時に、
第２のカウンタ１４をリセツトする。従つて、例
えばドロツプアウトにより第３図Ａにa1で示す水
平同期信号が欠落したときは、フリツプフロツプ
１２のＱ出力信号は同図Ｂにb1で示す時点で立上
る。そして、第１のカウンタ１３はこの時点b1よ
り再びPLL８の逓倍出力信号の計数を開始し、
時間T1経過した第３図Ｂにb2で示す時点でフリ
ツプフロツプ１２をリセツトする信号を出力する
ので、フリツプフロツプ１２のＱ出力信号がb2の
時点で立下がる。それ以降はドロツプアウトが無
いときと同様の動作になる。PLL８はこの程度
の位相ずれによつては同期がはずれることはな
く、所望の逓倍周波数Ｎ×Hの信号を出力でき
る。このようにして、ドロツプアウト等によつて
入力複合同期信号の一部欠落があつても、逓倍回
路自身の出力信号によつて一部欠落した複合同期
信号を実質的に補充することができる。
アウト等により欠落したものとすると、第２のカ
ウンタ１４は水平走査周期Ｈでリセツトされずに
その計数時間がT2を越えるため、計数値設定回
路１５の出力信号がその時点でローレベルよりハ
イレベルに立上る。このハイレベルの計数値設定
回路１５の出力信号はOR回路１１を通してフリ
ツプフロツプ１２をセツト状態とすると同時に、
第２のカウンタ１４をリセツトする。従つて、例
えばドロツプアウトにより第３図Ａにa1で示す水
平同期信号が欠落したときは、フリツプフロツプ
１２のＱ出力信号は同図Ｂにb1で示す時点で立上
る。そして、第１のカウンタ１３はこの時点b1よ
り再びPLL８の逓倍出力信号の計数を開始し、
時間T1経過した第３図Ｂにb2で示す時点でフリ
ツプフロツプ１２をリセツトする信号を出力する
ので、フリツプフロツプ１２のＱ出力信号がb2の
時点で立下がる。それ以降はドロツプアウトが無
いときと同様の動作になる。PLL８はこの程度
の位相ずれによつては同期がはずれることはな
く、所望の逓倍周波数Ｎ×Hの信号を出力でき
る。このようにして、ドロツプアウト等によつて
入力複合同期信号の一部欠落があつても、逓倍回
路自身の出力信号によつて一部欠落した複合同期
信号を実質的に補充することができる。
なお、計数時間T1及びT2は、最低限前記の不
等式を満足しなければならないが、現実にはシス
テム固有の性格（入力複合同期信号には等化パル
スがあるか、水平同期信号の欠落数を何個まで許
容するのか等々）によつてT1，T2の値を決定す
る。
等式を満足しなければならないが、現実にはシス
テム固有の性格（入力複合同期信号には等化パル
スがあるか、水平同期信号の欠落数を何個まで許
容するのか等々）によつてT1，T2の値を決定す
る。
次に本発明回路の用途について説明する。本発
明回路は、記録媒体の再生出力映像信号にゲンロ
ツクして文字信号等を挿入する場合や上記の再生
出力映像信号を所定カラーテレビジヨン方式のカ
ラー映像信号にエンコードする際に、カラーバー
スト信号をジツターがあつても所定位置に挿入す
る場合などのタイミングをとる場合その他種々の
用途に供し得るが、一例として本出願人が先に特
願昭56―59434号（特公昭62―5550号公報）にて
提案した水平走査期間検出回路に適用した場合に
ついて説明する。
明回路は、記録媒体の再生出力映像信号にゲンロ
ツクして文字信号等を挿入する場合や上記の再生
出力映像信号を所定カラーテレビジヨン方式のカ
ラー映像信号にエンコードする際に、カラーバー
スト信号をジツターがあつても所定位置に挿入す
る場合などのタイミングをとる場合その他種々の
用途に供し得るが、一例として本出願人が先に特
願昭56―59434号（特公昭62―5550号公報）にて
提案した水平走査期間検出回路に適用した場合に
ついて説明する。
第４図は上記の水平走査期間検出回路の一例の
回路系統図を示す。同図中、１７は第２図に示す
如き構成の本発明になる水平走査周波数逓倍回路
で、その出力端子１６から取り出された周波数Ｎ
×Hの逓倍出力信号は、分周器２０により分周さ
れて周波数MO．H（ただし、Ｍは２≦Ｍ＜Ｎなる
自然数）の信号とされた後積分回路１８及び遅延
回路１９に夫々供給される。積分回路１８は入力
端子１０の入力複合同期信号（奇数フイールドの
垂直帰線消去期間付近の波形を第５図Ａにａで、
また偶数フイールドの垂直帰線消去期間付近の波
形を同図Ｄにa′で示す）の中から垂直同期パルス
を分離抽出して第５図Ｂにｂ又は同図Ｅにb′で示
す垂直同期信号をOR回路２５の一方の入力端子
を介してＤ形フリツプフロツプ２１のデータ入力
端子に出力する。フリツプフロツプ２１のＱ出力
は、そのデータ入力端子にOR回路２５の他方の
入力端子を介して帰還されている。第５図Ｂは複
合同期信号ａ中の垂直同期パルスを検出して得た
垂直同期信号ｂを示し、同図Ｅは複合同期信号
a′中の垂直同期パルスを検出して得た垂直同期信
号b′を示す。なお、第５図Ａ，Ｄ中の波形上部の
数字は走査線数522本のテレビジヨン信号の走査
線番号を示す。
回路系統図を示す。同図中、１７は第２図に示す
如き構成の本発明になる水平走査周波数逓倍回路
で、その出力端子１６から取り出された周波数Ｎ
×Hの逓倍出力信号は、分周器２０により分周さ
れて周波数MO．H（ただし、Ｍは２≦Ｍ＜Ｎなる
自然数）の信号とされた後積分回路１８及び遅延
回路１９に夫々供給される。積分回路１８は入力
端子１０の入力複合同期信号（奇数フイールドの
垂直帰線消去期間付近の波形を第５図Ａにａで、
また偶数フイールドの垂直帰線消去期間付近の波
形を同図Ｄにa′で示す）の中から垂直同期パルス
を分離抽出して第５図Ｂにｂ又は同図Ｅにb′で示
す垂直同期信号をOR回路２５の一方の入力端子
を介してＤ形フリツプフロツプ２１のデータ入力
端子に出力する。フリツプフロツプ２１のＱ出力
は、そのデータ入力端子にOR回路２５の他方の
入力端子を介して帰還されている。第５図Ｂは複
合同期信号ａ中の垂直同期パルスを検出して得た
垂直同期信号ｂを示し、同図Ｅは複合同期信号
a′中の垂直同期パルスを検出して得た垂直同期信
号b′を示す。なお、第５図Ａ，Ｄ中の波形上部の
数字は走査線数522本のテレビジヨン信号の走査
線番号を示す。
また遅延回路１９は複合同期信号ａ，a′中の各
水平走査周期の始まりから所定期間Ｔだけ遅延し
た時点で生ずる繰り返し周波数Hのパルス列を取
り出してフリツプフロツプ２１のクロツク入力端
子に印加する。これにより、フリツプフロツプ２
１のＱ出力端子からは第５図Ｃにｃ又は同図Ｆに
c′で示す信号が取り出され、この信号ｃ，c′は
AND回路２２に供給され、ここで水平走査周波
数逓倍回路１７からの入力複合同期信号ａ，a′中
の水平同期信号に位相同期した水平走査周波数H
の信号と論理積をとられた後カウンタ２３に供給
されて計数される。このカウンタ２３はフイール
ド単位毎に計数を行ない、入力信号ｃ，c′が論理
“１”になつた時点からAND回路２２よりの水平
走査周期の信号を計数し始め、例えば計数値が
「13」になつた時点で、検出回路２６がそれを検
出し、水平走査期間検出信号を出力端子２４へ出
力する。更にカウンタ２３の計数値が、例えば
「18」になつた時点で、検出回路２７がそれを検
出し、フリツプフロツプ２１をリリセツトすると
共に、カウンタ２３もリセツトする。第５図Ｃ，
Ｆに丸で囲んだ数字はカウンタ２３の計数値を示
し、奇数フイールド及び偶数フイールドのいずれ
も同一の計数値「13」で発生される上記水平走査
期間検出信号により、走査線番号17と280、すな
わち奇数、偶数の各フイールド共に垂直同期パル
スの後の等化パルスの後、８個目の水平同期信号
入来時点より１水平走査期間（第５図Ａ，Ｄに斜
線で示す）を検出することができる。
水平走査周期の始まりから所定期間Ｔだけ遅延し
た時点で生ずる繰り返し周波数Hのパルス列を取
り出してフリツプフロツプ２１のクロツク入力端
子に印加する。これにより、フリツプフロツプ２
１のＱ出力端子からは第５図Ｃにｃ又は同図Ｆに
c′で示す信号が取り出され、この信号ｃ，c′は
AND回路２２に供給され、ここで水平走査周波
数逓倍回路１７からの入力複合同期信号ａ，a′中
の水平同期信号に位相同期した水平走査周波数H
の信号と論理積をとられた後カウンタ２３に供給
されて計数される。このカウンタ２３はフイール
ド単位毎に計数を行ない、入力信号ｃ，c′が論理
“１”になつた時点からAND回路２２よりの水平
走査周期の信号を計数し始め、例えば計数値が
「13」になつた時点で、検出回路２６がそれを検
出し、水平走査期間検出信号を出力端子２４へ出
力する。更にカウンタ２３の計数値が、例えば
「18」になつた時点で、検出回路２７がそれを検
出し、フリツプフロツプ２１をリリセツトすると
共に、カウンタ２３もリセツトする。第５図Ｃ，
Ｆに丸で囲んだ数字はカウンタ２３の計数値を示
し、奇数フイールド及び偶数フイールドのいずれ
も同一の計数値「13」で発生される上記水平走査
期間検出信号により、走査線番号17と280、すな
わち奇数、偶数の各フイールド共に垂直同期パル
スの後の等化パルスの後、８個目の水平同期信号
入来時点より１水平走査期間（第５図Ａ，Ｄに斜
線で示す）を検出することができる。
従つて、本発明になる水平走査周波数逓倍回路
１７を用いて、現行のテレビジヨン信号の垂直帰
線消去期間内の奇数、偶数フイールド共に相対応
する所定の水平走査期間（上記の例では走査線番
号17と280の期間）に多重されて伝送される音声
信号、文字信号、静止画像、記録媒体の位置検索
用信号等の各種付加的情報を抽出させるための水
平走査期間検出信号を得ることができる。
１７を用いて、現行のテレビジヨン信号の垂直帰
線消去期間内の奇数、偶数フイールド共に相対応
する所定の水平走査期間（上記の例では走査線番
号17と280の期間）に多重されて伝送される音声
信号、文字信号、静止画像、記録媒体の位置検索
用信号等の各種付加的情報を抽出させるための水
平走査期間検出信号を得ることができる。
なお、第１のカウンタ１３の計数時間T1は、
垂直同期パルスや等化パルス、あるいは水平同期
信号の非入来期間に混入するノイズなどを除去す
るためには、できるだけ1H期間の値に近く選定
した方がよいが、入力複合同期信号がデイスクそ
の他の回転記録媒体からの再生信号中のものであ
る場合には、ジツター成分が生じるので、このジ
ツター成分をも勘案して1/2Ｈ＜T1＜Ｈなる範囲
内であつてできるだけ1H期間の値に近い値に選
定することが望ましい（例えば、ジツター成分に
よつて水平同期信号が±Δtだけ変動することが
予め判つている場合は、T1はＨ―Δtよりもわず
かに小なる値に選定することが望ましい。）。
垂直同期パルスや等化パルス、あるいは水平同期
信号の非入来期間に混入するノイズなどを除去す
るためには、できるだけ1H期間の値に近く選定
した方がよいが、入力複合同期信号がデイスクそ
の他の回転記録媒体からの再生信号中のものであ
る場合には、ジツター成分が生じるので、このジ
ツター成分をも勘案して1/2Ｈ＜T1＜Ｈなる範囲
内であつてできるだけ1H期間の値に近い値に選
定することが望ましい（例えば、ジツター成分に
よつて水平同期信号が±Δtだけ変動することが
予め判つている場合は、T1はＨ―Δtよりもわず
かに小なる値に選定することが望ましい。）。
上述の如く、本発明になる水平走査周波数逓倍
回路は、一方の入力端子に複合同期信号が供給さ
れる２入力論理和回路と、論理和回路の出力信号
が供給されるフリツプフロツプとフリツプフロツ
プの第１の出力信号が供給されて複合同期信号の
水平同期信号に位相同期し、かつ、水平走査周波
数の３倍以上の繰り返し周波数の逓倍出力信号を
発生するフエーズ・ロツクド・ループと、上記フ
リツプフロツプの第２の出力信号により上記フエ
ーズ・ロツクド・ループから出力される逓倍出力
信号の計数を次式の不等式 1/2Ｈ＜T1＜Ｈ （ただし、Ｈは水平走査周期：以下同じ） を満たす時間T1だけ行なつた時点で上記フリツ
プフロツプをリセツトするための計数出力を発生
する第１のカウンタと、上記フエーズ・ロツク
ド・ループよりの逓倍出力信号を計数し上記論理
和回路の出力でリセツトされる第２のカウンタ
と、第２のカウンタのリセツト後、計数時間が次
式の不等式 Ｈ＜T2＜2H T1＋T2＜2H を夫々満足するT2を越えた時に上記論理和回路
の他方の入力端子へ所定レベルの信号を出力する
計数値設定回路とから所定レベルの信号を構成し
たため、従来のようにM.Mを使用せずとも入力
複合同期信号中の水平同期信号に位相同期した水
平走査周波数の逓倍出力を得ることができ、また
フリツプフロツプ、第１及び第２のカウンタ、
PLL、論理和回路及び計数値設定回路からなる
のでIC化し易く、また無調整でよく、生産性も
従来のM.Mを使用した回路に比し向上すること
ができ、更に前記複合同期信号がビデオデイスク
や磁気テープ等の記録媒体から再生された信号で
あり、ドロツプアウト等によつて一部が欠落した
としても、逓倍出力信号によつて複合同期信号を
実質的に補充することができ、よつて上記の信号
の一部欠落による回路動作の不安定さを除去で
き、安定にして、しかも確実に水平走査周波数の
逓倍出力信号を発生することができる等の数々の
特長を有するものである。
回路は、一方の入力端子に複合同期信号が供給さ
れる２入力論理和回路と、論理和回路の出力信号
が供給されるフリツプフロツプとフリツプフロツ
プの第１の出力信号が供給されて複合同期信号の
水平同期信号に位相同期し、かつ、水平走査周波
数の３倍以上の繰り返し周波数の逓倍出力信号を
発生するフエーズ・ロツクド・ループと、上記フ
リツプフロツプの第２の出力信号により上記フエ
ーズ・ロツクド・ループから出力される逓倍出力
信号の計数を次式の不等式 1/2Ｈ＜T1＜Ｈ （ただし、Ｈは水平走査周期：以下同じ） を満たす時間T1だけ行なつた時点で上記フリツ
プフロツプをリセツトするための計数出力を発生
する第１のカウンタと、上記フエーズ・ロツク
ド・ループよりの逓倍出力信号を計数し上記論理
和回路の出力でリセツトされる第２のカウンタ
と、第２のカウンタのリセツト後、計数時間が次
式の不等式 Ｈ＜T2＜2H T1＋T2＜2H を夫々満足するT2を越えた時に上記論理和回路
の他方の入力端子へ所定レベルの信号を出力する
計数値設定回路とから所定レベルの信号を構成し
たため、従来のようにM.Mを使用せずとも入力
複合同期信号中の水平同期信号に位相同期した水
平走査周波数の逓倍出力を得ることができ、また
フリツプフロツプ、第１及び第２のカウンタ、
PLL、論理和回路及び計数値設定回路からなる
のでIC化し易く、また無調整でよく、生産性も
従来のM.Mを使用した回路に比し向上すること
ができ、更に前記複合同期信号がビデオデイスク
や磁気テープ等の記録媒体から再生された信号で
あり、ドロツプアウト等によつて一部が欠落した
としても、逓倍出力信号によつて複合同期信号を
実質的に補充することができ、よつて上記の信号
の一部欠落による回路動作の不安定さを除去で
き、安定にして、しかも確実に水平走査周波数の
逓倍出力信号を発生することができる等の数々の
特長を有するものである。
第１図は従来回路の一例を示すブロツク系統
図、第２図は本発明回路の一実施例を示すブロツ
ク系統図、第３図Ａ，Ｂは夫々第２図の動作説明
用タイムチヤート、第４図は本発明回路を本出願
人が先に提案した水平走査期間検出回路に適用し
た場合の一例を示すブロツク系統図、第５図Ａ〜
Ｆは夫々第４図の動作説明用タイムチヤートであ
る。 １，１０…複合同期信号入力端子、２，３…単
安定マルチバイブレータ（M.M）、４…位相比較
器、６…電圧制御発振器（VCO）、７…１／Ｎ分
周器、８…フエーズ・ロツクド・ループ
（PLL）、９，１６…逓倍信号出力端子、１１…
OR回路、１２…Ｒ―Ｓ形フリツプフロツプ、１
３…第１のカウンタ、１４…第２のカウンタ、１
５…計数値設定回路、１７…水平走査周波数逓倍
回路、２１…Ｄ形フリツプフロツプ、２４…水平
走査期間検出信号出力端子。
図、第２図は本発明回路の一実施例を示すブロツ
ク系統図、第３図Ａ，Ｂは夫々第２図の動作説明
用タイムチヤート、第４図は本発明回路を本出願
人が先に提案した水平走査期間検出回路に適用し
た場合の一例を示すブロツク系統図、第５図Ａ〜
Ｆは夫々第４図の動作説明用タイムチヤートであ
る。 １，１０…複合同期信号入力端子、２，３…単
安定マルチバイブレータ（M.M）、４…位相比較
器、６…電圧制御発振器（VCO）、７…１／Ｎ分
周器、８…フエーズ・ロツクド・ループ
（PLL）、９，１６…逓倍信号出力端子、１１…
OR回路、１２…Ｒ―Ｓ形フリツプフロツプ、１
３…第１のカウンタ、１４…第２のカウンタ、１
５…計数値設定回路、１７…水平走査周波数逓倍
回路、２１…Ｄ形フリツプフロツプ、２４…水平
走査期間検出信号出力端子。
Claims (1)
- 【特許請求の範囲】 １ 一方の入力端子に複合同期信号が供給される
２入力論理和回路と、 該論理和回路の出力信号が供給されるフリツプ
フロツプと、 該フリツプフロツプの第１の出力信号が供給さ
れて複合同期信号の水平同期信号に位相同期し、
かつ、水平走査周波数の３倍以上の繰り返し周波
数の逓倍出力信号を発生するフエーズ・ロツク
ド・ループと、 上記フリツプフロツプの第２の出力信号により
上記フエーズ・ロツクド・ループから出力される
逓倍出力信号の計数を次式の不等式 １／２Ｈ＜T1＜Ｈ （ただし、Ｈは水平走査周期：以下同じ） を満たす時間T1だけ行なつた時点で上記フリツ
プフロツプをリセツトするための計数出力を発生
する第１のカウンタと、 上記フエーズ・ロツクド・ループよりの逓倍出
力信号を計数し上記論理和回路の出力でリセツト
される第２のカウンタと、 該第２のカウンタのリセツト後、計数時間が次
式の不等式 Ｈ＜T2＜2H T1＋T2＜2H を夫々満足するT2を越えた時に上記論理和回路
の他方の入力端子へ所定レベルの信号を出力する
計数値設定回路とからなり、 上記論理和回路に供給される複合同期信号が一
部欠落している場合には、上記第２のカウンタの
計数時間がT2を越え、前記計数値設定回路の前
記所定レベルの出力信号が該論理和回路を通して
該フリツプフロツプに供給されて該第１のカウン
タを計数動作させる前記第２の出力信号を出力さ
せると共に前記第２のカウンタをリセツトするこ
とによつて、上記論理和回路に供給される複合同
期信号に一部欠落があつても、欠落のない複合同
期信号を出力可能なように構成したことを特徴と
する水平走査周波数逓倍回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075784A JPS58191573A (ja) | 1982-05-06 | 1982-05-06 | 水平走査周波数逓倍回路 |
| US06/490,667 US4520394A (en) | 1982-05-06 | 1983-05-02 | Horizontal scanning frequency multiplying circuit |
| DE3316192A DE3316192C2 (de) | 1982-05-06 | 1983-05-04 | Horizontalablenkfrequenzmultiplizierschaltung |
| NL8301573A NL8301573A (nl) | 1982-05-06 | 1983-05-04 | Inrichting in de vorm van een vermenigvuldigingsketen voor een horizontale aftastfrequentie. |
| FR8307515A FR2526619B1 (fr) | 1982-05-06 | 1983-05-05 | Circuit de multiplication de la frequence de balayage |
| GB08312266A GB2120479B (en) | 1982-05-06 | 1983-05-05 | Horizontal scanning frequency multiplying circuit |
| KR1019830001928A KR860000089B1 (ko) | 1982-05-06 | 1983-05-06 | 수평주사 주파수 체배회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075784A JPS58191573A (ja) | 1982-05-06 | 1982-05-06 | 水平走査周波数逓倍回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58191573A JPS58191573A (ja) | 1983-11-08 |
| JPS6337550B2 true JPS6337550B2 (ja) | 1988-07-26 |
Family
ID=13586180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57075784A Granted JPS58191573A (ja) | 1982-05-06 | 1982-05-06 | 水平走査周波数逓倍回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4520394A (ja) |
| JP (1) | JPS58191573A (ja) |
| KR (1) | KR860000089B1 (ja) |
| DE (1) | DE3316192C2 (ja) |
| FR (1) | FR2526619B1 (ja) |
| GB (1) | GB2120479B (ja) |
| NL (1) | NL8301573A (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2556903B1 (fr) * | 1983-12-15 | 1986-04-11 | Telediffusion Fse | Procede et circuits de regeneration d'instants significatifs d'un signal periodique |
| JPH0644818B2 (ja) * | 1984-04-13 | 1994-06-08 | 日本電信電話株式会社 | 表示装置 |
| JPS60237778A (ja) * | 1984-05-10 | 1985-11-26 | Mitsubishi Electric Corp | 磁気記録再生装置 |
| JPS61206995U (ja) * | 1985-06-17 | 1986-12-27 | ||
| JPS6229272A (ja) * | 1985-07-29 | 1987-02-07 | Fuji Photo Film Co Ltd | 自動周波数引込回路 |
| US4709268A (en) * | 1985-07-29 | 1987-11-24 | Fuji Photo Film Co., Ltd. | Automatic frequency pulling circuit |
| JPH0636562B2 (ja) * | 1985-07-29 | 1994-05-11 | 富士写真フイルム株式会社 | 自動周波数引込回路 |
| FR2608873B1 (fr) * | 1986-12-23 | 1989-03-24 | Radiotechnique Compelec | Dispositif de reception de donnees numeriques comportant un circuit de reconnaissance de debut de paquet |
| DE3700507A1 (de) * | 1987-01-09 | 1988-08-04 | Thomson Brandt Gmbh | Verfahren zur uebertragung eines signals |
| JPH0793709B2 (ja) * | 1987-09-30 | 1995-10-09 | 株式会社日立製作所 | テレビジョン受像機 |
| JP2635667B2 (ja) * | 1988-03-31 | 1997-07-30 | 株式会社東芝 | 自動周波数制御回路 |
| US4905085A (en) * | 1988-09-29 | 1990-02-27 | E. I. Du Pont De Nemours And Company | Synchronous sampling system |
| JPH02108480U (ja) * | 1989-02-15 | 1990-08-29 | ||
| US5223931A (en) * | 1990-03-26 | 1993-06-29 | Thomson Consumer Electronics, Inc. | Synchronized scanning at horizontal frequency |
| US5329367A (en) * | 1990-03-26 | 1994-07-12 | Thomson Consumer Electronics, Inc. | Horizontal blanking |
| JPH04183074A (ja) * | 1990-11-16 | 1992-06-30 | Matsushita Electric Ind Co Ltd | 水平同期検出装置 |
| JPH05207327A (ja) * | 1992-01-27 | 1993-08-13 | Mitsubishi Electric Corp | 水平同期回路 |
| JPH0832833A (ja) * | 1994-07-13 | 1996-02-02 | Rohm Co Ltd | ビデオシステムパルス生成回路 |
| US6310922B1 (en) * | 1995-12-12 | 2001-10-30 | Thomson Consumer Electronics, Inc. | Method and apparatus for generating variable rate synchronization signals |
| US5815694A (en) * | 1995-12-21 | 1998-09-29 | International Business Machines Corporation | Apparatus and method to change a processor clock frequency |
| TW486909B (en) * | 2000-11-06 | 2002-05-11 | Benq Corp | Signal converting apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5577279A (en) * | 1978-12-06 | 1980-06-10 | Sony Corp | Forming circuit for control signal |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3532810A (en) * | 1967-09-07 | 1970-10-06 | Rca Corp | Digital logic circuit for deriving synchronizing signals from a composite signal |
| CH566089A5 (ja) * | 1973-12-20 | 1975-08-29 | Hasler Ag | |
| AU507872B2 (en) * | 1977-05-16 | 1980-02-28 | Matsushita Electric Industrial Co., Ltd. | Circuitry for lira recognition ofa television signal |
| JPS5923496B2 (ja) * | 1977-08-25 | 1984-06-02 | 富士通株式会社 | タイミング抽出方式 |
| GB2064273B (en) * | 1979-11-23 | 1983-10-19 | Marconi Co Ltd | Data transmission clock pulse recovery |
| JPS5935218B2 (ja) * | 1979-12-29 | 1984-08-27 | クラリオン株式会社 | Ｐｌｌ回路 |
| JPS6051312B2 (ja) * | 1981-03-20 | 1985-11-13 | 日本ビクター株式会社 | 水平走査周波数逓倍回路 |
-
1982
- 1982-05-06 JP JP57075784A patent/JPS58191573A/ja active Granted
-
1983
- 1983-05-02 US US06/490,667 patent/US4520394A/en not_active Expired - Fee Related
- 1983-05-04 DE DE3316192A patent/DE3316192C2/de not_active Expired
- 1983-05-04 NL NL8301573A patent/NL8301573A/nl not_active Application Discontinuation
- 1983-05-05 GB GB08312266A patent/GB2120479B/en not_active Expired
- 1983-05-05 FR FR8307515A patent/FR2526619B1/fr not_active Expired
- 1983-05-06 KR KR1019830001928A patent/KR860000089B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5577279A (en) * | 1978-12-06 | 1980-06-10 | Sony Corp | Forming circuit for control signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58191573A (ja) | 1983-11-08 |
| GB8312266D0 (en) | 1983-06-08 |
| KR840005000A (ko) | 1984-10-31 |
| KR860000089B1 (ko) | 1986-02-18 |
| NL8301573A (nl) | 1983-12-01 |
| GB2120479B (en) | 1986-01-08 |
| FR2526619B1 (fr) | 1989-01-13 |
| DE3316192A1 (de) | 1983-11-17 |
| US4520394A (en) | 1985-05-28 |
| GB2120479A (en) | 1983-11-30 |
| DE3316192C2 (de) | 1985-04-11 |
| FR2526619A1 (fr) | 1983-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6337550B2 (ja) | ||
| JPS6051312B2 (ja) | 水平走査周波数逓倍回路 | |
| EP0461897B1 (en) | A horizontal synchronizing signal separation circuit for a display apparatus | |
| JPH071423B2 (ja) | パルス発生回路 | |
| EP0474498B1 (en) | Synchronizing circuit | |
| US5272532A (en) | Horizontal AFC (automatic frequency control) circuit | |
| US4701800A (en) | Scanning line position control system for shifting the position of scanning lines to improve photographic reproduction quality | |
| JP2541124B2 (ja) | オ―ディオサンプリングクロック発生装置 | |
| JP2570383B2 (ja) | デジタル信号挿入装置 | |
| JP2573213B2 (ja) | 水平同期信号再生回路 | |
| JP2982524B2 (ja) | クロック発生回路 | |
| JPS6161310B2 (ja) | ||
| JP3114180B2 (ja) | 同期不連続検知装置 | |
| JP3398393B2 (ja) | Ｐｌｌ回路および信号処理装置 | |
| JP3024724B2 (ja) | スキュー検出回路 | |
| JPH027224B2 (ja) | ||
| JPS6046879B2 (ja) | 色副搬送波発生方式 | |
| JPH05300399A (ja) | Ｐｌｌ回路 | |
| JPH0523557B2 (ja) | ||
| JPS625550B2 (ja) | ||
| JPS6190595A (ja) | 搬送色信号処理回路 | |
| JPH0787525A (ja) | 自動位相制御装置 | |
| JPS63146664A (ja) | 垂直同期信号分離回路 | |
| JPS6266773A (ja) | 垂直同期検出回路 | |
| JPH02228889A (ja) | 画像処理回路 |