JP2541124B2 - オ―ディオサンプリングクロック発生装置 - Google Patents
オ―ディオサンプリングクロック発生装置Info
- Publication number
- JP2541124B2 JP2541124B2 JP5268193A JP26819393A JP2541124B2 JP 2541124 B2 JP2541124 B2 JP 2541124B2 JP 5268193 A JP5268193 A JP 5268193A JP 26819393 A JP26819393 A JP 26819393A JP 2541124 B2 JP2541124 B2 JP 2541124B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling clock
- audio
- audio sampling
- signal
- frequency division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はオーディオサンプリング
クロック発生装置に関し、特にＰＡＬ方式のビデオ信号
に同期したオーディオサンプリングクロック信号を発生
する装置に関するものである。
クロック発生装置に関し、特にＰＡＬ方式のビデオ信号
に同期したオーディオサンプリングクロック信号を発生
する装置に関するものである。
【０００２】
【従来の技術】ビデオ信号とオーディオ信号とを量子化
してＶＴＲ（ビデオテープレコーダ）やビデオディスク
等に記録する場合、編集作業を考慮してビデオ信号の１
フレームに入るオーディオ信号のサンプル数を一定とす
るが、そのためにビデオサンプリングクロック信号に同
期したオーディオサンプリングクロック信号を得る装置
が不可欠である。
してＶＴＲ（ビデオテープレコーダ）やビデオディスク
等に記録する場合、編集作業を考慮してビデオ信号の１
フレームに入るオーディオ信号のサンプル数を一定とす
るが、そのためにビデオサンプリングクロック信号に同
期したオーディオサンプリングクロック信号を得る装置
が不可欠である。
【０００３】図２は従来のオーディオサンプリングクロ
ック発生装置を用いたＰＡＬ方式のビデオ信号及びオー
ディオ信号の量子化処理装置の一例を示すブロック図で
ある。
ック発生装置を用いたＰＡＬ方式のビデオ信号及びオー
ディオ信号の量子化処理装置の一例を示すブロック図で
ある。
【０００４】図２において、同期分離回路２１，バース
トフラグ発生回路２２，フレームパルス発生回路２３，
バーストゲート回路２４，ＢＣＯ回路２５からなる回路
部分は、ビデオ信号のサンプリングパルスを得る手段で
あり、ビデオＡ／Ｄ変換回路２６はＰＡＬビデオ信号１
０２を量子化するものである。
トフラグ発生回路２２，フレームパルス発生回路２３，
バーストゲート回路２４，ＢＣＯ回路２５からなる回路
部分は、ビデオ信号のサンプリングパルスを得る手段で
あり、ビデオＡ／Ｄ変換回路２６はＰＡＬビデオ信号１
０２を量子化するものである。
【０００５】水平同期分離回路２７，分周カウンタ２
８，位相比較回路２９，電圧制御発振回路３０，分周カ
ウンタ３１からなる回路部分は、ビデオ信号に同期した
オーディオサンプリングクロックを発生する手段であ
り、オーディオＡ／Ｄ変換回路３２はオーディオ信号を
量子化するものである。
８，位相比較回路２９，電圧制御発振回路３０，分周カ
ウンタ３１からなる回路部分は、ビデオ信号に同期した
オーディオサンプリングクロックを発生する手段であ
り、オーディオＡ／Ｄ変換回路３２はオーディオ信号を
量子化するものである。
【０００６】ＰＡＬ信号におけるビデオ信号とオーディ
オ信号のサンプリング周波数は、 ｆAS＝３８４ｆH ／１２５ ｆAS：オーディオサンプリングクロック周波数 ｆH ：ＰＡＬ信号の水平同期周波数 の関係にある。
オ信号のサンプリング周波数は、 ｆAS＝３８４ｆH ／１２５ ｆAS：オーディオサンプリングクロック周波数 ｆH ：ＰＡＬ信号の水平同期周波数 の関係にある。
【０００７】従って、ＰＡＬビデオ信号２０１から得る
水平同期信号２０２を分周回路２８で１／１２５に分周
した信号と、電圧制御発振回路３０から得られるオーデ
ィオサンプリングクロック信号２０３を分周カウンタ３
１で１／３８４に分周した信号との位相誤差を位相比較
回路２９において検出し、この結果を電圧制御発振回路
３０にフィードバックすることにより、オーディオサン
プリングクロック周波数はＰＡＬ信号の水平同期周波数
に同期する。
水平同期信号２０２を分周回路２８で１／１２５に分周
した信号と、電圧制御発振回路３０から得られるオーデ
ィオサンプリングクロック信号２０３を分周カウンタ３
１で１／３８４に分周した信号との位相誤差を位相比較
回路２９において検出し、この結果を電圧制御発振回路
３０にフィードバックすることにより、オーディオサン
プリングクロック周波数はＰＡＬ信号の水平同期周波数
に同期する。
【０００８】ＰＡＬ信号の水平同期周波数とＢＣＯ回路
２５においてバースト信号に同期させて発生差せるビデ
オサンプリングクロック信号は同期関係にあるので、ビ
デオＡ／Ｄ変換回路２６に供給されるビデオサンプリン
グクロック信号とオーディオＡ／Ｄ変換回路３２に供給
されるオーディオサンプリングクロック信号とは同期し
ており、よって量子化されたディジタルオーディオ信号
をＰＡＬビデオ信号のフレームパルスで区切っていくこ
とが可能となる。
２５においてバースト信号に同期させて発生差せるビデ
オサンプリングクロック信号は同期関係にあるので、ビ
デオＡ／Ｄ変換回路２６に供給されるビデオサンプリン
グクロック信号とオーディオＡ／Ｄ変換回路３２に供給
されるオーディオサンプリングクロック信号とは同期し
ており、よって量子化されたディジタルオーディオ信号
をＰＡＬビデオ信号のフレームパルスで区切っていくこ
とが可能となる。
【０００９】
【発明が解決しようとする課題】この従来の装置では、
入力されるビデオ信号が安定して供給されるときは問題
なく動作できるが、ノイズや瞬断等で信号が乱れたとき
には、ビデオサンプリングクロック信号はＢＣＯ回路に
よるフライホイール効果によって比較的安定であるのに
対して、水平同期信号の乱れ方はストレートであるた
め、ビデオとオーディオのサンプリング同期関係が崩れ
ることになる。
入力されるビデオ信号が安定して供給されるときは問題
なく動作できるが、ノイズや瞬断等で信号が乱れたとき
には、ビデオサンプリングクロック信号はＢＣＯ回路に
よるフライホイール効果によって比較的安定であるのに
対して、水平同期信号の乱れ方はストレートであるた
め、ビデオとオーディオのサンプリング同期関係が崩れ
ることになる。
【００１０】また、入力信号が供給されずに内部同期で
動作しなければならないときには、水平同期信号がない
ため、ビデオとオーディオのサンプリング同期を取るこ
とはできない。ビデオサンプリングクロックから水平同
期信号を作り出すことは可能であるが、ＰＡＬビデオ信
号のサンプリング周波数として一般に用いられている４
SC（サブキャリア周波数の４倍）と水平同期周波数ｆH
とは、 ｆH ＝４ｆSC／（１１３５＋４／６２５） の関係にあって整数関係でないため、簡単な回路で構成
することはできない。
動作しなければならないときには、水平同期信号がない
ため、ビデオとオーディオのサンプリング同期を取るこ
とはできない。ビデオサンプリングクロックから水平同
期信号を作り出すことは可能であるが、ＰＡＬビデオ信
号のサンプリング周波数として一般に用いられている４
SC（サブキャリア周波数の４倍）と水平同期周波数ｆH
とは、 ｆH ＝４ｆSC／（１１３５＋４／６２５） の関係にあって整数関係でないため、簡単な回路で構成
することはできない。
【００１１】本発明の目的は、極めて簡単な構成でビデ
オ信号の有無に関係なく、オーディオサンプリングクロ
ックを発生でき外乱に強いオーディオサンプリングクロ
ック発生装置を提供することである。
オ信号の有無に関係なく、オーディオサンプリングクロ
ックを発生でき外乱に強いオーディオサンプリングクロ
ック発生装置を提供することである。
【００１２】
【課題を解決するための手段】本発明によるオーディオ
サンプリングクロック発生装置は、ビデオ信号をサンプ
リングするためのサンプリングクロック信号に同期した
オーディオサンプリングクロック信号を生成するオーデ
ィオサンプリングクロック発生装置であって、前記ビデ
オサンプリングクロック信号を分周して正規のオーディ
オサンプリングクロック周波数に近い概略オーディオサ
ンプリングクロック信号を得る可変分周手段と、前記概
略オーディオサンプリングクロック信号をビデオ信号の
１フレーム期間計数するフレームカウンタ手段と、前記
フレームカウンタ手段の計数内容に応じて前記可変分周
手段の分周数を制御する分周制御手段と、前記概略オー
ディオサンプリングクロック信号に位相同期した正規の
オーディオサンプリングクロック信号を生成するフェイ
ズロックドループ手段とを含むことを特徴とする。
サンプリングクロック発生装置は、ビデオ信号をサンプ
リングするためのサンプリングクロック信号に同期した
オーディオサンプリングクロック信号を生成するオーデ
ィオサンプリングクロック発生装置であって、前記ビデ
オサンプリングクロック信号を分周して正規のオーディ
オサンプリングクロック周波数に近い概略オーディオサ
ンプリングクロック信号を得る可変分周手段と、前記概
略オーディオサンプリングクロック信号をビデオ信号の
１フレーム期間計数するフレームカウンタ手段と、前記
フレームカウンタ手段の計数内容に応じて前記可変分周
手段の分周数を制御する分周制御手段と、前記概略オー
ディオサンプリングクロック信号に位相同期した正規の
オーディオサンプリングクロック信号を生成するフェイ
ズロックドループ手段とを含むことを特徴とする。
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１４】ＰＡＬビデオ信号を４ｆSC（サブキャリア
周波数の４倍）で量子化したときの１フレーム毎のサン
プル数は、１フレーム内のライン数が６２５であり、１
ライン内のサンプル数が１１３５＋４／６２５であるこ
とから、 １１３５×６２５＋４＝７０９，３７９ である。
周波数の４倍）で量子化したときの１フレーム毎のサン
プル数は、１フレーム内のライン数が６２５であり、１
ライン内のサンプル数が１１３５＋４／６２５であるこ
とから、 １１３５×６２５＋４＝７０９，３７９ である。
【００１５】また、放送用ＶＴＲやディスク装置では、
音声のサンプル周波数をビデオのサンプル周波数に同期
させることが義務付けられており、音声のサンプル周波
数は４８，０００ＨZ ，ＰＡＬビデオ信号のフレーム周
波数は２５ＨZ であることから、このときにビデオ信号
１フレーム内に含まれるオーディオサンプル数は、 ４８，０００÷２５＝１，９２０ である。
音声のサンプル周波数をビデオのサンプル周波数に同期
させることが義務付けられており、音声のサンプル周波
数は４８，０００ＨZ ，ＰＡＬビデオ信号のフレーム周
波数は２５ＨZ であることから、このときにビデオ信号
１フレーム内に含まれるオーディオサンプル数は、 ４８，０００÷２５＝１，９２０ である。
【００１６】いま、実際に設計する装置のハードウェア
を容易に構成できる様なサンプル数を考えると、 ７０９，３７９／（１，９２０×１６）＝２３．０９２ となり、このとき概略のオーディオサンプリングクロッ
クを得る分周カウンタの分周比は２３又は２４に設定で
きる。
を容易に構成できる様なサンプル数を考えると、 ７０９，３７９／（１，９２０×１６）＝２３．０９２ となり、このとき概略のオーディオサンプリングクロッ
クを得る分周カウンタの分周比は２３又は２４に設定で
きる。
【００１７】また、概略のオーディオサンプリングクロ
ックをビデオ信号の１フレーム期間計数するフレームカ
ウンタの総計数結果は、 １，９２０×１６−１＝３０，７１９ である（尚、カウンタにより１，９２０×１６＝３０，
７２０を計数し終えたときの数値は、３０，７１９とな
って“０”を初期値とするには−１する必要がある）。
ックをビデオ信号の１フレーム期間計数するフレームカ
ウンタの総計数結果は、 １，９２０×１６−１＝３０，７１９ である（尚、カウンタにより１，９２０×１６＝３０，
７２０を計数し終えたときの数値は、３０，７１９とな
って“０”を初期値とするには−１する必要がある）。
【００１８】以上の事実を考慮して図１に示す本発明の
実施例のブロックが得られる。図において、ＯＲ回路
１，カウンタ２，コンパレータ３，４，セレクタ５から
なる回路は、ビデオサンプリング信号１０１を分周する
可変分周回路を構成し、その分周出力１０２は正規のオ
ーディオサンプリング周波数に近い概略オーディオサン
プリングクロック信号となる。
実施例のブロックが得られる。図において、ＯＲ回路
１，カウンタ２，コンパレータ３，４，セレクタ５から
なる回路は、ビデオサンプリング信号１０１を分周する
可変分周回路を構成し、その分周出力１０２は正規のオ
ーディオサンプリング周波数に近い概略オーディオサン
プリングクロック信号となる。
【００１９】カウンタ２はビデオサンプリングクロック
１０１をカウントダウンするものであるが、この分周数
はセレクタ５による選択出力をＯＲ回路１を介してセル
フロードすることにより決定される。コンパレータ３及
び４はカウンタ２の分周出力が夫々「２３」及び「２
４」になったときに一致出力を生成するもので、そのと
きのセレクタ５がコンパレータ３の出力を選択していれ
ば、このコンパレータ３の出力がＯＲ回路１を介してカ
ウンタ２へセルフロードされリセットされることによ
り、その分周数が「２３」に設定される。
１０１をカウントダウンするものであるが、この分周数
はセレクタ５による選択出力をＯＲ回路１を介してセル
フロードすることにより決定される。コンパレータ３及
び４はカウンタ２の分周出力が夫々「２３」及び「２
４」になったときに一致出力を生成するもので、そのと
きのセレクタ５がコンパレータ３の出力を選択していれ
ば、このコンパレータ３の出力がＯＲ回路１を介してカ
ウンタ２へセルフロードされリセットされることによ
り、その分周数が「２３」に設定される。
【００２０】セレクタ５がコンパレータ４の出力を選択
していれば、このコンパレータ４の出力がカウンタ２へ
セルフロードされリセットされて、その分周数が「２
４」に設定される。
していれば、このコンパレータ４の出力がカウンタ２へ
セルフロードされリセットされて、その分周数が「２
４」に設定される。
【００２１】ＯＲ回路６，カウンタ７，コンパレータ８
からなる回路は、セレクタ５の出力である概略オーディ
オサンプリングクロック１０２をビデオ信号の１フレー
ム期間だけ計数するフレームカウンタであり、本例では
「３０７１９」の計数を行うべく、カウンタ７の出力が
コンパレータ８にて「３０７１９」と比較され、一致し
たときにその一致出力がＯＲ回路６を介してカウンタ７
へセルフロードされてリセットされるようになってい
る。
からなる回路は、セレクタ５の出力である概略オーディ
オサンプリングクロック１０２をビデオ信号の１フレー
ム期間だけ計数するフレームカウンタであり、本例では
「３０７１９」の計数を行うべく、カウンタ７の出力が
コンパレータ８にて「３０７１９」と比較され、一致し
たときにその一致出力がＯＲ回路６を介してカウンタ７
へセルフロードされてリセットされるようになってい
る。
【００２２】ＲＯＭ９はフレームカウンタの計数経過
（時々刻々の計数内容；０〜３０１７９）に応じて、前
段の可変分周回路の分周数を制御するものであり、ビデ
オ信号の１フレーム期間内で辻褄が合うように、分周数
を「２３」又は「２４」となるようにセレクタ５を制御
する。
（時々刻々の計数内容；０〜３０１７９）に応じて、前
段の可変分周回路の分周数を制御するものであり、ビデ
オ信号の１フレーム期間内で辻褄が合うように、分周数
を「２３」又は「２４」となるようにセレクタ５を制御
する。
【００２３】このように分周数としてフレームカウンタ
の計数内容に応じて「２３」又は「２４」に設定するよ
うにしているが、具体的にはＲＯＭ９の記憶内容とし
て、 ＡＢＳ｛７０９３７９×（Ｎ＋１）／（１９２０×１６）＋０．５｝ −ＡＢＳ｛７０９３７９×Ｎ／（１９２０×１６）＋０．５｝ なる演算結果を計数内容Ｎ（Ｎ＝０〜３０７１９）に応
じて予め設定しておけば、このＮをアドレス入力とする
ＲＯＭ９の読出し出力によって可変分周数が「２３」又
は「２４」に適宜制御され、これにより得られる概略オ
ーディオサンプリングクロック１０２の周波数は正規周
波数に最も近い整数値とすることができる。
の計数内容に応じて「２３」又は「２４」に設定するよ
うにしているが、具体的にはＲＯＭ９の記憶内容とし
て、 ＡＢＳ｛７０９３７９×（Ｎ＋１）／（１９２０×１６）＋０．５｝ −ＡＢＳ｛７０９３７９×Ｎ／（１９２０×１６）＋０．５｝ なる演算結果を計数内容Ｎ（Ｎ＝０〜３０７１９）に応
じて予め設定しておけば、このＮをアドレス入力とする
ＲＯＭ９の読出し出力によって可変分周数が「２３」又
は「２４」に適宜制御され、これにより得られる概略オ
ーディオサンプリングクロック１０２の周波数は正規周
波数に最も近い整数値とすることができる。
【００２４】こうして得られた概略オーディオサンプリ
ングクロック１０２は、次段のＰＬＬ（フェイズロック
ドループ）回路へ入力される。このＰＬＬ回路では、概
略オーディオサンプリングクロック１０２とＶＣＯ（電
圧制御発振回路）１１のカウンタ１２による分周出力と
が位相比較回路１０にて位相比較され、この比較出力に
てＶＣＯ１１の周波数制御が行われる。
ングクロック１０２は、次段のＰＬＬ（フェイズロック
ドループ）回路へ入力される。このＰＬＬ回路では、概
略オーディオサンプリングクロック１０２とＶＣＯ（電
圧制御発振回路）１１のカウンタ１２による分周出力と
が位相比較回路１０にて位相比較され、この比較出力に
てＶＣＯ１１の周波数制御が行われる。
【００２５】このＶＣＯ１１の発振出力はカウンタ１２
でカウントダウンされることにより１６ｆASC （オーデ
ィオサンプリング周波数の１６倍）とされ、これが概略
オーディオサンプリングクロック１０２の周波数と比較
されるので、この１６ｆASCをカウンタ１３でカウント
ダウンして得られる信号１０３は、ＰＬＬ回路の積分効
果によりビデオサンプリングクロック１周期分のジッタ
が平滑化され、よって正規のオーディオサンプリングク
ロック１０３となるのである。
でカウントダウンされることにより１６ｆASC （オーデ
ィオサンプリング周波数の１６倍）とされ、これが概略
オーディオサンプリングクロック１０２の周波数と比較
されるので、この１６ｆASCをカウンタ１３でカウント
ダウンして得られる信号１０３は、ＰＬＬ回路の積分効
果によりビデオサンプリングクロック１周期分のジッタ
が平滑化され、よって正規のオーディオサンプリングク
ロック１０３となるのである。
【００２６】尚、外部よりフレームクリアパルスを各カ
ウンタ２，７へ夫々ＯＲ回路１，６を介してセルフロー
ドパルスとして与えることにより、上記と同様な動作を
行わせることができる。
ウンタ２，７へ夫々ＯＲ回路１，６を介してセルフロー
ドパルスとして与えることにより、上記と同様な動作を
行わせることができる。
【００２７】
【発明の効果】以上のべた如く、本発明によれば、ビデ
オサンプリングクロックからオーディオサンプリングク
ロックを得ているので、ビデオ信号の有無にかかわらず
ビデオとオーディオとの同期関係が維持でき、外乱に対
しても強いものとなる。
オサンプリングクロックからオーディオサンプリングク
ロックを得ているので、ビデオ信号の有無にかかわらず
ビデオとオーディオとの同期関係が維持でき、外乱に対
しても強いものとなる。
【図１】本発明の実施例のブロック図である。
【図２】従来のオーディオサンプリングクロック発生装
置を用いたＰＡＬ方式のビデオ信号及びオーディオ信号
の量子化処理装置のブロック図である。
置を用いたＰＡＬ方式のビデオ信号及びオーディオ信号
の量子化処理装置のブロック図である。
【符号の説明】 １，６ ＯＲ回路 ２，７，１２，１３ カウンタ ３，４，８ コンパレータ ９ ＲＯＭ １０ 位相比較回路 １１ 電圧制御発振回路
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 9/802
Claims (3)
- 【請求項１】 ビデオ信号をサンプリングするためのサ
ンプリングクロック信号に同期したオーディオサンプリ
ングクロック信号を生成するオーディオサンプリングク
ロック発生装置であって、前記ビデオサンプリングクロ
ック信号を分周して正規のオーディオサンプリングクロ
ック周波数に近い概略オーディオサンプリングクロック
信号を得る可変分周手段と、前記概略オーディオサンプ
リングクロック信号をビデオ信号の１フレーム期間計数
するフレームカウンタ手段と、前記フレームカウンタ手
段の計数内容に応じて前記可変分周手段の分周数を制御
する分周制御手段と、前記概略オーディオサンプリング
クロック信号に位相同期した正規のオーディオサンプリ
ングクロック信号を生成するフェイズロックドループ手
段とを含むことを特徴とするオーディオサンプリングク
ロック発生装置。 - 【請求項２】 前記分周制御手段は、前記フレームカウ
ンタ手段の計数内容をアドレス入力とし予め前記分周手
段の分周制御情報を格納した記憶手段を有することを特
徴とする請求項１記載のオーディオサンプリングクロッ
ク発生装置。 - 【請求項３】 前記ビデオ信号はＰＡＬ方式であり、前
記フレームカウンタ手段の計数値は３０７１９であり、
前記分周制御手段は前記フレームカウンタ手段の計数内
容が０〜３０７１９に応じて前記可変分周手段の分周数
を制御するよう構成されていることを特徴とする請求項
１または２記載のオーディオサンプリングクロック発生
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5268193A JP2541124B2 (ja) | 1993-09-29 | 1993-09-29 | オ―ディオサンプリングクロック発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5268193A JP2541124B2 (ja) | 1993-09-29 | 1993-09-29 | オ―ディオサンプリングクロック発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07107494A JPH07107494A (ja) | 1995-04-21 |
| JP2541124B2 true JP2541124B2 (ja) | 1996-10-09 |
Family
ID=17455217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5268193A Expired - Fee Related JP2541124B2 (ja) | 1993-09-29 | 1993-09-29 | オ―ディオサンプリングクロック発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2541124B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067411A (en) * | 1996-09-23 | 2000-05-23 | Sillicon Graphics, Inc. | Adaptive frequency synthesizer with synchronization |
| JP2006060699A (ja) | 2004-08-23 | 2006-03-02 | Toshiba Corp | 信号処理装置 |
-
1993
- 1993-09-29 JP JP5268193A patent/JP2541124B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07107494A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208678A (en) | Audio and video data synchronization apparatus for recording and reproducing system | |
| JPS6337550B2 (ja) | ||
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| JP2541124B2 (ja) | オ―ディオサンプリングクロック発生装置 | |
| JPH0564171A (ja) | デイジタルビデオ・オーデイオ信号伝送方式及びデイジタルオーデイオ信号再生方法 | |
| US20020021520A1 (en) | Recording and reproduction of an information signal in/from a track on a record carrier | |
| US4387407A (en) | Video disc player having auxiliary vertical synchronizing generator | |
| US4701800A (en) | Scanning line position control system for shifting the position of scanning lines to improve photographic reproduction quality | |
| US5534939A (en) | Digital video clock generation system | |
| JPH0722380B2 (ja) | 映像信号用位相ロツク回路 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JP3398393B2 (ja) | Ｐｌｌ回路および信号処理装置 | |
| JPH0754965B2 (ja) | 水平同期再生装置 | |
| JP3024724B2 (ja) | スキュー検出回路 | |
| JP2570383B2 (ja) | デジタル信号挿入装置 | |
| JP2975807B2 (ja) | Ｖｔｒの映像信号処理回路 | |
| JPH09215005A (ja) | 標本化信号処理装置 | |
| JPH07105897B2 (ja) | 垂直同期信号作成回路 | |
| JPH0632468B2 (ja) | 同期回路 | |
| JPH01265721A (ja) | 位相同期回路 | |
| JPS60171869A (ja) | 同期信号発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |