JPH07105897B2

JPH07105897B2 - 垂直同期信号作成回路

Info

Publication number: JPH07105897B2
Application number: JP19751384A
Authority: JP
Inventors: 武新井; 正己江原; 浩行植山
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1984-09-20
Filing date: 1984-09-20
Publication date: 1995-11-13
Anticipated expiration: 2010-11-13
Also published as: JPS6174465A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明はテレビ受像機等の画像表示装置や画像ファイル
システム等の画像処理装置に使用される垂直同期信号作
成回路に関する。

（ロ）従来の技術序述の如き画像処理装置等に於いて、正確且つ安定した
内部垂直同期信号を作成する方法には、例えば特公昭59
-15595号公報に示されるように、水平周波数の整数倍の
周波数信号を垂直周波数まで分周して得る方法が従来か
ら賞用されている。

しかしながら、このような方法は、特に前述の画像ファ
イルシステムや画像走査速度変換装置等のように、種々
の画像信号−例えば、テレビ受像機、特殊再生VTR、或
いは、コンピュータ等からの画像信号−を扱う場合には
適切なものではない。なぜなら、上記の各画像信号では
水平、垂直同期信号の周波数やその両同期信号間の位相
関係が一定していないため、固定分周による方法では所
望の垂直周波数まで分周できなかったり、上記分周出力
によって開閉されるゲートを介して入力される外部垂直
同期信号を正確に取り込むことができない場合があるか
らである。

そこで、この方法に代わる簡単な方法として、外部垂直
同期信号を一定位相の基準信号のタイミングで取り込
み、これによって得た信号を内部垂直同期信号とするこ
とが考えられる。しかし、このように単に一定位相の基
準信号のタイミングで取り込んで同期化する方法では、
外部垂直同期信号の前縁が基準信号のタイミングに非常
に近い位置にあると、上記垂直同期信号の前縁部の位相
的揺らぎに対して、得られた内部垂直同期信号に前記基
準信号の１周期幅の位相変動が生じる。このような現象
は、特に2:1インタレース方式のテレビジョン複合映像
信号から分離された外部垂直同期信号が入力される場合
に顕著である。なぜなら、上記の如き外部垂直同期信号
では、前記複合映像信号中の垂直同期信号部の直前の信
号波形が奇数フィールドと偶数フィールドとで異なるこ
とや、映像信号部が同期信号レベルまでシフトしている
所謂ビデオ・イン・シンクが生じることによって、前述
の如き前縁部の“揺らぎ”が非常に発生しやすいからで
ある。従って、この方法は、安定した内部垂直同期信号
を必要とする前述の如き画像処理装置に採用できなかっ
た。

（ハ）発明が解決しようとする問題点本発明では、垂直周波数自体、或いは水平同期信号との
位相関係が異なる種々の外部垂直同期信号に対応でき、
しかも、上記垂直同期信号の位相揺らぎに対して、安定
且つ正確な内部垂直同期信号を作成できる垂直同期信号
作成回路を提供することを課題としている。

（ニ）問題点を解決するための手段本発明では、フィールド周期の外部垂直同期信号を分周
してフレーム周期の信号に変換する手段と、この信号を
基準信号のタイミングで取り込むことによってフレーム
周期の内部垂直同期信号を作成する手段と、この垂直同
期信号の１フレーム期間長を一定周波数の信号によって
計数する手段と、その計数値又はこの計数値と一定関係
にある数値を上記一定周波数信号の1/Nの周波数の信号
で計数することによって外部垂直同期信号に同期したフ
ィールド周期の内部垂直同期信号を作成する手段を構成
要件としている。

（ホ）作用上記構成に依れば、特定のフィールドのみに同期してい
ることによって各パルス間の位相変化の小さい前記フレ
ーム周期の信号が得られ、この信号に同期したフレーム
周期の内部垂直同期信号が作成され、このフレーム周期
の信号からフィールド周期の内部垂直同期信号が得られ
るので、元の外部垂直同期信号の前縁部の位置揺らぎの
影響が除去される。

（ヘ）実施例第１図は本発明の垂直同期信号作成回路の一実施例を示
している。同図に於いて、（１）は外部垂直同期信号
（以下、外部Ｖ信号と謂う）の入力端子、（２）はその
Ｖ信号に対する1/2分周回路、（３）はその分周出力信
号と上記Ｖ信号とを入力とするアンドゲート、（４）は
その出力信号を後述する内部水平同期のパルス（以下、
内部Ｈパルスと謂う）のタイミングで取り込むＤフリッ
プ・フロップ等からなる第１同期化回路である。（５）
はこの第１同期化回路と同一構成を可とし、その出力信
号を他の内部Ｈパルスによって取り込む第２同期化回
路、（６）はその出力信号の１周期内の内部Ｈパルス数
のカウントを行なう第１カウンタ、（７）はそのカウン
ト結果がプリセットされると共に、上記第２同期化回路
（５）の出力信号でリセットされる第２カウンタ、
（８）は内部垂直同期信号が導出される出力端子であ
る。

また、（９）は標準の水平周波数ｆ_Hの整数倍即ちnf
_H（ただしｎ≠１）を中心周波数とするVCO（電圧制御型
発振器）、（10）はその出力信号から周波数がｆ_Hで位
相が互いに異なる二つの基準信号即ち第１第２内部Ｈパ
ルス及び2f_Hのパルスを作成する分周回路、（11）はそ
の第２内部Ｈパルスと端子（12）に入力される外部Ｈパ
ルスとを位相検波する第１位相検出回路であり、これら
によってPLL（位相ロックループ）回路（13）を構成し
ている。（14）は前記第１第２内部Ｈパルスを導入し、
その何れか一方をフリップ・フロップ（15）の出力に応
じて選択するセレクタ回路、（16）はその選択されたＨ
パルスを第１同期化回路（４）に向けて出力すると共
に、該パルスのパルス幅を前後に広げた幅広パルスを作
成するウィンドウパルス作成回路、（17）はその幅広パ
ルスと前記アンドゲート（３）の出力信号との位相差を
検出する第２位相検出回路であり、この出力によって前
記フリップ・フロップ（15）が反転されるようになって
いる。なお、（18）は内部Ｈパルスの出力端子である。

斯る実施例の動作を第２図及び第３図の信号波形図を参
照して説明する。今、端子（１）に第２図に示すフィー
ルド周期（1V）の外部Ｖ信号（イ）が入力されたとする
と、1/2分周回路（２）の出力信号は同図（ロ）となっ
て、アンドゲート（３）の出力信号は同図（ハ）とな
る。この信号（ハ）は次の第１同期化回路（４）に於い
てウィンドウパルス作成回路（16）から出力される内部
Ｈパルスの前縁タイミングで取り込まれる。従って、
今、上記内部Ｈパルスとして、セレクタ回路（14）に入
力される第１第２内部Ｈパルス（ニ）（ホ）のうち第２
内部Ｈパルス（ホ）が出力されるものとすると、前記第
１同期化回路（４）の出力信号は同図（ヘ）のようにな
る。そして、この出力信号（ヘ）が第２同期化回路
（５）に於いて前記第１内部Ｈパルス（ニ）の前縁タイ
ミングで取り込まれるので、その出力信号は同図（ト）
のようになって2V周期即ちフレーム周期の内部垂直同期
信号が得られる。

一方、前記アンドゲート（３）の出力信号（ハ）の立上
りタイミングと、ウィンドウパルス作成回路（16）から
の幅広パルス（ヌ）（第３図）との位相比較が第２位相
検出回路（17）で行なわれる。ここで第２図と第３図で
同一文字を付したものは、同一信号を示している。従っ
て、第３図のｔ₁時点以前の状態でセレクタ回路（14）
から第１内部Ｈパルス（ニ）が出力されているものとす
ると、この状態では幅広パルス（ヌ）は図示のＰ₁、Ｐ₂
のようになり、このパルス（Ｐ₁）（Ｐ₂）期間内に前記
信号（ハ）の立上りが存在するか否かが検出される。す
なわち、Ｐ₁期間のように該期間内に上記立上りが存在
しない場合は、第２位相検出回路（17）の出力はそのま
ま維持されるが、Ｐ₂期間のように該期間内に上記立上
りが存在すると、ｔ₁時点で上記検出出力が発生する。
すると、この立上りによってフリップ・フロップ（15）
の出力（リ）が反転せしめられ、それによってセレクタ
回路（14）は第１内部Ｈパルス（ニ）を出力していた前
述の状態から、第２内部Ｈパルス（ホ）を出力する状態
に切換わる。

したがって、前記ウィンドウパルス作成回路（16）から
第１同期化回路（４）に与えるパルス（ル）も、ｔ₁時
点以後は図示のように第２内部Ｈパルス（ホ）となり、
このパルス（ホ）によって前述の如く信号（ハ）の同期
化（取り込み）が行なわれて、上記第１同期化回路
（４）から信号（ヘ）が得られる訳である。即ち、ここ
では第１第２内部Ｈパルス（ニ）（ホ）のうち、アンド
ゲート（３）からのフレーム周期の外部Ｖ信号（ハ）の
前縁（立上り）位置から充分離れている位相をもつ方の
内部Ｈパルスを選択し、そのＨパルスによって上記Ｖ信
号（ハ）を同期化している訳である。そして、上記ウィ
ンドウパルス作成回路（16）からの幅広パルス（ル）も
同様に図示の如く切換わるから、上述の動作が以後繰り
返されて行く。

次に前述のようにして第２同期化回路（５）から得たフ
レーム周期の内部Ｖ信号（ト）（第２図）はその前縁で
第１カウンタ（６）をリセッテする。従って、この第１
カウンタ（６）はこれがリセットされてから次にリセッ
トされるまで即ち、１フレーム期間（2V）内の第１内部
Ｈパルス数をカウントし、そのカウント値を第２カウン
タ（７）にプリセットする。この第２カウンタ（７）も
前記信号（ト）の前縁でリセットされるようになってお
り、このリセット後に分周回路（10）からの2f_Hのパル
スをカウントする。そして、この第２カウンタ（７）
は、前述のプリセット値までカウントすると出力を発生
すると共に、上記プリセット値までのカウントを再び行
ない、その後、次の内部Ｖ信号（ト）でリセットされ、
以後、この動作をと繰り返して行く。従って、この第２
カウンタ（７）の出力信号として第２図（チ）の如く外
部Ｖ信号（イ）に同期したフィールド周期の内部Ｖ信号
が得られることになる。

なお、本実施例では第１カウンタ（６）によって計数さ
れた１フレーム期間の計数値そのものを第２カウンタ
（７）に直接プリセットするようにしたが、このように
する代わりに上記計数値と予め設定した固定値の差に相
当する数値を第２カウンタ（７）にプリセットし、その
第２カウンタが上記固定値までカウントした時点で一旦
リセットされ、その後上記差の数値までカウントした時
点で出力を発生するように構成できる。この場合、第１
カウンタ（６）も上記固定値までカウントした時点で一
旦リセットされることによって、上記差の数値を直接出
力するようにすればよい。そして、このように構成すれ
ば、第１カウンタから第２カウンタへのプリセットのた
めの回路構成が簡単になる。

ここで、予め設定した固定値を零とすることにより、計
数値と予め設定した固定値との差に相当する数値は計数
値と同一になり、この実施例は特定の条件のときに、前
述した実施例と同一となる。

また、上記実施例は１フレーム２フィールドの信号を扱
う場合であるが、一般に１フレームがＮフィールド（Ｎ
は２以上の整数）で構成されている場合の信号にも適用
できる。

（ト）発明の効果本発明の垂直同期信号作成回路に依れば、垂直周波数自
体、或いは、水平同期信号との位相関係の異なる種々の
外部垂直同期信号に対応でき、しかも、上記垂直同期信
号の位相揺らぎに対して安定且つ正確な内部垂直同期信
号を作成できる。しかも、回路構成も比較的簡単で安価
に実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図及び第
３図はその動作説明のための信号波形図である。（１）：外部垂直同期信号入力端子、（８）：内部垂直
同期信号出力端子、（12）：外部水平同期信号入力端
子。

Claims

【特許請求の範囲】

【請求項１】１フレームがＮフィールドで構成されたフ
ィールド周期の外部垂直同期信号を1/Nで分周し、フレ
ーム周期の信号に変換するフレーム変換手段と、前記外部垂直同期信号に同期した外部水平同期信号を基
準としてPLL制御される発振手段から発生され、位相が
互いに異なる第１及び第２の基準信号を得る基準信号発
生手段と、前記フレーム周期の信号を前記基準信号発生手段から得
た前記第１及び第２の基準信号のうちから選択されたい
ずれか一方の発生タイミングで取り込み、この基準信号
で同期化したフレーム周期の内部垂直同期信号を作成す
る垂直同期信号生成手段と、前記第１及び第２の基準信号のうち選択された基準信号
と、前記フレーム周期の信号とを位相比較し、位相差が
ないとき、選択されている基準信号とは逆の基準信号を
選択する基準信号設定手段と、一定周波数の信号によって計数を行い、前記内部垂直同
期信号の１フレーム期間長を計数した計数値、或るいは
この計数値と予め設定した固定値との差の数値を出力す
る第１の計数手段と、上記一定周波数信号のＮ倍の周波数の信号で計数を行
い、前記第１の計数手段から出力された前記計数値を計
数した時点で、或るいは前記固定値を計数したときにリ
セットされ、その後、前記第１の計数手段から出力され
た前記差の数値を計数した時点で出力を発生する第２の
計数手段とからなり、この第２の計数手段の出力により前記外部垂直同期信号
に同期したフィールド周期の内部垂直同期信号を得るよ
うにした垂直同期信号作成回路。