JP3024724B2 - スキュー検出回路 - Google Patents
スキュー検出回路Info
- Publication number
- JP3024724B2 JP3024724B2 JP5262769A JP26276993A JP3024724B2 JP 3024724 B2 JP3024724 B2 JP 3024724B2 JP 5262769 A JP5262769 A JP 5262769A JP 26276993 A JP26276993 A JP 26276993A JP 3024724 B2 JP3024724 B2 JP 3024724B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- latch
- skew
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＶＴＲの再生信号など
のようにスキュー歪み（不連続な信号）を含むビデオ信
号から、同スキュー歪みを検出し、スキューパルスを生
成するスキュー検出回路に関する。
のようにスキュー歪み（不連続な信号）を含むビデオ信
号から、同スキュー歪みを検出し、スキューパルスを生
成するスキュー検出回路に関する。
【０００２】
【従来の技術】従来、ＶＨＳ規格等のＶＴＲの再生信号
は、複数の再生ヘッドからの信号を切り換えているの
で、ヘッド切り換え時に信号の不連続点（スキュー歪
み）を生じる。例えば、図６に示すような従来のＰＬＬ
（Ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ）を用いた位相
同期クロック生成装置では、ＶＴＲを再生したビデオ信
号を同期分離部２０で水平同期分離して水平同期信号
（Ｈ．ＳＹＮＣ）を取り出し、同Ｈ．ＳＹＮＣを位相差
検出部２１の第一の入力に与えるとともに、第二の入力
に分周器２４の出力を入力する。一方、前記位相差検出
部２１の出力はＬＰＦ（低域通過フィルタ）２２に供給
され、前記ＬＰＦ２２の出力でＶＣＯ（電圧制御発振
器）２３を制御し、ＶＣＯ２３の出力はクロック出力
（システムクロック：ｎｆＨ）とするとともに、前記分
周器２４に入力し分周してｆＨを生成し、同ｆＨを前記
位相差検出部２１の第二の入力に帰還させる。上記の位
相同期クロック生成装置に、図５の（イ）に示す、再生
ヘッド切り換えによって発生したスキューを含むＨ．Ｓ
ＹＮＣを入力すると、位相差検出部２１は今までのｆＨ
とスキューを含むＨ．ＳＹＮＣとの位相差を検出し、そ
の結果、ＰＬＬの収束時定数に従い、ｆＨをスキューを
含むＨ．ＳＹＮＣにロックさせるように動作する。しか
し、一般には、上記ロックが完了するまで１０数水平ラ
インの期間（ロック時間）を要するので、上記位相同期
クロックを使用してビデオ信号処理をして作成した画像
は、図７の（イ）に示すような、表示画面の上部が水平
方向にずれて歪んだ絵となる問題があった。特に、アン
ダースキャン表示されることが普通であるマルチメディ
ア対応パソコンや、画面いっぱいに表示するＰＤＰ（プ
ラズマディスプレイ）に、ＶＴＲの再生映像を表示する
場合、前記したスキューにより表示画面上部が水平方向
に歪んだ状態となり、大きな問題となっていた。
は、複数の再生ヘッドからの信号を切り換えているの
で、ヘッド切り換え時に信号の不連続点（スキュー歪
み）を生じる。例えば、図６に示すような従来のＰＬＬ
（Ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ）を用いた位相
同期クロック生成装置では、ＶＴＲを再生したビデオ信
号を同期分離部２０で水平同期分離して水平同期信号
（Ｈ．ＳＹＮＣ）を取り出し、同Ｈ．ＳＹＮＣを位相差
検出部２１の第一の入力に与えるとともに、第二の入力
に分周器２４の出力を入力する。一方、前記位相差検出
部２１の出力はＬＰＦ（低域通過フィルタ）２２に供給
され、前記ＬＰＦ２２の出力でＶＣＯ（電圧制御発振
器）２３を制御し、ＶＣＯ２３の出力はクロック出力
（システムクロック：ｎｆＨ）とするとともに、前記分
周器２４に入力し分周してｆＨを生成し、同ｆＨを前記
位相差検出部２１の第二の入力に帰還させる。上記の位
相同期クロック生成装置に、図５の（イ）に示す、再生
ヘッド切り換えによって発生したスキューを含むＨ．Ｓ
ＹＮＣを入力すると、位相差検出部２１は今までのｆＨ
とスキューを含むＨ．ＳＹＮＣとの位相差を検出し、そ
の結果、ＰＬＬの収束時定数に従い、ｆＨをスキューを
含むＨ．ＳＹＮＣにロックさせるように動作する。しか
し、一般には、上記ロックが完了するまで１０数水平ラ
インの期間（ロック時間）を要するので、上記位相同期
クロックを使用してビデオ信号処理をして作成した画像
は、図７の（イ）に示すような、表示画面の上部が水平
方向にずれて歪んだ絵となる問題があった。特に、アン
ダースキャン表示されることが普通であるマルチメディ
ア対応パソコンや、画面いっぱいに表示するＰＤＰ（プ
ラズマディスプレイ）に、ＶＴＲの再生映像を表示する
場合、前記したスキューにより表示画面上部が水平方向
に歪んだ状態となり、大きな問題となっていた。
【０００３】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、ビデオ信号のスキュー歪みを検出
して、同スキュー歪みに同期したスキューパルスを生成
するスキュー検出回路を提供することを目的とする。
鑑みなされたもので、ビデオ信号のスキュー歪みを検出
して、同スキュー歪みに同期したスキューパルスを生成
するスキュー検出回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、入力したクロック信号を数えるカウンタと、同カウ
ンタの計数値を予め設定している上限基準値および下限
基準値と比較し比較結果に基づく信号を出力するウイン
ドコンパレータと、前記ウインドコンパレータの出力信
号を一時記憶するラッチと、入力した水平同期信号およ
びクロック信号に基づき同水平同期信号の開始点に同期
した１個のクロック信号でなる水平パルスを生成すると
ともに前記カウンタに同水平パルスをリセット信号とし
て供給する水平パルス生成部と、前記ラッチの出力信号
と水平パルスとを入力して論理演算するゲートとでな
る。
に、入力したクロック信号を数えるカウンタと、同カウ
ンタの計数値を予め設定している上限基準値および下限
基準値と比較し比較結果に基づく信号を出力するウイン
ドコンパレータと、前記ウインドコンパレータの出力信
号を一時記憶するラッチと、入力した水平同期信号およ
びクロック信号に基づき同水平同期信号の開始点に同期
した１個のクロック信号でなる水平パルスを生成すると
ともに前記カウンタに同水平パルスをリセット信号とし
て供給する水平パルス生成部と、前記ラッチの出力信号
と水平パルスとを入力して論理演算するゲートとでな
る。
【０００５】
【作用】以上のように構成したので、予め、ウインドコ
ンパレータの上限基準値および下限基準値として、水平
同期信号の正規の発生期間の上限値および下限値を所要
の値に設定しておき、スキューを含む水平同期信号を水
平パルス生成部にクロック信号とともに供給すると、
水平パルスが、前記水平同期信号の正規の発生期間に存
在する場合は、スキューパルスは発生させない。水平
パルスが、前記水平同期信号の正規の発生期間以外に存
在する場合は、同水平パルスに同期したスキューパルス
を生成し出力する。
ンパレータの上限基準値および下限基準値として、水平
同期信号の正規の発生期間の上限値および下限値を所要
の値に設定しておき、スキューを含む水平同期信号を水
平パルス生成部にクロック信号とともに供給すると、
水平パルスが、前記水平同期信号の正規の発生期間に存
在する場合は、スキューパルスは発生させない。水平
パルスが、前記水平同期信号の正規の発生期間以外に存
在する場合は、同水平パルスに同期したスキューパルス
を生成し出力する。
【０００６】
【実施例】以下、本発明によるスキュー検出回路につい
て、図を用いて詳細に説明する。図１は、本発明による
スキュー検出回路の実施例ブロック図である。１は入力
したクロック信号を数えるカウンタである。２は前記カ
ウンタ１の計数値を設定してある上限の基準値と比較す
るための上限比較器であり、３は前記カウンタ１の計数
値を設定してある下限の基準値と比較するための下限比
較器である。４は上限比較器２と下限比較器３との出力
信号を入力して論理演算するＮＯＲゲートである。（以
上２〜４でウインドコンパレータを構成する）５は、前
記ＮＯＲゲート４の出力信号を一時記憶するＤラッチで
ある。６は入力した水平同期信号（Ｈ．ＳＹＮＣ）およ
びクロックに基づき、同Ｈ．ＳＹＮＣの開始エッジに同
期した１個のクロック信号でなる水平パルスを生成する
とともに、前記カウンタ１に同水平パルスをリセット信
号として供給する水平パルス生成部である。７は、前記
Ｄラッチ５の出力信号と水平パルスとを入力して論理演
算し、スキューパルスを生成し出力するＯＲゲートであ
る。
て、図を用いて詳細に説明する。図１は、本発明による
スキュー検出回路の実施例ブロック図である。１は入力
したクロック信号を数えるカウンタである。２は前記カ
ウンタ１の計数値を設定してある上限の基準値と比較す
るための上限比較器であり、３は前記カウンタ１の計数
値を設定してある下限の基準値と比較するための下限比
較器である。４は上限比較器２と下限比較器３との出力
信号を入力して論理演算するＮＯＲゲートである。（以
上２〜４でウインドコンパレータを構成する）５は、前
記ＮＯＲゲート４の出力信号を一時記憶するＤラッチで
ある。６は入力した水平同期信号（Ｈ．ＳＹＮＣ）およ
びクロックに基づき、同Ｈ．ＳＹＮＣの開始エッジに同
期した１個のクロック信号でなる水平パルスを生成する
とともに、前記カウンタ１に同水平パルスをリセット信
号として供給する水平パルス生成部である。７は、前記
Ｄラッチ５の出力信号と水平パルスとを入力して論理演
算し、スキューパルスを生成し出力するＯＲゲートであ
る。
【０００７】次に、図２に従って本発明によるスキュー
検出回路の動作を説明する。カウンタ１を、Ｈ．ＳＹＮ
Ｃの開始エッジに同期した１個のクロック信号でなる水
平パルスでリセットし、例えば、４ｆｓｃ（色副搬送波
の４倍：１４．３２ＭＨｚ）のクロックでカウント開始
する。この場合、１水平走査期間のカウンタ１の計数値
は９１０となる。実際には、入力したＨ．ＳＹＮＣにジ
ッタがあり、リセットタイミングの精度などの影響で、
９１０±５程度の範囲となる。また、スキュー歪みは最
大で水平走査期間の２倍未満であるので、前記カウンタ
１は０から最大１８２０まで計数できることが必要であ
る。以上の条件から、正規の水平パルス発生期間を前記
９１０±５程度の範囲とし、ウインドコンパレータの上
限比較器２の基準値に９１５、下限比較器３の基準値に
９０５を設定しておき、スキューを含む水平同期信号を
水平パルス生成部６にシステムクロックとともに供給す
る。カウンタ１は水平パルスでリセットされ、その時の
計数値をウインドコンパレータが比較し、同計数値が０
から９０５および９１５から１８２０の範囲にある場合
は、前記水平パルスはスキューであるとし、同水平パル
スに同期した１個のクロック信号でなるスキューパルス
を出力する。また、前記計数値が９０５から９１５のの
範囲にある場合は、前記水平パルスは正規の水平パルス
発生期間の範囲内にあるので、スキューパルスは出力し
ない。尚、図３に示すように、水平パルス生成部は水平
同期信号の立ち下がりをクロックにより一時記憶する第
一のＤラッチ１０と、同第一のＤラッチ１０の反転出力
を前記クロックにより一時記憶する第二のＤラッチ１２
と、前記第一のＤラッチ１０および第二のＤラッチ１２
の出力を論理演算するＯＲゲート１１とでなり、立ち下
がりが有効である負の水平パルスを出力するように構成
しても良い。
検出回路の動作を説明する。カウンタ１を、Ｈ．ＳＹＮ
Ｃの開始エッジに同期した１個のクロック信号でなる水
平パルスでリセットし、例えば、４ｆｓｃ（色副搬送波
の４倍：１４．３２ＭＨｚ）のクロックでカウント開始
する。この場合、１水平走査期間のカウンタ１の計数値
は９１０となる。実際には、入力したＨ．ＳＹＮＣにジ
ッタがあり、リセットタイミングの精度などの影響で、
９１０±５程度の範囲となる。また、スキュー歪みは最
大で水平走査期間の２倍未満であるので、前記カウンタ
１は０から最大１８２０まで計数できることが必要であ
る。以上の条件から、正規の水平パルス発生期間を前記
９１０±５程度の範囲とし、ウインドコンパレータの上
限比較器２の基準値に９１５、下限比較器３の基準値に
９０５を設定しておき、スキューを含む水平同期信号を
水平パルス生成部６にシステムクロックとともに供給す
る。カウンタ１は水平パルスでリセットされ、その時の
計数値をウインドコンパレータが比較し、同計数値が０
から９０５および９１５から１８２０の範囲にある場合
は、前記水平パルスはスキューであるとし、同水平パル
スに同期した１個のクロック信号でなるスキューパルス
を出力する。また、前記計数値が９０５から９１５のの
範囲にある場合は、前記水平パルスは正規の水平パルス
発生期間の範囲内にあるので、スキューパルスは出力し
ない。尚、図３に示すように、水平パルス生成部は水平
同期信号の立ち下がりをクロックにより一時記憶する第
一のＤラッチ１０と、同第一のＤラッチ１０の反転出力
を前記クロックにより一時記憶する第二のＤラッチ１２
と、前記第一のＤラッチ１０および第二のＤラッチ１２
の出力を論理演算するＯＲゲート１１とでなり、立ち下
がりが有効である負の水平パルスを出力するように構成
しても良い。
【０００８】図４は、本発明によるスキュー検出回路を
ＰＬＬを用いた位相同期クロック生成装置に応用した場
合の実施例ブロック図である。尚、図６に示した従来例
のブロック図と同一の箇所は同一番号を付し、説明を省
略する。２５はシステムクロック（ｎｆＨ）およびＨ．
ＳＹＮＣを入力し、スキュー歪みを検出するスキュー検
出部である。この実施例では、図５の（ロ）に示すよう
なスキューを含むＨ．ＳＹＮＣが入力されると、スキュ
ー検出部２５が前記スキューに同期したスキューパルス
で、分周器２４を構成する、例えば、カウンタをリセッ
トすることにより、ｆＨの位相は切り換え後のＨ．ＳＹ
ＮＣに即座に同期できる。従って、図７の（ロ）に示す
ように、上記位相同期クロックを使用してビデオ信号処
理をして作成した画像は、水平方向の乱れのない高品質
の絵とすることができる。
ＰＬＬを用いた位相同期クロック生成装置に応用した場
合の実施例ブロック図である。尚、図６に示した従来例
のブロック図と同一の箇所は同一番号を付し、説明を省
略する。２５はシステムクロック（ｎｆＨ）およびＨ．
ＳＹＮＣを入力し、スキュー歪みを検出するスキュー検
出部である。この実施例では、図５の（ロ）に示すよう
なスキューを含むＨ．ＳＹＮＣが入力されると、スキュ
ー検出部２５が前記スキューに同期したスキューパルス
で、分周器２４を構成する、例えば、カウンタをリセッ
トすることにより、ｆＨの位相は切り換え後のＨ．ＳＹ
ＮＣに即座に同期できる。従って、図７の（ロ）に示す
ように、上記位相同期クロックを使用してビデオ信号処
理をして作成した画像は、水平方向の乱れのない高品質
の絵とすることができる。
【０００９】
【発明の効果】以上説明したように、ビデオ信号のスキ
ュー歪みを検出して、同スキュー歪みに同期したスキュ
ーパルスを生成するスキュー検出回路を提供する。従っ
て、このスキュー検出回路を使用してＰＬＬを用いた位
相同期クロック生成装置を作成し、同位相同期クロック
生成装置のクロックを映像信号処理に用いることによ
り、例えば、ＶＴＲの再生画像をアンダースキャン表示
されることが普通であるマルチメディア対応パソコン
や、画面いっぱいに表示するＰＤＰ（プラズマディスプ
レイ）に表示する場合、従来問題であったスキューによ
り表示画面の上部が水平方向に歪んだ状態が改善され、
高品位の映像が得られるメリットがある。
ュー歪みを検出して、同スキュー歪みに同期したスキュ
ーパルスを生成するスキュー検出回路を提供する。従っ
て、このスキュー検出回路を使用してＰＬＬを用いた位
相同期クロック生成装置を作成し、同位相同期クロック
生成装置のクロックを映像信号処理に用いることによ
り、例えば、ＶＴＲの再生画像をアンダースキャン表示
されることが普通であるマルチメディア対応パソコン
や、画面いっぱいに表示するＰＤＰ（プラズマディスプ
レイ）に表示する場合、従来問題であったスキューによ
り表示画面の上部が水平方向に歪んだ状態が改善され、
高品位の映像が得られるメリットがある。
【図１】本発明によるスキュー検出回路の実施例ブロッ
ク図である。
ク図である。
【図２】本発明によるスキュー検出回路の動作を表すタ
イムチャートである。
イムチャートである。
【図３】本発明によるスキュー検出回路の水平パルス生
成部の１実施例回路図である。
成部の１実施例回路図である。
【図４】本発明によるスキュー検出回路をＰＬＬを用い
た位相同期クロック生成装置に応用した場合の実施例ブ
ロック図である。
た位相同期クロック生成装置に応用した場合の実施例ブ
ロック図である。
【図５】位相同期クロック生成装置の動作を表すタイム
チャートである。
チャートである。
【図６】従来のＰＬＬを用いた位相同期クロック生成装
置の実施例ブロック図である。
置の実施例ブロック図である。
【図７】ＶＴＲ等スキュー歪みを含む再生画像のアンダ
ースキャン表示例である。
ースキャン表示例である。
１ カウンタ ２ 上限比較器 ３ 下限比較器 ４ ＮＯＲゲート ５ Ｄラッチ ６ 水平パルス生成部 ７ ＯＲゲート １０ 第一のＤラッチ １１ ＯＲゲート １２ 第二のＤラッチ ２０ 同期分離部 ２１ 位相差検出部 ２２ ＬＰＦ（低域通過フィルタ） ２３ ＶＣＯ（電圧制御発振器） ２４ 分周器 ２５ スキュー検出部
Claims (4)
- 【請求項１】 入力したクロック信号を計数するカウン
タと、同カウンタの計数値を予め設定している上限基準
値および下限基準値と比較し比較結果に基づく信号を出
力するウインドコンパレータと、前記ウインドコンパレ
ータの出力信号を一時記憶するラッチと、入力した水平
同期信号およびクロック信号に基づき同水平同期信号の
開始点に同期した１個のクロック信号でなる水平パルス
を生成するとともに前記カウンタに同水平パルスをリセ
ット信号として供給する水平パルス生成部と、前記ラッ
チの出力信号と水平パルスとを入力して論理演算するゲ
ートとでなることを特徴とするスキュー検出回路。 - 【請求項２】 上記水平パルス生成部を、水平同期信号
をクロックにより一時記憶する第一ラッチと、同第一ラ
ッチの反転出力を前記クロックにより一時記憶する第二
ラッチと、前記第一ラッチおよび第二ラッチの出力を論
理演算するゲートとで構成する請求項１記載のスキュー
検出回路。 - 【請求項３】 上記ウインドコンパレータを、上限比較
器と、下限比較器と、それらの出力を論理演算するゲー
トとで構成する請求項１記載のスキュー検出回路。 - 【請求項４】 上記カウンタと、水平パルス生成部とに
同一のクロック信号を供給してなる請求項１記載のスキ
ュー検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5262769A JP3024724B2 (ja) | 1993-10-20 | 1993-10-20 | スキュー検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5262769A JP3024724B2 (ja) | 1993-10-20 | 1993-10-20 | スキュー検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07123366A JPH07123366A (ja) | 1995-05-12 |
| JP3024724B2 true JP3024724B2 (ja) | 2000-03-21 |
Family
ID=17380339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5262769A Expired - Lifetime JP3024724B2 (ja) | 1993-10-20 | 1993-10-20 | スキュー検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024724B2 (ja) |
-
1993
- 1993-10-20 JP JP5262769A patent/JP3024724B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07123366A (ja) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4690636B2 (ja) | 入力ビデオ信号と出力ビデオ信号を垂直にロックさせるための方法および装置 | |
| US4962427A (en) | TV receiver including multistandard OSD | |
| US5155595A (en) | Genlock frequency generator | |
| US20100110062A1 (en) | Metod for Synchronizing Display of Images in a Multi-Display Computer System | |
| EP0461897B1 (en) | A horizontal synchronizing signal separation circuit for a display apparatus | |
| US8233092B2 (en) | Video signal processing device | |
| KR100315246B1 (ko) | 디지털 표시 장치용 위상 동기 루프 회로 | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
| JP3024724B2 (ja) | スキュー検出回路 | |
| JP3085505B2 (ja) | スキュー対応ｐｌｌ回路 | |
| JP3417154B2 (ja) | 表示装置 | |
| US5594553A (en) | Video signal recording and reproducing apparatus using signal modification to remove jitter | |
| JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JP3019310B2 (ja) | 自動周波数制御回路 | |
| JPH0523018Y2 (ja) | ||
| EP0472326A2 (en) | Horizontal synchronizing signal separation circuit | |
| JP3541628B2 (ja) | スーパーインポーズ装置 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| JP2591819B2 (ja) | 文字信号同期再生回路 | |
| JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
| JP2570383B2 (ja) | デジタル信号挿入装置 | |
| KR100224579B1 (ko) | 위상 고정 루프를 이용하는 영상 시스템의 수평동기 장치 및 방법 |