JPH0632468B2 - 同期回路 - Google Patents

同期回路

Info

Publication number
JPH0632468B2
JPH0632468B2 JP60027722A JP2772285A JPH0632468B2 JP H0632468 B2 JPH0632468 B2 JP H0632468B2 JP 60027722 A JP60027722 A JP 60027722A JP 2772285 A JP2772285 A JP 2772285A JP H0632468 B2 JPH0632468 B2 JP H0632468B2
Authority
JP
Japan
Prior art keywords
signal
frequency
phase
frequency oscillator
variable frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60027722A
Other languages
English (en)
Other versions
JPS61189093A (ja
Inventor
啓二 叶多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60027722A priority Critical patent/JPH0632468B2/ja
Publication of JPS61189093A publication Critical patent/JPS61189093A/ja
Publication of JPH0632468B2 publication Critical patent/JPH0632468B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
A 産業上の利用分野 B 発明の概要 C 従来の技術 D 発明が解決しようとする問題点 E 問題点を解決するための手段(第1図) F 作用 G 実施例 G1同期回路の説明(第1図) G2非同期検出の説明(第1図,第2図) H 発明の効果 A 産業上の利用分野 本発明は、例えばビデオテープレコーダの再生系に用い
られる同期回路に関する。
B発明の概要 本発明はビデオテープレコーダの再生系等に用いられる
同期回路に関し、バーストを基準とする位相同期ループ
に非同期のときのみ周波数同期ループを付加することに
より、耐ノイズ特性のよい良好な再生クロツク信号が得
られるようにするものである。
C 従来の技術 従来の例えばビデオテープレコーダの再生同期回路にお
いては、同期信号またはバースト信号中の1波の位相情
報を基準信号として、PLLを用いて再生信号に同期した
再生クロツク信号を得るようにしていた。
ところがこの場合に、PLLの周波数応答性を上げ、いわ
ゆるジツタに追随させようとすると、基準信号に混入す
るノイズの影響を極めて受け易くなり、再生クロツク信
号のS/Nが極めて悪化してしまうことになつていた。
D発明が解決しようとする問題点 従来の回路は上述のように構成されていた。このためい
わゆるジツタに追随させようとすると再生クロツク信号
のS/Nが極めて悪化してしまう問題点があつた。
E問題点を解決するための手段 本発明は、入力信号(入力端子(1))のバースト(バー
ストゲート(2))と、可変周波数発振器(6)を分周(分周
器(8))して得られた第一の分周出力とを位相比較(掛
算器(3))して位相誤差信号を生成し、前記可変周波数
発振器に供給する位相同期ループ(10)と、上記入力信号
の水平同期信号(同期分離回路(11))を基準とし、上記
分周出力と同じ周波数出力を得るPLL(12)と、該PL
Lの出力と上記分周出力とを周波数比較(周波数比較器
(13))して周波数誤差信号を生成し、上記可変周波数発
振器に供給する周波数同期ループ(20)と、上記水平同期
信号と上記可変周波数発振器を分周(再生水平同期発生
回路(21))して得られた水平同期周波数に等しい第二の
分周出力とを位相比較し、上記バーストと上記可変周波
数発振器とが非同期状態にあることを検出する非同期状
態検出回路(29)とを備え、上記バーストと上記可変周波
数発振器とが非同期状態にないとき上記可変周波数発振
器に上記位相誤差信号だけを供給するとともに、上記バ
ーストと上記可変周波数発振器とが非同期状態にあると
き上記可変周波数発振器に上記位相誤差信号と上記周波
数誤差信号とを供給する(スイッチ(14))ことを特徴と
する同期回路である。
F 作用 この回路によれば、バーストを基準とする位相同期ルー
プに非同期のときのみ周波数同期ループを付加すること
により、耐ノイズ特性のよい良好な再生クロツク信号を
得ることができる。
G 実施例 G同期回路の説明 第1図において、例えばビデオテープレコーダからの再
生映像信号が入力端子(1)に供給される。この入力信号
がバーストゲート(2)に供給され、信号中のバースト信
号が抽出される。このバースト信号は例えば165H
Hは水平周波数)の周波数で信号の基準となる位相情報
を有している。このバースト信号が掛算器(3)、ローパ
スフイルタ(LPF)(4)、加算器(5)を通じて電圧制御型
可変周波数発振器(VCO)(6)に供給され、このVCO(6)で
発振された例えば660Hのクロツク信号が出力端子(7)
に取り出される。
さらにこのクロツク信号が1/4分周器(8)に供給されて16
5Hの信号が形成され、この信号が掛算器(3)に供給さ
れる。これによつて位相同期ループ(10)が構成される。
ここで掛算器(3)には、バーストゲート(2)で抽出された
バースト信号の全波(例えば6波)が供給され、この全
波に対して位相同期が行われるので、この位相ループは
極めてS/Nの良い構成となつている。ただしこの場合
に、周波数同期は正確ではない。
そこで図において、入力端子(1)からの信号が同期分離
回路(11)に供給されて水平同期信号が分離され、この信
号がPLL(12)に供給されて165Hの信号が形成される。
この信号と分周器(8)からの165Hの信号とが周波数比
較器(13)に供給され、この比較出力がスイツチ(14)を通
じて加算器(5)に供給される。これによつて周波数同期
ループ(20)が構成される。
ところがここでPLL(12)に応答性の高いものを用いる
と、前述のように耐ノイズ特性が悪化する。これに対し
て応答速度の遅いものを用いてこの信号で連続的に周波
数同期ループ(20)を働かせると、過渡信号が外乱となつ
て、かえつて周波数同期を乱すことになる。
そこでこの図において、周波数同期ループ(20)にスイツ
チ(14)が設けられ、周波数同期の非同期時のみこのスイ
ツチ(14)がオンするようにされる。これにより同期時に
はS/Nが劣化されることがなく、位相及び周波数同期の
かけられた良好な再生クロツク信号を得ることができ
る。
非同期検出の説明 さらに図において、同期分離回路(11)からの分離された
水平同期信号が再生水平同期発生回路(21)に供給され
て、例えば第2図の波形図に示すように、パルス幅が1/
165Hの再生同期信号aが形成される。この信号aがイ
ンバータ(22)を通じて窓パルス発生回路(23)のロード端
子に供給される。
ここで発生回路(23)は例えば163を計数するカウンタで
あつて、計数端子に分周器(8)からの165Hのクロツク
信号b(波形図参照)が供給されることにより、信号a
の次の信号bの立ち上がりから計数を開始し、この間の
出力が“0”とされ、163を計数した後に出力が“1”
にされて、波形図に示すようなパルス幅が2/165Hの窓
パルスcが形成される。
この窓パルスcと再生同期信号aとがナンド回路(24)に
供給され、この出力信号がアンド回路(25)を通じてカウ
ンタ(26)のロード端子に供給される。このカウンタ(26)
の計数端子にクロツク信号bが供給され、このカウンタ
(26)で165が計数され、そのキヤリー出力がインバータ
(27)を通じてアンド回路(25)に供給される。
これによつてカウンタ(26)からは再生同期信号aに同期
した水平同期出力が出力端子(28)に取り出されると共
に、ノイズ等によつて再生同期信号aが欠落したときに
もカウンタ(26)の165計数によつて同期出力の内挿が行
われる。さらに再生同期信号aを窓パルスcによつて所
望時以外遮断することによりノイズ等による誤動作が防
止されている。
そして上述の波形図において、上側に示す正常動作時に
は、信号aと信号cの位置が一致されているのに対し、
周波数同期が非同期のときには下側に示すように位置が
不一致となり、これによつて非同期を検出することがで
きる。
すなわち図において再生水平同期発生回路(21)からの再
生同期信号aとこの位相反転信号が非同期検出回路(29)
に供給され、さらに窓パルス発生回路(23)からの窓パル
スcが検出回路(29)に供給される。そして信号aの立上
がり及び立下がり(反転信号の立上がり)時点の窓パル
スcのレベルが検出され、これらが共に“1”のときは
同期状態とされ、いずれか一方でも“0”になつたとき
に非同期状態として出力信号が取り出される。
こうして非同期状態が検出され、このときスイツチ(14)
がオンされることによつて位相同期ループ(10)に周波数
同期ループ(20)が付加され、周波数同期の補正が行われ
る。
なおここで、再生同期信号のパルス幅を1クロツク周
期、窓パルスcのパルス幅を2クロツク周期に設定した
ことにより、波形図の右側のような完全な非同期状態だ
けでなく、左側のように1クロツク周期のミス同期状態
も検出することができる。
また上述の回路で、非同期の検出に用いられる検出回路
(29)以外の構成は、欠落水平同期の内挿のための回路と
して一般に既存のものであり、簡単な論理回路からなる
検出回路(29)の追加のみで容易に形成することができ、
このために回路規模が多くなることはない。
H 発明の効果 本発明によれば、バーストを基準とする位相同期ループ
に非同期のときのみ周波数同期ループを付加するように
したので、耐ノイズ特性のよい良好な再生クロツク信号
を得ることができるようになつた。
【図面の簡単な説明】
第1図は本発明の一例の構成図、第2図はその説明のた
めの波形図である。 (2)はバーストゲート、(10)は位相同期ループ、(11)は
同期分離回路、(12)はPLL、(14)はスイツチ、(20)は周
波数同期ループ、(29)は非同期検出回路である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力信号のバーストと、可変周波数発振器
    を分周して得られた第一の分周出力とを位相比較して位
    相誤差信号を生成し、前記可変周波数発振器に供給する
    位相同期ループと、 上記入力信号の水平同期信号を基準とし、上記分周出力
    と同じ周波数出力を得るPLLと、 該PLLの出力と上記分周出力とを周波数比較して周波
    数誤差信号を生成し、上記可変周波数発振器に供給する
    周波数同期ループと、 上記水平同期信号と上記可変周波数発振器を分周して得
    られた水平同期周波数に等しい第二の分周出力とを位相
    比較し、上記バーストと上記可変周波数発振器とが非同
    期状態にあることを検出する非同期状態検出回路とを備
    え、 上記バーストと上記可変周波数発振器とが非同期状態に
    ないとき上記可変周波数発振器に上記位相誤差信号だけ
    を供給するとともに、上記バーストと上記可変周波数発
    振器とが非同期状態にあるとき上記可変周波数発振器に
    上記位相誤差信号と上記周波数誤差信号とを供給するこ
    とを特徴とする同期回路。
JP60027722A 1985-02-15 1985-02-15 同期回路 Expired - Fee Related JPH0632468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60027722A JPH0632468B2 (ja) 1985-02-15 1985-02-15 同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60027722A JPH0632468B2 (ja) 1985-02-15 1985-02-15 同期回路

Publications (2)

Publication Number Publication Date
JPS61189093A JPS61189093A (ja) 1986-08-22
JPH0632468B2 true JPH0632468B2 (ja) 1994-04-27

Family

ID=12228905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60027722A Expired - Fee Related JPH0632468B2 (ja) 1985-02-15 1985-02-15 同期回路

Country Status (1)

Country Link
JP (1) JPH0632468B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816328B2 (en) * 2000-06-20 2004-11-09 Infineon Technologies North America Corp. Pseudo-synchronous interpolated timing recovery for a sampled amplitude read channel
JP6433355B2 (ja) * 2015-03-25 2018-12-05 株式会社ニューギン 遊技機

Also Published As

Publication number Publication date
JPS61189093A (ja) 1986-08-22

Similar Documents

Publication Publication Date Title
JPH0419907Y2 (ja)
JPH0442752B2 (ja)
US5920214A (en) Method and apparatus for generating an eight-to-fourteen modulation data restoring clock signal
JP3521206B2 (ja) 液晶表示素子の位相周波数検出回路
JP2635667B2 (ja) 自動周波数制御回路
JPH0632468B2 (ja) 同期回路
JP2884643B2 (ja) 位相同期クロック生成装置
JPH09130237A (ja) Pll回路及び転送データ信号処理装置
JP2556542B2 (ja) 同期回路
JP2541124B2 (ja) オ―ディオサンプリングクロック発生装置
JPH01198828A (ja) フェーズロックドループ回路
JPS6174464A (ja) 垂直同期信号作成回路
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式
JP2748746B2 (ja) 位相同期発振器
JPH07336219A (ja) 適応型pll回路
JPS61214868A (ja) Pll回路
JPS62154877A (ja) Pll回路
JPH07120944B2 (ja) Pll回路
JPH0322773A (ja) 位相同期型発振回路
JPH06343043A (ja) フェーズ・ロックド・ループ装置
JPS61296822A (ja) 進み位相検出器
JPH01103092A (ja) 色信号処理装置
JPH01265721A (ja) 位相同期回路
JPH0550181B2 (ja)
JPH0435929B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees