JPS61296822A - 進み位相検出器 - Google Patents
進み位相検出器Info
- Publication number
- JPS61296822A JPS61296822A JP60137724A JP13772485A JPS61296822A JP S61296822 A JPS61296822 A JP S61296822A JP 60137724 A JP60137724 A JP 60137724A JP 13772485 A JP13772485 A JP 13772485A JP S61296822 A JPS61296822 A JP S61296822A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- circuit
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は進み位相検出器に関し、符に磁気テープ装置な
どでの読取データ復調用の位相同期回路において入力信
号と出力信号との位相誤差を少なくするのに好適な進み
位相検出器に関するものである。
どでの読取データ復調用の位相同期回路において入力信
号と出力信号との位相誤差を少なくするのに好適な進み
位相検出器に関するものである。
磁気テープ装置などの磁気記録装置においては、磁気記
録媒体から読出した読取データを復調するために、読出
しのタイミングに同期する基準信号が必要であり、それ
を生成するための位相同期回路を実装している。
録媒体から読出した読取データを復調するために、読出
しのタイミングに同期する基準信号が必要であり、それ
を生成するための位相同期回路を実装している。
位相同期回路は、一般に第３図のような構成であり、入
力端子ＩＮから入力した上記読取データの信号と出力端
子ＯＵＴに出力する基準信号との位相差を進み位相検出
器１と遅れ位相検出器２で検出し、それを位相電圧変換
器（Φ−Ｖ）３で電圧に変換してローパスフィルタ（Ｌ
ＰＦ）４で低域のみ通過させた後、電圧制御発振器（Ｖ
ＣＯ）５で周波数に変換し、分周器（ＣＮ Ｔ） ６で
分周して、読出しタイミングに同期する基準信号を生成
する。
力端子ＩＮから入力した上記読取データの信号と出力端
子ＯＵＴに出力する基準信号との位相差を進み位相検出
器１と遅れ位相検出器２で検出し、それを位相電圧変換
器（Φ−Ｖ）３で電圧に変換してローパスフィルタ（Ｌ
ＰＦ）４で低域のみ通過させた後、電圧制御発振器（Ｖ
ＣＯ）５で周波数に変換し、分周器（ＣＮ Ｔ） ６で
分周して、読出しタイミングに同期する基準信号を生成
する。
なお、図中の７はＶＣＯ５の出力、ＣＮＴ６からの分周
出力を基に、データの処理を行う論理部回路（ＰＲＯＣ
）である。
出力を基に、データの処理を行う論理部回路（ＰＲＯＣ
）である。
すなわち、位相検出器においては、入力端子ＩＮからの
入力信号と出力端子ＯＵＴへの出力信号との位相差が、
第４図のＡ部に示すように入力信号に対して出力信号の
立上りが遅れているときには、遅れ位相検出器２がそれ
を検出し位相遅れ信号として出力する。反対に、同図の
Ｂ部に示すように入力信号に対して出力信号の位相が進
んでいるときには、進み位相検出器１がそれを比較パル
スを用いて検出し位相進み信号として出力する。
入力信号と出力端子ＯＵＴへの出力信号との位相差が、
第４図のＡ部に示すように入力信号に対して出力信号の
立上りが遅れているときには、遅れ位相検出器２がそれ
を検出し位相遅れ信号として出力する。反対に、同図の
Ｂ部に示すように入力信号に対して出力信号の位相が進
んでいるときには、進み位相検出器１がそれを比較パル
スを用いて検出し位相進み信号として出力する。
位相検出器の中の遅れ位相検出器２は、論理回路により
比較的簡便に構成することができるが、一方の進み位相
検出器１には、上記比較パルスを出力信号のパルス巾ｔ
１と同一（ｔｚ＝ｔ２）にして発生するための比較パル
ス発生ｌＩ８が必要となる。
比較的簡便に構成することができるが、一方の進み位相
検出器１には、上記比較パルスを出力信号のパルス巾ｔ
１と同一（ｔｚ＝ｔ２）にして発生するための比較パル
ス発生ｌＩ８が必要となる。
その比較パルス発生器８は、一般に入力信号の受信時に
″真″となって一定時間後に″偽″となるモノステーブ
ルマルチバイブレータで構成し、そのモノスプルマルチ
バイブレータをＬＰＦ４の出力信号で電圧制御している
が、ｖｃｏｓの出力パルス巾と比較パルス発生器８のパ
ルス巾ｔ２が大きく異っているために、必ずしもｔｌと
ｔ２が等しくならなかった。そのため、入力信号の平均
周期の偏差が所定量よりも大きくなると、進み位相検出
器１からの進み位相信号が正しい位相差を示さなくなっ
て、位相同期回路における入力信号と出力信号との位相
誤差の精度を低下させていた。なお、この種の回路とし
て関連するものには、例えば米国特許第３８１８５０１
号などが挙げられる。
″真″となって一定時間後に″偽″となるモノステーブ
ルマルチバイブレータで構成し、そのモノスプルマルチ
バイブレータをＬＰＦ４の出力信号で電圧制御している
が、ｖｃｏｓの出力パルス巾と比較パルス発生器８のパ
ルス巾ｔ２が大きく異っているために、必ずしもｔｌと
ｔ２が等しくならなかった。そのため、入力信号の平均
周期の偏差が所定量よりも大きくなると、進み位相検出
器１からの進み位相信号が正しい位相差を示さなくなっ
て、位相同期回路における入力信号と出力信号との位相
誤差の精度を低下させていた。なお、この種の回路とし
て関連するものには、例えば米国特許第３８１８５０１
号などが挙げられる。
本発明の目的は、このような従来の問題を解決し、簡単
かつ安価な方法により、基準信号と比較パルスとのパル
ス巾を精度良く一致させて位相同期回路における入力信
号と出力信号との位相誤差を少なくすることのできる進
み位相検出器を提供することにある。
かつ安価な方法により、基準信号と比較パルスとのパル
ス巾を精度良く一致させて位相同期回路における入力信
号と出力信号との位相誤差を少なくすることのできる進
み位相検出器を提供することにある。
上記の目的を達成するため、本発明の進み位相検出器は
、位相同期回路の入力信号に同期する比較パルスを用い
て上記入力信号に対する出力信号の進み位相差を検出す
る進み位相検出器において。
、位相同期回路の入力信号に同期する比較パルスを用い
て上記入力信号に対する出力信号の進み位相差を検出す
る進み位相検出器において。
上記位相同期回路の電圧制御発振器と同一周波数を出力
する電圧制御発振器（ＶＣＯｌ ５）と、該同一周波数
を分局して上記出力信号のパルス巾に一致する上記比較
パルスを出力する分周器（ＣＮＴ１６）と、該出力信号
で上記電圧制御発振器を発振または停止動作にする手段
（ＦＦ回路１９）とを備えることに特徴がある。
する電圧制御発振器（ＶＣＯｌ ５）と、該同一周波数
を分局して上記出力信号のパルス巾に一致する上記比較
パルスを出力する分周器（ＣＮＴ１６）と、該出力信号
で上記電圧制御発振器を発振または停止動作にする手段
（ＦＦ回路１９）とを備えることに特徴がある。
以下、本発明の実施例を図面により説明する。
第１図は本発明の一実施例を示す位相検出器の構成ブロ
ック図、第２図は第１図の動作タイムチャートである。
ック図、第２図は第１図の動作タイムチャートである。
第１図において、２〜７は前述した第３図のものと同一
であり、１１は進み位相検出器であって、ＬＰＦ４の出
力を基にＶＣＯ５と同一の周波数を出力する電圧制御発
振器（ＶＣＯ）１５、ＶＣＯ１５の出力周波数を分局す
る分周器（ＣＮＴ）１６、ＶＣＯｌ５を発振または停止
の動作状態にするＦＦ回路１９それにＡＮＤ回路２ｏで
構成する。
であり、１１は進み位相検出器であって、ＬＰＦ４の出
力を基にＶＣＯ５と同一の周波数を出力する電圧制御発
振器（ＶＣＯ）１５、ＶＣＯ１５の出力周波数を分局す
る分周器（ＣＮＴ）１６、ＶＣＯｌ５を発振または停止
の動作状態にするＦＦ回路１９それにＡＮＤ回路２ｏで
構成する。
遅れ位相検出器２は、前述と同様、第２図の０部に示す
ように、出力端子ＯＵＴへの出力信号が入力端子ＩＮか
らの入力信号の位相より遅れている状態を検出して、Φ
−ｖ３に位相遅れ信号を送出する。一方の進み位相検出
器１１も、前述と同様、第２図のＤ部に示すように、出
力信号が入力信号の位・相より進んでいる状態を検出し
て、Φ−ｖ３に位相進み信号を送出するが、その動作内
容は次の通りである。
ように、出力端子ＯＵＴへの出力信号が入力端子ＩＮか
らの入力信号の位相より遅れている状態を検出して、Φ
−ｖ３に位相遅れ信号を送出する。一方の進み位相検出
器１１も、前述と同様、第２図のＤ部に示すように、出
力信号が入力信号の位・相より進んでいる状態を検出し
て、Φ−ｖ３に位相進み信号を送出するが、その動作内
容は次の通りである。
進み位相検出器１１は、入力端子ＩＮから入力信号を受
信すると、ＦＦ回路１９がセット状態になってＱ端子を
高レベルにし、ＶＣＯｌ ５がその高レベルによりＬＰ
Ｆ４からの出力に基づく周波数で発振を開始して、ＣＮ
Ｔ１６がその発振周波数を計数値に基づいて分周した後
、その分周信号でＦＦ回路１９を再びリセット状態に戻
し、ＶＣＯｌ５の発振を停止し、自身の分局動作も停止
すると共に、ＡＮＤ回路２０を通してΦ−ｖ３に位相進
み信号として出力する。なお、ＡＮＤ回路２０では分局
信号と出力信号から位相進み信号を生成すると共に、そ
の信号が位相遅れの場合に出ないように、遅れ位相信号
でインヒビットしている。
信すると、ＦＦ回路１９がセット状態になってＱ端子を
高レベルにし、ＶＣＯｌ ５がその高レベルによりＬＰ
Ｆ４からの出力に基づく周波数で発振を開始して、ＣＮ
Ｔ１６がその発振周波数を計数値に基づいて分周した後
、その分周信号でＦＦ回路１９を再びリセット状態に戻
し、ＶＣＯｌ５の発振を停止し、自身の分局動作も停止
すると共に、ＡＮＤ回路２０を通してΦ−ｖ３に位相進
み信号として出力する。なお、ＡＮＤ回路２０では分局
信号と出力信号から位相進み信号を生成すると共に、そ
の信号が位相遅れの場合に出ないように、遅れ位相信号
でインヒビットしている。
すなわち、ＣＮＴ１６は入力信号の受信でパ真”となり
、その一定時間後に″偽″となる比較パルスを送出する
。
、その一定時間後に″偽″となる比較パルスを送出する
。
このように、ＶＣＯ５，１５における同一周期の発振周
波数を基に出力信号および比較パルスを生成するので、
両信号のパルス巾ｔ３ｓ ｊ４を常にｔ３ ＝ｔ４に保
つことが可能となる。したがって、ＶＣＯ５，１５の発
振周波数と入力信号の周波数の異なる位相同期回路にお
いても、入力信号の周期ｔ５に拘らず正しい進み位相差
を検出し、位相同期回路における入力信号と出力信号と
の位相誤差精度を大巾に改善することができる。
波数を基に出力信号および比較パルスを生成するので、
両信号のパルス巾ｔ３ｓ ｊ４を常にｔ３ ＝ｔ４に保
つことが可能となる。したがって、ＶＣＯ５，１５の発
振周波数と入力信号の周波数の異なる位相同期回路にお
いても、入力信号の周期ｔ５に拘らず正しい進み位相差
を検出し、位相同期回路における入力信号と出力信号と
の位相誤差精度を大巾に改善することができる。
また、同一特性のＶＣＯ５，１５を用いたことにより、
位相同期回路における耐電圧変動、耐温度変動の各特性
も向上することができる。
位相同期回路における耐電圧変動、耐温度変動の各特性
も向上することができる。
以上説明したように、本発明によれば、位相進み信号を
得るための比較パルスを位相同期回路のＶＣＯ５と同一
周波数で発振するＶＣＯ１５を動作させ、その発振周波
数を分周して生成するので。
得るための比較パルスを位相同期回路のＶＣＯ５と同一
周波数で発振するＶＣＯ１５を動作させ、その発振周波
数を分周して生成するので。
特殊な回路部品を用いることなく、出力（基準）信号と
比較パルスとのパルス巾を常に高精度に一致させ、位相
同期回路における入力信号と出力信号との位相誤差を大
巾に減らすことができる。
比較パルスとのパルス巾を常に高精度に一致させ、位相
同期回路における入力信号と出力信号との位相誤差を大
巾に減らすことができる。
第１図は本発明の一実施例で、ある位相同期回路の構成
ブロック図、第２図は第１図の動作タイムチャート、第
３図は従来の位相同期回路の構成ブロック図、第４図は
第３図の動作タイムチャートである。 １．１１：進み位相検出器、２：遅れ位相検出器、３：
位相電圧変換器（Φ−Ｖ）、４：ローパスフイ／Ｌ／夕
（ＬＰＦ）、５，１５：電圧制御発振器（ＶＣＯ）、６
，１６：分周器（ＣＮＴ）、７：論理部回路（ＰＲＯＣ
）、８ ：比較パルス発生回路、１９：フリップフロッ
プ（ＦＦ）回路、２０：ＡＮＤ回路。
ブロック図、第２図は第１図の動作タイムチャート、第
３図は従来の位相同期回路の構成ブロック図、第４図は
第３図の動作タイムチャートである。 １．１１：進み位相検出器、２：遅れ位相検出器、３：
位相電圧変換器（Φ−Ｖ）、４：ローパスフイ／Ｌ／夕
（ＬＰＦ）、５，１５：電圧制御発振器（ＶＣＯ）、６
，１６：分周器（ＣＮＴ）、７：論理部回路（ＰＲＯＣ
）、８ ：比較パルス発生回路、１９：フリップフロッ
プ（ＦＦ）回路、２０：ＡＮＤ回路。
Claims (1)
- （１）位相同期回路の入力信号に同期する比較パルスを
用いて上記入力信号に対する出力信号の進み位相差を検
出する進み位相検出器において、上記位相同期回路の電
圧制御発振器と同一周波数を出力する電圧制御発振器と
、該同一周波数を分周して上記出力信号のパルス巾に一
致する上記比較パルスを出力する分周器と、該出力信号
で上記電圧制御発振器を発振または停止動作にする手段
とを備えることを特徴とする進み位相検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60137724A JPS61296822A (ja) | 1985-06-26 | 1985-06-26 | 進み位相検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60137724A JPS61296822A (ja) | 1985-06-26 | 1985-06-26 | 進み位相検出器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61296822A true JPS61296822A (ja) | 1986-12-27 |
Family
ID=15205345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60137724A Pending JPS61296822A (ja) | 1985-06-26 | 1985-06-26 | 進み位相検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61296822A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112812A (ja) * | 1987-04-10 | 1989-05-01 | Kenwood Corp | 位相比較回路 |
| WO2007145429A1 (en) * | 2006-06-15 | 2007-12-21 | Young Chul Kang | Color slide fastener, manufacturing apparatus and method thereof |
-
1985
- 1985-06-26 JP JP60137724A patent/JPS61296822A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112812A (ja) * | 1987-04-10 | 1989-05-01 | Kenwood Corp | 位相比較回路 |
| WO2007145429A1 (en) * | 2006-06-15 | 2007-12-21 | Young Chul Kang | Color slide fastener, manufacturing apparatus and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534822A (en) | Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop | |
| US5289506A (en) | Automatic frequency control circuit | |
| JPH0442752B2 (ja) | ||
| JP3084151B2 (ja) | 情報処理システム | |
| JPS63200618A (ja) | 位相同期ループ回路 | |
| US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
| JPH09214333A (ja) | 半導体集積回路 | |
| JPS61296822A (ja) | 進み位相検出器 | |
| JP2531269B2 (ja) | 同期検出方式 | |
| JP2800305B2 (ja) | クロック発生回路 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JPH05167440A (ja) | 同期外れ検出回路 | |
| KR930004859B1 (ko) | 위상 고정 루프 회로의 위상 검출장치 | |
| JPS60182820A (ja) | フエイズロツクドル−プ回路 | |
| JPH0458614A (ja) | Ｐｌｌシンセサイザ | |
| JPS63124623A (ja) | Ｐｌｌ周波数シンセサイザのアンロツク検出回路 | |
| JPH0763148B2 (ja) | 位相同期回路 | |
| JPS6342522A (ja) | 位相同期ル−プ回路 | |
| JPH04274617A (ja) | Ｐｌｌ回路 | |
| JPH0632468B2 (ja) | 同期回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPS63281518A (ja) | 位相同期装置 | |
| JPH0322706A (ja) | Ｐｌｌ装置 | |
| JPH033166A (ja) | 位相同期方法、位相同期回路、データ速度検出方式および位相同期回路の自走発振周期制御手段 | |
| JPH04167815A (ja) | 位相同期ループ回路 |