JPH04167815A - 位相同期ループ回路 - Google Patents
位相同期ループ回路Info
- Publication number
- JPH04167815A JPH04167815A JP2293971A JP29397190A JPH04167815A JP H04167815 A JPH04167815 A JP H04167815A JP 2293971 A JP2293971 A JP 2293971A JP 29397190 A JP29397190 A JP 29397190A JP H04167815 A JPH04167815 A JP H04167815A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- phase
- power supply
- error signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101000972349 Phytolacca americana Lectin-A Proteins 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は位相同期ループ回路(PLL回路)に関し、特
に電源電圧変動に対する動作を補償したデジタルPLL
回路に関する。
に電源電圧変動に対する動作を補償したデジタルPLL
回路に関する。
従来、のこの種のPLL回路の一例を第2図に示す。電
源電圧105で動作する位相比較器1は入力信号101
と電圧制御発振器(VCO)3の出力信号104との位
相を比較して位相誤差信号102を出力する。低域ろ波
器(LPF)2はこの位相誤差信号102を入力し、平
均化して制御電圧信号103を出力する。VCO3は制
御電圧信号103により発振周波数が変化され、制御電
圧信号103の電圧に対応する周波数の■CO出力信号
104を出力する。
源電圧105で動作する位相比較器1は入力信号101
と電圧制御発振器(VCO)3の出力信号104との位
相を比較して位相誤差信号102を出力する。低域ろ波
器(LPF)2はこの位相誤差信号102を入力し、平
均化して制御電圧信号103を出力する。VCO3は制
御電圧信号103により発振周波数が変化され、制御電
圧信号103の電圧に対応する周波数の■CO出力信号
104を出力する。
第3図にVCO3における制御電圧信号103の電圧と
、■CO出力信号104の周波数との関係を示す。制御
電圧信号103の電圧は位相誤差信号102の平均電圧
であるため、位相誤差信号102 カLt理(i旧gh
レベル“vH”とLo+ルヘル“′■、”°が等分に現
れたときの平均電圧■。〔−(■□+■L)/2〕とな
ったとき、VCO3がfoで発振するように設定されて
いる。そして、■oが異なる電圧■、となったときには
、発振周波数はflとなる。
、■CO出力信号104の周波数との関係を示す。制御
電圧信号103の電圧は位相誤差信号102の平均電圧
であるため、位相誤差信号102 カLt理(i旧gh
レベル“vH”とLo+ルヘル“′■、”°が等分に現
れたときの平均電圧■。〔−(■□+■L)/2〕とな
ったとき、VCO3がfoで発振するように設定されて
いる。そして、■oが異なる電圧■、となったときには
、発振周波数はflとなる。
VCO3が入力周波数に追随していない非同期状態では
、位相比較器lの出力信号102は論理値器ghレヘル
とLowレベルが等分に現れるため、制御電圧信号10
3はV。となり、VCO3の発振周波数は自走発振周波
数1゜となる。
、位相比較器lの出力信号102は論理値器ghレヘル
とLowレベルが等分に現れるため、制御電圧信号10
3はV。となり、VCO3の発振周波数は自走発振周波
数1゜となる。
上述した従来のPLL回路では、位相比較器1は電源電
圧105の変動の影響を受けて位相誤差信号102の電
圧が変動されるため、これによってVCO3の発振周波
数が変動する。つまり、設定した発振周波数と異なった
周波数で発振してしまい、同期が外れた状態から引き込
む範囲がずれ、最悪の場合は同期引込みができないおそ
れがある。
圧105の変動の影響を受けて位相誤差信号102の電
圧が変動されるため、これによってVCO3の発振周波
数が変動する。つまり、設定した発振周波数と異なった
周波数で発振してしまい、同期が外れた状態から引き込
む範囲がずれ、最悪の場合は同期引込みができないおそ
れがある。
すなわち、第4図にVCO3における電源電圧105と
、C0L3の自走発振周波数と、その同期引込範囲の関
係を示すように、電源電圧105の電圧が■Coのとき
、制御電圧103は■。で、自走発振周波数が「。とす
る。ここで、電源電圧1’ 05がV(1となると制御
電圧信号103は■1となり、自走発振周波数はflと
なる。したかって、foで発振している時の同期引込周
波数をrXとfvとすると、その時の同期引込範囲Δf
はプラス側fx fo 、マイナス側fヶーfoと
なる。
、C0L3の自走発振周波数と、その同期引込範囲の関
係を示すように、電源電圧105の電圧が■Coのとき
、制御電圧103は■。で、自走発振周波数が「。とす
る。ここで、電源電圧1’ 05がV(1となると制御
電圧信号103は■1となり、自走発振周波数はflと
なる。したかって、foで発振している時の同期引込周
波数をrXとfvとすると、その時の同期引込範囲Δf
はプラス側fx fo 、マイナス側fヶーfoと
なる。
この場合、同期引込範囲はf。に対してほぼ対称に得ら
れる。
れる。
したがって、電源電圧105が変動し、論理値High
レベル、Loivレベルのいずれか、または両方
゛が変動して制御電圧信号103が■。から■、に
なった場合、自走発振周波数が変化し、同期引込範囲の
中心も同程度変化される。このため、VCOが■。とな
ったとき、自走発振周波数が11となり、このときf。
レベル、Loivレベルのいずれか、または両方
゛が変動して制御電圧信号103が■。から■、に
なった場合、自走発振周波数が変化し、同期引込範囲の
中心も同程度変化される。このため、VCOが■。とな
ったとき、自走発振周波数が11となり、このときf。
は同期引込範囲外となり、同期できなくなることになる
。
。
本発明の目的は、電源電圧の変動にかかわらず同期引き
込みを確保するPLL回路を提供することにある。
込みを確保するPLL回路を提供することにある。
本発明のPLL回路は、v c o’ 、6ともにPL
L回路を構成する位相比較器と低域ろ波器との間にゲー
ト回路を介挿するとともに、このゲート回路を駆動させ
る定電圧発生器を設け、このゲート回路から定電圧状態
の第2の位相誤差信号を出力させるように構成する。
L回路を構成する位相比較器と低域ろ波器との間にゲー
ト回路を介挿するとともに、このゲート回路を駆動させ
る定電圧発生器を設け、このゲート回路から定電圧状態
の第2の位相誤差信号を出力させるように構成する。
定電圧発生器は位相比較器を駆動する電源電圧とは別に
設けた第2の電源電圧で動作されるように構成すること
ができる。
設けた第2の電源電圧で動作されるように構成すること
ができる。
本発明によれば、電源電圧の変動にかかわらず、定電圧
発生器から出力される定電圧によってゲート回路が駆動
され、定電圧状態の第2の位相誤差信号を出力させるこ
とで、VCOの自走発振周波数の変動を抑え、同期引き
込みを確保する。
発生器から出力される定電圧によってゲート回路が駆動
され、定電圧状態の第2の位相誤差信号を出力させるこ
とで、VCOの自走発振周波数の変動を抑え、同期引き
込みを確保する。
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。第
1図において、位相比較器1は第1の電源電圧105で
動作され、入力信号101とVCO3の出力信号104
の位相を比較して第1の位相誤差信号102を出力する
。また、定電圧発生器4は第2の電源電圧107を入力
し、ある一定の電圧108をゲート回路5に出力する。
1図において、位相比較器1は第1の電源電圧105で
動作され、入力信号101とVCO3の出力信号104
の位相を比較して第1の位相誤差信号102を出力する
。また、定電圧発生器4は第2の電源電圧107を入力
し、ある一定の電圧108をゲート回路5に出力する。
このゲート回路5は前記位相比較器1の出力側に接続さ
れ、前記位、相比較器1からの位相誤差信号102を第
2の位相誤差信号106として出力する。このとき、ゲ
ート回路5は駆動電圧となる電圧108が一定の場合に
は、位相誤差信号102が変動された場合でも一定の電
圧の第2の位相誤差信号106を出力する。LPF、2
はこの第2の位相誤差信号106を平均化して制御電圧
信号103をVCO3に入力させる。VCO3は、この
制御電圧信号103に対応する周波数の出力信号104
を出力し、前記位相比較器1に入力させる。
れ、前記位、相比較器1からの位相誤差信号102を第
2の位相誤差信号106として出力する。このとき、ゲ
ート回路5は駆動電圧となる電圧108が一定の場合に
は、位相誤差信号102が変動された場合でも一定の電
圧の第2の位相誤差信号106を出力する。LPF、2
はこの第2の位相誤差信号106を平均化して制御電圧
信号103をVCO3に入力させる。VCO3は、この
制御電圧信号103に対応する周波数の出力信号104
を出力し、前記位相比較器1に入力させる。
この構成によれば、位相比較器1は、入力信号101と
■CO出力信号104との位相を比較して第1の位相誤
差信号102を出力するが、第1の電源電圧105が変
動したときには位相誤差信号102の電圧も変動される
。しかしながら、ケート回路5の動作により、定電圧発
生器4から出力される電圧108が一定である以上、ゲ
ート回路5から出力される第2の位相誤差信号106は
一定の電圧に保たれる。したがって、これを平均化した
L P F 2から出力される制御電圧信号103の電
圧も変動されず、VCO3の発振周波数も変動されるこ
とはない。この結果、第1電源電圧105の変動に影響
されないP L I、回路が実現される。
■CO出力信号104との位相を比較して第1の位相誤
差信号102を出力するが、第1の電源電圧105が変
動したときには位相誤差信号102の電圧も変動される
。しかしながら、ケート回路5の動作により、定電圧発
生器4から出力される電圧108が一定である以上、ゲ
ート回路5から出力される第2の位相誤差信号106は
一定の電圧に保たれる。したがって、これを平均化した
L P F 2から出力される制御電圧信号103の電
圧も変動されず、VCO3の発振周波数も変動されるこ
とはない。この結果、第1電源電圧105の変動に影響
されないP L I、回路が実現される。
ここで、ゲート回路5の消費電力は少なくて済むので、
定電圧発生器4は小規模に構成でき、これにより高信頬
性の回路が低価格で構成できる。
定電圧発生器4は小規模に構成でき、これにより高信頬
性の回路が低価格で構成できる。
以上説明したように本発明は、電源電圧の変動にかかわ
らず、ゲート回路からは定電圧状態の第2の位相誤差信
号が出力させるので、VCOの自走発振周波数の変動を
抑えて引き込み動作を確保することができ、安定した動
作を行うP L L回路を低価格で供給できるという効
果がある。
らず、ゲート回路からは定電圧状態の第2の位相誤差信
号が出力させるので、VCOの自走発振周波数の変動を
抑えて引き込み動作を確保することができ、安定した動
作を行うP L L回路を低価格で供給できるという効
果がある。
第1図は本発明のPLL回路の一実施例のブロック図、
第2図は従来のPLL回路のブロック図、第3図はVC
Oにおける制御電圧信号と発振周波数の関係を示す特性
図、第4図はVCOにおける電源電圧、制御電圧信号の
電圧と同期引込み範囲の関係を示す特性図である。 1・・・位相比較器、2・・・低域ろ波器、3・・・電
圧制御発振器、4・・・定電圧発生器、5・・・チー1
〜回路、101・・・入力信号、102・・・第1の位
相誤差信号、103・・・制御電圧信号、104・・・
電圧制御発振器出力信号、105・・・第1の電源電圧
、106・・・第2の位相誤差信号、107・・・第2
の電源電圧、108・・・ゲート回路用電源電圧。
第2図は従来のPLL回路のブロック図、第3図はVC
Oにおける制御電圧信号と発振周波数の関係を示す特性
図、第4図はVCOにおける電源電圧、制御電圧信号の
電圧と同期引込み範囲の関係を示す特性図である。 1・・・位相比較器、2・・・低域ろ波器、3・・・電
圧制御発振器、4・・・定電圧発生器、5・・・チー1
〜回路、101・・・入力信号、102・・・第1の位
相誤差信号、103・・・制御電圧信号、104・・・
電圧制御発振器出力信号、105・・・第1の電源電圧
、106・・・第2の位相誤差信号、107・・・第2
の電源電圧、108・・・ゲート回路用電源電圧。
Claims (1)
- 【特許請求の範囲】 1、入力信号と、電圧制御発振器の出力信号とを位相比
較器で位相比較し、得られた位相誤差信号を低域ろ波器
を通して前記電圧制御発振器の制御電圧信号として入力
させる位相同期ループ回路において、前記位相比較器と
低域ろ波器との間にゲート回路を介挿するとともに、こ
のゲート回路を駆動させる定電圧発生器を設け、このゲ
ート回路から定電圧状態の第2の位相誤差信号を出力さ
せるように構成したことを特徴とする位相同期ループ回
路。 2、定電圧発生器は位相比較器を駆動する電源電圧とは
別の第2の電源電圧で駆動されるように構成してなる特
許請求の範囲第1項記載の位相同期ループ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2293971A JPH04167815A (ja) | 1990-10-31 | 1990-10-31 | 位相同期ループ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2293971A JPH04167815A (ja) | 1990-10-31 | 1990-10-31 | 位相同期ループ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04167815A true JPH04167815A (ja) | 1992-06-15 |
Family
ID=17801568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2293971A Pending JPH04167815A (ja) | 1990-10-31 | 1990-10-31 | 位相同期ループ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04167815A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6150879A (en) * | 1997-09-22 | 2000-11-21 | Nec Corporation | Semiconductor apparatus for use in low voltage power supply |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02246422A (ja) * | 1989-03-18 | 1990-10-02 | Fujitsu Ltd | 位相同期ループ回路 |
-
1990
- 1990-10-31 JP JP2293971A patent/JPH04167815A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02246422A (ja) * | 1989-03-18 | 1990-10-02 | Fujitsu Ltd | 位相同期ループ回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6150879A (en) * | 1997-09-22 | 2000-11-21 | Nec Corporation | Semiconductor apparatus for use in low voltage power supply |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6731709B2 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
JP2795323B2 (ja) | 位相差検出回路 | |
US5870003A (en) | High frequency phase-locked loop circuit having reduced jitter | |
KR19990077940A (ko) | 위상검출기 | |
US6590949B1 (en) | Circuit and method for compensating a phase detector | |
JPH09266442A (ja) | 位相同期システム | |
JPH04167815A (ja) | 位相同期ループ回路 | |
JP3712141B2 (ja) | 位相同期ループ装置 | |
KR100498411B1 (ko) | 주파수동기제어방법및이를수행하는위상동기루프 | |
JPH09261042A (ja) | 位相同期ループの引き込み方式 | |
US6559725B1 (en) | Phase noise reduction system for frequency synthesizer and method thereof | |
KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
JPH11195982A (ja) | Pll回路 | |
KR930004859B1 (ko) | 위상 고정 루프 회로의 위상 검출장치 | |
JPH10268967A (ja) | 半導体集積回路 | |
JP3564424B2 (ja) | Pll回路 | |
JPH0458614A (ja) | Pllシンセサイザ | |
JPH03101311A (ja) | 位相同期発振回路 | |
JP2000031819A (ja) | クロック同期回路 | |
JPS6342522A (ja) | 位相同期ル−プ回路 | |
JPH08125641A (ja) | クロック生成回路 | |
JPH06284002A (ja) | Pll回路 | |
JPS61296822A (ja) | 進み位相検出器 | |
JPH08102666A (ja) | 位相同期回路 | |
JPH04237216A (ja) | Pll回路 |