JPH04167815A - 位相同期ループ回路 - Google Patents
位相同期ループ回路Info
- Publication number
- JPH04167815A JPH04167815A JP2293971A JP29397190A JPH04167815A JP H04167815 A JPH04167815 A JP H04167815A JP 2293971 A JP2293971 A JP 2293971A JP 29397190 A JP29397190 A JP 29397190A JP H04167815 A JPH04167815 A JP H04167815A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- phase
- power supply
- error signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101000972349 Phytolacca americana Lectin-A Proteins 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は位相同期ループ回路（ＰＬＬ回路）に関し、特
に電源電圧変動に対する動作を補償したデジタルＰＬＬ
回路に関する。
に電源電圧変動に対する動作を補償したデジタルＰＬＬ
回路に関する。
従来、のこの種のＰＬＬ回路の一例を第２図に示す。電
源電圧１０５で動作する位相比較器１は入力信号１０１
と電圧制御発振器（ＶＣＯ）３の出力信号１０４との位
相を比較して位相誤差信号１０２を出力する。低域ろ波
器（ＬＰＦ）２はこの位相誤差信号１０２を入力し、平
均化して制御電圧信号１０３を出力する。ＶＣＯ３は制
御電圧信号１０３により発振周波数が変化され、制御電
圧信号１０３の電圧に対応する周波数の■ＣＯ出力信号
１０４を出力する。
源電圧１０５で動作する位相比較器１は入力信号１０１
と電圧制御発振器（ＶＣＯ）３の出力信号１０４との位
相を比較して位相誤差信号１０２を出力する。低域ろ波
器（ＬＰＦ）２はこの位相誤差信号１０２を入力し、平
均化して制御電圧信号１０３を出力する。ＶＣＯ３は制
御電圧信号１０３により発振周波数が変化され、制御電
圧信号１０３の電圧に対応する周波数の■ＣＯ出力信号
１０４を出力する。
第３図にＶＣＯ３における制御電圧信号１０３の電圧と
、■ＣＯ出力信号１０４の周波数との関係を示す。制御
電圧信号１０３の電圧は位相誤差信号１０２の平均電圧
であるため、位相誤差信号１０２ カＬｔ理（ｉ旧ｇｈ
レベル“ｖＨ”とＬｏ＋ルヘル“′■、”°が等分に現
れたときの平均電圧■。〔−（■□＋■Ｌ）／２〕とな
ったとき、ＶＣＯ３がｆｏで発振するように設定されて
いる。そして、■ｏが異なる電圧■、となったときには
、発振周波数はｆｌとなる。
、■ＣＯ出力信号１０４の周波数との関係を示す。制御
電圧信号１０３の電圧は位相誤差信号１０２の平均電圧
であるため、位相誤差信号１０２ カＬｔ理（ｉ旧ｇｈ
レベル“ｖＨ”とＬｏ＋ルヘル“′■、”°が等分に現
れたときの平均電圧■。〔−（■□＋■Ｌ）／２〕とな
ったとき、ＶＣＯ３がｆｏで発振するように設定されて
いる。そして、■ｏが異なる電圧■、となったときには
、発振周波数はｆｌとなる。
ＶＣＯ３が入力周波数に追随していない非同期状態では
、位相比較器ｌの出力信号１０２は論理値器ｇｈレヘル
とＬｏｗレベルが等分に現れるため、制御電圧信号１０
３はＶ。となり、ＶＣＯ３の発振周波数は自走発振周波
数１゜となる。
、位相比較器ｌの出力信号１０２は論理値器ｇｈレヘル
とＬｏｗレベルが等分に現れるため、制御電圧信号１０
３はＶ。となり、ＶＣＯ３の発振周波数は自走発振周波
数１゜となる。
上述した従来のＰＬＬ回路では、位相比較器１は電源電
圧１０５の変動の影響を受けて位相誤差信号１０２の電
圧が変動されるため、これによってＶＣＯ３の発振周波
数が変動する。つまり、設定した発振周波数と異なった
周波数で発振してしまい、同期が外れた状態から引き込
む範囲がずれ、最悪の場合は同期引込みができないおそ
れがある。
圧１０５の変動の影響を受けて位相誤差信号１０２の電
圧が変動されるため、これによってＶＣＯ３の発振周波
数が変動する。つまり、設定した発振周波数と異なった
周波数で発振してしまい、同期が外れた状態から引き込
む範囲がずれ、最悪の場合は同期引込みができないおそ
れがある。
すなわち、第４図にＶＣＯ３における電源電圧１０５と
、Ｃ０Ｌ３の自走発振周波数と、その同期引込範囲の関
係を示すように、電源電圧１０５の電圧が■Ｃｏのとき
、制御電圧１０３は■。で、自走発振周波数が「。とす
る。ここで、電源電圧１’ ０５がＶ（１となると制御
電圧信号１０３は■１となり、自走発振周波数はｆｌと
なる。したかって、ｆｏで発振している時の同期引込周
波数をｒＸとｆｖとすると、その時の同期引込範囲Δｆ
はプラス側ｆｘ ｆｏ 、マイナス側ｆヶーｆｏと
なる。
、Ｃ０Ｌ３の自走発振周波数と、その同期引込範囲の関
係を示すように、電源電圧１０５の電圧が■Ｃｏのとき
、制御電圧１０３は■。で、自走発振周波数が「。とす
る。ここで、電源電圧１’ ０５がＶ（１となると制御
電圧信号１０３は■１となり、自走発振周波数はｆｌと
なる。したかって、ｆｏで発振している時の同期引込周
波数をｒＸとｆｖとすると、その時の同期引込範囲Δｆ
はプラス側ｆｘ ｆｏ 、マイナス側ｆヶーｆｏと
なる。
この場合、同期引込範囲はｆ。に対してほぼ対称に得ら
れる。
れる。
したがって、電源電圧１０５が変動し、論理値Ｈｉｇｈ
レベル、Ｌｏｉｖレベルのいずれか、または両方
゛が変動して制御電圧信号１０３が■。から■、に
なった場合、自走発振周波数が変化し、同期引込範囲の
中心も同程度変化される。このため、ＶＣＯが■。とな
ったとき、自走発振周波数が１１となり、このときｆ。
レベル、Ｌｏｉｖレベルのいずれか、または両方
゛が変動して制御電圧信号１０３が■。から■、に
なった場合、自走発振周波数が変化し、同期引込範囲の
中心も同程度変化される。このため、ＶＣＯが■。とな
ったとき、自走発振周波数が１１となり、このときｆ。
は同期引込範囲外となり、同期できなくなることになる
。
。
本発明の目的は、電源電圧の変動にかかわらず同期引き
込みを確保するＰＬＬ回路を提供することにある。
込みを確保するＰＬＬ回路を提供することにある。
本発明のＰＬＬ回路は、ｖ ｃ ｏ’ 、６ともにＰＬ
Ｌ回路を構成する位相比較器と低域ろ波器との間にゲー
ト回路を介挿するとともに、このゲート回路を駆動させ
る定電圧発生器を設け、このゲート回路から定電圧状態
の第２の位相誤差信号を出力させるように構成する。
Ｌ回路を構成する位相比較器と低域ろ波器との間にゲー
ト回路を介挿するとともに、このゲート回路を駆動させ
る定電圧発生器を設け、このゲート回路から定電圧状態
の第２の位相誤差信号を出力させるように構成する。
定電圧発生器は位相比較器を駆動する電源電圧とは別に
設けた第２の電源電圧で動作されるように構成すること
ができる。
設けた第２の電源電圧で動作されるように構成すること
ができる。
本発明によれば、電源電圧の変動にかかわらず、定電圧
発生器から出力される定電圧によってゲート回路が駆動
され、定電圧状態の第２の位相誤差信号を出力させるこ
とで、ＶＣＯの自走発振周波数の変動を抑え、同期引き
込みを確保する。
発生器から出力される定電圧によってゲート回路が駆動
され、定電圧状態の第２の位相誤差信号を出力させるこ
とで、ＶＣＯの自走発振周波数の変動を抑え、同期引き
込みを確保する。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。第
１図において、位相比較器１は第１の電源電圧１０５で
動作され、入力信号１０１とＶＣＯ３の出力信号１０４
の位相を比較して第１の位相誤差信号１０２を出力する
。また、定電圧発生器４は第２の電源電圧１０７を入力
し、ある一定の電圧１０８をゲート回路５に出力する。
１図において、位相比較器１は第１の電源電圧１０５で
動作され、入力信号１０１とＶＣＯ３の出力信号１０４
の位相を比較して第１の位相誤差信号１０２を出力する
。また、定電圧発生器４は第２の電源電圧１０７を入力
し、ある一定の電圧１０８をゲート回路５に出力する。
このゲート回路５は前記位相比較器１の出力側に接続さ
れ、前記位、相比較器１からの位相誤差信号１０２を第
２の位相誤差信号１０６として出力する。このとき、ゲ
ート回路５は駆動電圧となる電圧１０８が一定の場合に
は、位相誤差信号１０２が変動された場合でも一定の電
圧の第２の位相誤差信号１０６を出力する。ＬＰＦ、２
はこの第２の位相誤差信号１０６を平均化して制御電圧
信号１０３をＶＣＯ３に入力させる。ＶＣＯ３は、この
制御電圧信号１０３に対応する周波数の出力信号１０４
を出力し、前記位相比較器１に入力させる。
れ、前記位、相比較器１からの位相誤差信号１０２を第
２の位相誤差信号１０６として出力する。このとき、ゲ
ート回路５は駆動電圧となる電圧１０８が一定の場合に
は、位相誤差信号１０２が変動された場合でも一定の電
圧の第２の位相誤差信号１０６を出力する。ＬＰＦ、２
はこの第２の位相誤差信号１０６を平均化して制御電圧
信号１０３をＶＣＯ３に入力させる。ＶＣＯ３は、この
制御電圧信号１０３に対応する周波数の出力信号１０４
を出力し、前記位相比較器１に入力させる。
この構成によれば、位相比較器１は、入力信号１０１と
■ＣＯ出力信号１０４との位相を比較して第１の位相誤
差信号１０２を出力するが、第１の電源電圧１０５が変
動したときには位相誤差信号１０２の電圧も変動される
。しかしながら、ケート回路５の動作により、定電圧発
生器４から出力される電圧１０８が一定である以上、ゲ
ート回路５から出力される第２の位相誤差信号１０６は
一定の電圧に保たれる。したがって、これを平均化した
Ｌ Ｐ Ｆ ２から出力される制御電圧信号１０３の電
圧も変動されず、ＶＣＯ３の発振周波数も変動されるこ
とはない。この結果、第１電源電圧１０５の変動に影響
されないＰ Ｌ Ｉ、回路が実現される。
■ＣＯ出力信号１０４との位相を比較して第１の位相誤
差信号１０２を出力するが、第１の電源電圧１０５が変
動したときには位相誤差信号１０２の電圧も変動される
。しかしながら、ケート回路５の動作により、定電圧発
生器４から出力される電圧１０８が一定である以上、ゲ
ート回路５から出力される第２の位相誤差信号１０６は
一定の電圧に保たれる。したがって、これを平均化した
Ｌ Ｐ Ｆ ２から出力される制御電圧信号１０３の電
圧も変動されず、ＶＣＯ３の発振周波数も変動されるこ
とはない。この結果、第１電源電圧１０５の変動に影響
されないＰ Ｌ Ｉ、回路が実現される。
ここで、ゲート回路５の消費電力は少なくて済むので、
定電圧発生器４は小規模に構成でき、これにより高信頬
性の回路が低価格で構成できる。
定電圧発生器４は小規模に構成でき、これにより高信頬
性の回路が低価格で構成できる。
以上説明したように本発明は、電源電圧の変動にかかわ
らず、ゲート回路からは定電圧状態の第２の位相誤差信
号が出力させるので、ＶＣＯの自走発振周波数の変動を
抑えて引き込み動作を確保することができ、安定した動
作を行うＰ Ｌ Ｌ回路を低価格で供給できるという効
果がある。
らず、ゲート回路からは定電圧状態の第２の位相誤差信
号が出力させるので、ＶＣＯの自走発振周波数の変動を
抑えて引き込み動作を確保することができ、安定した動
作を行うＰ Ｌ Ｌ回路を低価格で供給できるという効
果がある。
第１図は本発明のＰＬＬ回路の一実施例のブロック図、
第２図は従来のＰＬＬ回路のブロック図、第３図はＶＣ
Ｏにおける制御電圧信号と発振周波数の関係を示す特性
図、第４図はＶＣＯにおける電源電圧、制御電圧信号の
電圧と同期引込み範囲の関係を示す特性図である。 １・・・位相比較器、２・・・低域ろ波器、３・・・電
圧制御発振器、４・・・定電圧発生器、５・・・チー１
〜回路、１０１・・・入力信号、１０２・・・第１の位
相誤差信号、１０３・・・制御電圧信号、１０４・・・
電圧制御発振器出力信号、１０５・・・第１の電源電圧
、１０６・・・第２の位相誤差信号、１０７・・・第２
の電源電圧、１０８・・・ゲート回路用電源電圧。
第２図は従来のＰＬＬ回路のブロック図、第３図はＶＣ
Ｏにおける制御電圧信号と発振周波数の関係を示す特性
図、第４図はＶＣＯにおける電源電圧、制御電圧信号の
電圧と同期引込み範囲の関係を示す特性図である。 １・・・位相比較器、２・・・低域ろ波器、３・・・電
圧制御発振器、４・・・定電圧発生器、５・・・チー１
〜回路、１０１・・・入力信号、１０２・・・第１の位
相誤差信号、１０３・・・制御電圧信号、１０４・・・
電圧制御発振器出力信号、１０５・・・第１の電源電圧
、１０６・・・第２の位相誤差信号、１０７・・・第２
の電源電圧、１０８・・・ゲート回路用電源電圧。
Claims (1)
- 【特許請求の範囲】 １、入力信号と、電圧制御発振器の出力信号とを位相比
較器で位相比較し、得られた位相誤差信号を低域ろ波器
を通して前記電圧制御発振器の制御電圧信号として入力
させる位相同期ループ回路において、前記位相比較器と
低域ろ波器との間にゲート回路を介挿するとともに、こ
のゲート回路を駆動させる定電圧発生器を設け、このゲ
ート回路から定電圧状態の第２の位相誤差信号を出力さ
せるように構成したことを特徴とする位相同期ループ回
路。 ２、定電圧発生器は位相比較器を駆動する電源電圧とは
別の第２の電源電圧で駆動されるように構成してなる特
許請求の範囲第１項記載の位相同期ループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293971A JPH04167815A (ja) | 1990-10-31 | 1990-10-31 | 位相同期ループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293971A JPH04167815A (ja) | 1990-10-31 | 1990-10-31 | 位相同期ループ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167815A true JPH04167815A (ja) | 1992-06-15 |
Family
ID=17801568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2293971A Pending JPH04167815A (ja) | 1990-10-31 | 1990-10-31 | 位相同期ループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04167815A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150879A (en) * | 1997-09-22 | 2000-11-21 | Nec Corporation | Semiconductor apparatus for use in low voltage power supply |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246422A (ja) * | 1989-03-18 | 1990-10-02 | Fujitsu Ltd | 位相同期ループ回路 |
-
1990
- 1990-10-31 JP JP2293971A patent/JPH04167815A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246422A (ja) * | 1989-03-18 | 1990-10-02 | Fujitsu Ltd | 位相同期ループ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150879A (en) * | 1997-09-22 | 2000-11-21 | Nec Corporation | Semiconductor apparatus for use in low voltage power supply |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731709B2 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
| JP2795323B2 (ja) | 位相差検出回路 | |
| US5870003A (en) | High frequency phase-locked loop circuit having reduced jitter | |
| KR19990077940A (ko) | 위상검출기 | |
| US6590949B1 (en) | Circuit and method for compensating a phase detector | |
| JPH09266442A (ja) | 位相同期システム | |
| JPH04167815A (ja) | 位相同期ループ回路 | |
| JPH11308097A (ja) | 周波数比較器およびこれを用いたｐｌｌ回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| KR100498411B1 (ko) | 주파수동기제어방법및이를수행하는위상동기루프 | |
| JPH09261042A (ja) | 位相同期ループの引き込み方式 | |
| US6559725B1 (en) | Phase noise reduction system for frequency synthesizer and method thereof | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPH11195982A (ja) | Ｐｌｌ回路 | |
| KR930004859B1 (ko) | 위상 고정 루프 회로의 위상 검출장치 | |
| JPH10268967A (ja) | 半導体集積回路 | |
| JP3564424B2 (ja) | Ｐｌｌ回路 | |
| JPH10233681A (ja) | Ｐｌｌ回路 | |
| JPH0458614A (ja) | Ｐｌｌシンセサイザ | |
| JP2000031819A (ja) | クロック同期回路 | |
| JPS6342522A (ja) | 位相同期ル−プ回路 | |
| JPH08125641A (ja) | クロック生成回路 | |
| JPH06284002A (ja) | Ｐｌｌ回路 | |
| JPS61296822A (ja) | 進み位相検出器 | |
| JPH08102666A (ja) | 位相同期回路 |