JPH0458614A - Ｐｌｌシンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＰＬＬシンセサイザに関し、特に消費電力を
低下せしめたＰＬＬシンセサイザに関する。

［従来の技術〕 第２図は、従来におけるＰＬＬシンセサイザのブロック
図を示す。

同図において、基準周波数発振［１が出力する基準周波
数信号を基準骨１１！！２が所定の周波数となるように
分周し、分周された基準分周周波数信号が位相比較器３
における−の入力端子に入力されている。

一方、電圧制御発振器４は制御入力電圧１こ、応じた周
波数信号を出力し、当該周波数信号はこのＰＬＬシンセ
サイザの出力となるとともに、比較分周器５において上
記基準分周器の出力周波数と同じ周波数となるように分
周され、分周された分周周波数信号が位相比較器３にお
ける他の入力端子に入力されている。

位相比較器３は、基準分局器４の出力する基準分周周波
数信号と比較分局器５の出力する分周周波数信号とを比
較し、両信号の位相差に相当する位相差信号を低域ろ波
器６に出力する。

低域ろ波器６は位相差信号に含まれる高周波成分を力、
トして上記電圧制御発振Ｉ１４の制御入力電圧とする。

すなわち、周波数安定度の極めて高い基準周波数信号と
電圧制御発振器の発振周波数信号との間で位相同期発振
ループを構成しており、電圧制御発振器における周波数
の安定化を図っている。

従って、周波数の安定化を図るためには常に位相同期発
振ル−プを維持しなければならず、上記構成回路等が常
に動作していなければならない。

［解決すべき課題］ 上述した従来のＰＬＬシンセサイザでは、周波数の安定
化を図るためには常に上記構成回路等が動作していなけ
ればならず、基準分周器と比較分周器では特に消費電力
が多いため、全体としての消費電力が多くならざるを得
なかった。

本発明は、上記１１Ｈにかんがみてなされたもので、出
力周波数信号の安定を維持しつつ、消費電力を低下せし
めることが可能なＰＬＬシンセサイザの提供を目的とす
る。

［ａ題の解決手段］ 上記目的を達成するため、第１の請求項にかかる発明は
、周波数変動の少ない基準周波数信号を発生する第１の
発振手段と、この第１の発振手段の発生する基準周波数
信号を分周する第１の分局手段と、所定の制御信号に応
じた周波数の信号を発生する第２の発振手段と、この第
２の発振手段の発生する周波数信号を上記第１の分周手
段による分周周波数信号と同じ周波数となるように分周
する第２の分局手段と、上記第１及び第２の分周手段に
よるそれぞれの分周周波数信号の位相差を検出する位相
差比較手段と、この位相差比較手段の検出する位相差が
な（なるように上記第２の発振手段に対する制御信号を
設定する制御手段と、上記第２の分周手段と上記位相差
比較手段とを間欠に動作せしめる間欠動作制御手段とを
備えた構成としである。

また、第２の請求項にかかる発明は、第１の請求項に記
載のＰＬＬシンセサイザにおいて、上記第１及び第２の
分周手段による分周信号が同期してから上記間欠動作制
御手段を動作せしめる同期検出手段を備えた構成としで
ある。

［作用〕 上記のように構成した第１の請求項にががる発明におい
ては、第１の発振手段が周波数変動の少ない基−周波数
信号を発生すると、第１の分局手段がこの第１の発振手
段の発生する基準周波数信号を分周し、第２の発振手段
が所定の制御信号に応じた周波数の信号を発生すると、
第２の分局手段がこの第２の発振手段の発生する周波数
信号を上記第１の分周手段による分周周波数信号と同じ
周波数となるように分周し、位相差比較手段が上記第１
及び第２の分局手段によるそれぞれの分周周波数信号の
位相差を検出す６と、制御手段がこの位相差比較手段の
検出する位相差がなくなるように上記第２の発振手段に
対する制御信号を設定するとともに、間欠動作′制御手
段が上記第２の分周手段と上記位相差比較手段とを間欠
に動作せしめる。

すなわち、・　出力周波数が不安定にならない範囲にお
いて位相同期発振ループを間欠的に形成せしめ、第２の
分周手段と位相差比較手段の作動時間を短縮して消費電
力の低下を図っている。

また、上記のように構成した第２の請求項にかかる発明
においては、第１の請求項に記載のＰＬＬシンセサイザ
において、同期検出手段によって上遣己第１及び第２の
分周手段による分周信号が同期してから上記間欠動作制
御手段を動作せしめる。

これにより、作動開始当初は間欠動作を行なわないよう
にし、位相同期発振ループが同期するまでの時間が長期
化しないようにしている。

［実施例］ 以下、図面にもとづいて本発明の詳細な説明する。

第１図は、本発明の一実施例に係るＰ　Ｌ　Ｌシンセサ
イザのブロック図を示している。なお、従来例と共通ま
たは対応する部分については同一の符号で表す。

基準周波数発振器１は水晶発振子などを使用して高度に
安定した基＊周波数信号を形成しており、基準分局器２
は当該基準周波数信号をより周波数の小さな所定の周波
数信号となるように分周ｊ５ている。

電圧制御発振器４は制御電圧に相当した発振周波数を得
ることが可能であり、低域ろｔｉ器６の出力する制御電
圧に応１じた周波数信号を出力している。この周波数信
号は比較分局器５に入力され、当該比較分周器５は基準
分局器２の出力する基準分局周波数信号と同じ周波数と
なるように同周減数信号を分周する。

基準分周器２によって分周された基準分周周波数信号と
比較分局器５によって分周された分局周波数信号は位相
比較器３に入力され、この位相比較器３が両信号の位相
を比較して位相差に相当した位相差信号を低域ろ波器６
に出力する。

低域ろ波器６はこの位相差信号からノイズ成分を除去し
て電圧制御発振器４の制御１１ｉ圧とする。

同期検出器７は、基準分周器２によって分周された基準
分周周波数信号と比較器Ｎ４器５によって分周された分
周周波数信号の位相が揃っているか検出し、位相が一致
している場合には間欠動作制御回路８に同期信号を出力
する。

間欠動作制御回路８はこの同期信号が入力されると、基
準分周器２の出力する基準周波数信号をカウントして間
欠動作のためのタイミング信号を形成するとともに、こ
のタイミング信号によって基準分周器２と比較分局器５
を間欠動作せしめるとともに、位相比較器３と比較分周
器５の動作停止時には位相比較器３の出力端子を／Ｓイ
インピーダンスとなるようにフローティングせしめる。

上記構成とすることにより、本Ｐ　Ｌ　Ｌシンセサイザ
では、電圧制御発振器４と比較分周器５と位相比較器３
と低域ろ波器６とによって発振ループが形成され、位相
比較器３は比較分周器５の分周周波数信号と基準分周器
２の基準分周周波数信号の位相が一致するように働くの
で、いわゆる位相同期発振ループが形成されることにな
り、電圧制御発振器４の周波数信号が安定する。

一方、同期検出器７は、ＩＬ準分周器２によって分周さ
れた基準分周周波数信号と比較分周器５によって分周さ
れた分周周波数信号の位相がｗ４−）でいるか検出する
ことにより、位相同期発振ループが安定しているかどう
かを判断しており、同期が検出された場合には位相同期
発振ループが安定したものと判断１５て間欠動作制御回
路８に対１．て同期信号によって通知する。

すなわち、基準分周周波数信号と分局周波数信号の同期
前は間欠動作を行なわせず、両信号の同期後に間欠動作
を行なわ１、める。これにより位相同期発振ループが安
定してから間欠動作を行なうこととなり、動作開始当初
において同期発振ループが安定するのに要する時間が劣
化することを防いでいる。

同期信号が入力されると、間欠動作制御回路８は位相同
期発振ループが安定したものと判断して間欠動作を開始
せしめる。間欠動作のタイミングは基準分周器２の出力
する基準周波数信号を利用しており、同基準周波数信号
をカウントして間欠動作のタイミング信号を形成し、以
後、同タイミング信号に従って位相比較器３と比較分局
器５とが動作の停止と開始を繰り返す。なお、位相比較
器３における動作の停止と開始のタイミングと、比較分
周器５における動作の停止と開始のタイミングとは同期
している。

このようにして、位相比較器３と比較分周器５と位相比
較器３は間欠に動作することとなり、それぞれの動作時
間を訓話してＰ　Ｌ　Ｌシンセサイザにおけるトータル
消費電力が改善される。

位相比較器３と比較分局器５の動作停止時には、位相同
期発振ループはフリーランの状態となるため、そのまま
では電圧制御発振器４の制御電圧が変化してその出力周
波数信号の周波数も変化してしまう。このため、間欠動
作制御回路８による制御のもとて位相比較器３の出力を
フローティング（ハイインピーダンス）として動作を停
止せしめ、電圧制御発振器４の制御電圧を保持してフリ
ーラン時の周波数変化を押さえている。

なお、位相同期発振ループのフリーランによる周波数の
ずれが十分小さい範囲内で位相比較器３の動作停止時間
を設定することにより、当該ＰＬＬシンセサイザの周波
数安定度を損なうことはない。

［発明の効果］ 以上説明したように本発明は、シンセサイザの中で特に
消費電力の多い比較分周器を間欠動作させて動作時間を
短くするとともに、位相比較器もこの比較分局器に同期
させて間欠動作させることにより、周波数の安定度を損
なうことなく、トータルの消費電力を削減することが可
能なＰＬＬシンセサイザを提供できる効果がある。

また、同期検出手段を使用して１．ＰＬＬシンセサイザ
が安定した時点から間欠動作させることにより、ＰＬＬ
シンセサイザの出力が安定するまでの時間を変えること
なく消費電流をＩｌｌ減できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るＰＬＬシンセサイザの
ブロック図、第２図は従来におけるＰＬＬシンセサイザ
のブロック図である。

Claims (2)

【特許請求の範囲】
1. （１）周波数変動の少ない基準周波数信号を発生する第
   １の発振手段と、 この第１の発振手段の発生する基準周波数信号を分周す
   る第１の分周手段と、 所定の制御信号に応じた周波数の信号を発生する第２の
   発振手段と、 この第２の発振手段の発生する周波数信号を上記第１の
   分周手段による分周周波数信号と同じ周波数となるよう
   に分周する第２の分周手段と、上記第１及び第２の分周
   手段によるそれぞれの分周周波数信号の位相差を検出す
   る位相差比較手段と、 この位相差比較手段の検出する位相差がなくなるように
   上記第２の発振手段に対する制御信号を設定する制御手
   段と、 上記第２の分周手段と上記位相差比較手段とを間欠に動
   作せしめる間欠動作制御手段とを具備することを特徴と
   するＰＬＬシンセサイザ。
2. （２）第１の請求項に記載のＰＬＬシンセサイザにおい
   て、上記第１及び第２の分周手段による分周信号が同期
   してから上記間欠動作制御手段を動作せしめる同期検出
   手段を有する構成としたことを特徴とするＰＬＬシンセ
   サイザ。