JP2010178374A - インテグレーテッドpllを備えたpwmコントローラ - Google Patents
インテグレーテッドpllを備えたpwmコントローラ Download PDFInfo
- Publication number
- JP2010178374A JP2010178374A JP2010089734A JP2010089734A JP2010178374A JP 2010178374 A JP2010178374 A JP 2010178374A JP 2010089734 A JP2010089734 A JP 2010089734A JP 2010089734 A JP2010089734 A JP 2010089734A JP 2010178374 A JP2010178374 A JP 2010178374A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- pwm
- error correction
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims description 48
- 230000001629 suppression Effects 0.000 claims description 46
- 230000007704 transition Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 230000010363 phase shift Effects 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 claims 6
- 230000000737 periodic effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 238000001514 detection method Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 8
- 230000035559 beat frequency Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
Abstract
【解決手段】PWMコントローラは、基準信号を受信する入力ノードと、位相ロックループ(PLL300)とを備えている。このPLL300は、誤り訂正信号を受信し且つ前記誤り訂正信号に関係する周波数を有する発振器信号を生成する発振器312と、前記発振器312に結合され、前記基準信号341を受信し、且つ前記基準信号341と、フィードバック信号342との間の位相差に基づいて誤り訂正信号を生成させる位相周波数検出器(PFD302)と、前記PFD302に結合され、周期的にPFD302が誤り訂正信号を生成することができるようにする抑制回路321とを備えている。
【選択図】図3
Description
Claims (24)
- パルス幅変調コントローラであって、
基準信号を受信するように動作可能な入力ノードと、
位相ロックループと、
を備え、前記位相ロックループが、
誤り訂正信号を受信し、且つ前記誤り訂正信号に関係する周波数を有する第一PWM信号を発生するように動作可能な発振器と、
前記発振器に結合され、前記基準信号を受信し、且つ前記基準信号と前記第一PWM信号から得られるフィードバック信号との間の位相差に基づいて前記誤り訂正信号を発生するように動作可能な位相周波数検出器と、
前記位相周波数検出器に結合され、前記フィードバック信号が前記基準信号と同期される間に、定期的に周期的に前記位相周波数検出器を動作可能にして前記位相周波数検出器に前記誤り訂正信号を発生させるように動作可能な抑制回路と、
を備えているものである、パルス幅変調コントローラ。 - 前記基準信号が、マスターPWM信号を含む、請求項1に記載のパルス幅変調コントローラ。
- 前記基準信号の不存在下で前記第一PWM信号の周波数を設定するように動作可能な発振器制御回路をさらに備えている、請求項1に記載のパルス幅変調コントローラ。
- 前記位相ロックループが、前記第一PWM信号から前記フィードバック信号を発生するように動作可能な分周器回路をさらに備えている、請求項1に記載のパルス幅変調コントローラ。
- 前記分周器回路が、前記基準信号の周波数に等しい周波数を有する前記フィードバック信号を発生する、請求項4に記載のパルス幅変調コントローラ。
- 前記パルス抑制回路が、前記基準信号の所定遷移数ごとに一回前記位相周波数検出器を動作可能にする、請求項1に記載のパルス幅変調コントローラ。
- 前記所定遷移数が6である、請求項6に記載のパルス幅変調コントローラ。
- 前記抑制回路がリセット信号の所定遷移数ごとに一回前記位相周波数検出器を動作可能にし、前記リセット信号は前記基準信号と前記フィードバック信号が同じ論理レベルを有するときに遷移する、請求項1に記載のパルス幅変調コントローラ。
- 前記分周器回路が、第二PWM信号を発生する、請求項4に記載のパルス幅変調コントローラ。
- 前記第二PWM信号が、前記第一PWM信号の前記位相に対してシフトした位相である、請求項9に記載のパルス幅変調コントローラ。
- 前記位相ロックループが、前記誤り訂正信号をフィルタリングするフィルターをさらに備えている、請求項1に記載のパルス幅変調コントローラ。
- パルス幅変調コントローラであって、
基準信号を受信するように動作可能な入力ノードと、
位相ロックループと、
を備え、前記位相ロックループが、
誤り訂正信号を受信し、且つ前記誤り訂正信号に関係する周波数を有する発振器信号を発生するように動作可能な発振器と、
前記発振器信号から得られるフィードバック信号とPWM信号とを発生するように動作可能な分周器回路と、
前記発振器に結合され、前記基準信号を受信し、且つ前記基準信号と前記フィードバック信号との間の位相差に基づいて前記誤り訂正信号を発生するように動作可能な位相周波数検出器と、
前記位相周波数検出器に結合され、前記フィードバック信号が前記基準信号と同期される間に、定期的に周期的に前記位相周波数検出器を動作可能にして前記位相周波数検出器に前記誤り訂正信号を発生させるように動作可能な抑制回路と、
を備えているものである、パルス幅変調コントローラ。 - 前記分周器回路が、前記基準信号に対して前記PWM信号を所定の位相シフトさせる、請求項12に記載のパルス幅変調コントローラ。
- 前記所定の位相シフトは、90度である、請求項13に記載のパルス幅変調コントローラ。
- 前記所定の位相シフトは、180度である、請求項13に記載のパルス幅変調コントローラ。
- 電源回路であって、
主電源と、
第一調整供給電圧とマスターPWM信号を発生するマスターPWM電源と、
第二調整供給電圧を発生し、且つ前記マスターPWM信号を受信するスレーブPWM電源とを備え、前記スレーブPWM電源が、
前記マスターPWM信号を受信するように動作可能な入力ノードと、
位相ロックループと、
を備え、前記位相ロックループが、
誤り訂正信号を受信し、且つ前記誤り訂正信号に関係する周波数を有する発振器信号を発生するように動作可能な発振器と、
前記第二調整供給電圧を調整するための前記発振器信号から得られるフィードバック信号とスレーブPWM信号を発生するように動作可能な分周器回路と、
前記発振器に結合され、前記基準信号を受信し、且つ前記基準信号と前記フィードバック信号との間の位相差に基づいて前記誤り訂正信号を発生するように動作可能な位相周波数検出器と、
前記位相周波数検出器に結合され、前記フィードバック信号が前記基準信号と同期される間に、定期的に周期的に前記位相周波数検出器を動作可能にして前記位相周波数検出器に前記誤り訂正信号を発生させるように動作可能な抑制回路と、
を備えるものである、電源回路。 - 前記分周器回路が、第二電源電圧を調整するための第二スレーブPWM信号を発生する、請求項16に記載の電源システム。
- 前記抑制回路が前記位相周波数検出器を動作可能にする周期的間隔は、プログラム可能である、請求項16に記載の電源システム。
- コンピュータシステムであって、
バスシステムに接続された中央処理装置と、
前記バスシステムに接続され、前記CPUにより制御されるビデオプロセッサーであって、前記ビデオプロセッサーが複数の電子部品を備えており、各電子部品が電源システムにより作動されるものであり、前記電源システムが、
主電源と、
第一調整供給電圧とマスターPWM信号を発生するマスターPWM電源と、
第二調整供給電圧を発生し、且つ前記マスターPWM信号を受信するスレーブPWM電源とを備え、前記スレーブPWM電源が、
前記マスターPWM信号を受信するように動作可能な入力ノードと、
位相ロックループと、
を備え、前記位相ロックループが、
誤り訂正信号を受信し、且つ前記誤り訂正信号に関係する周波数を有する発振器信号を発生するように動作可能な発振器と、
前記第二調整供給電圧を調整するための前記発振器信号から得られるフィードバック信号とスレーブPWM信号を発生するように動作可能な分周器回路と、
前記発振器に結合され、前記基準信号を受信し、且つ前記基準信号と前記フィードバック信号との間の位相差に基づいて前記誤り訂正信号を発生するように動作可能な位相周波数検出器と、
前記位相周波数検出器に結合され、前記フィードバック信号が前記基準信号と同期される間に、定期的に周期的に前記位相周波数検出器を動作可能にして前記位相周波数検出器に前記誤り訂正信号を発生させるように動作可能な抑制回路と、
を備えている前記ビデオプロセッサーと、
前記ビデオプロセッサーから生成されるグラフィックとビデオデータを表示する表示装置と、
を備えているコンピュータシステム。 - スレーブパルス幅変調(PWM)コントローラをマスターPWMコントローラに同期させる方法であって、
前記マスターPWMコントローラからのマスターPWM信号と、前記スレーブPWMコントローラの発振器信号から得られて前記マスターPWM信号にロックされるフィードバック信号との間の位相差に関係した誤り訂正信号を定期的に周期的に抑制することと、
前記周期的に抑制された誤り訂正信号に応答して前記発振器信号を調整することと、
前記発振器信号から第一スレーブPWM信号を発生することと、
を含む方法。 - 前記マスターPWM信号と前記フィードバック信号とのうちの一方の遷移数をカウントして、いつ前記誤り訂正信号を抑制するかを決定することをさらに含む、請求項20に記載の方法。
- 前記発振器信号から第二スレーブPWM信号を発生することをさらに含む、請求項20に記載の方法。
- 前記マスターPWM信号の位相に対して前記スレーブPWM信号の位相をシフトすることをさらに含む、請求項20に記載の方法。
- 前記マスターPWMコントローラからのマスターPWM信号と、前記スレーブPWMコントローラの発振器信号から得られるフィードバック信号との間の位相差を決定することができない場合には、所定のデフォルト信号と前記フィードバック信号との間の位相差に基づいて前記誤り訂正信号を周期的に抑制することをさらに含む、請求項20に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/264,359 | 2002-10-04 | ||
US10/264,359 US7269217B2 (en) | 2002-10-04 | 2002-10-04 | PWM controller with integrated PLL |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004543104A Division JP2006502656A (ja) | 2002-10-04 | 2003-10-01 | インテグレーテッドpllを備えたpwmコントローラ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011258944A Division JP2012090301A (ja) | 2002-10-04 | 2011-11-28 | インテグレーテッドpllを備えたpwmコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010178374A true JP2010178374A (ja) | 2010-08-12 |
JP4954311B2 JP4954311B2 (ja) | 2012-06-13 |
Family
ID=32042203
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004543104A Pending JP2006502656A (ja) | 2002-10-04 | 2003-10-01 | インテグレーテッドpllを備えたpwmコントローラ |
JP2010089734A Expired - Fee Related JP4954311B2 (ja) | 2002-10-04 | 2010-04-08 | インテグレーテッドpllを備えたpwmコントローラ |
JP2011258944A Pending JP2012090301A (ja) | 2002-10-04 | 2011-11-28 | インテグレーテッドpllを備えたpwmコントローラ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004543104A Pending JP2006502656A (ja) | 2002-10-04 | 2003-10-01 | インテグレーテッドpllを備えたpwmコントローラ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011258944A Pending JP2012090301A (ja) | 2002-10-04 | 2011-11-28 | インテグレーテッドpllを備えたpwmコントローラ |
Country Status (7)
Country | Link |
---|---|
US (1) | US7269217B2 (ja) |
JP (3) | JP2006502656A (ja) |
KR (1) | KR101010084B1 (ja) |
CN (1) | CN100474778C (ja) |
AU (1) | AU2003277251A1 (ja) |
TW (1) | TWI257542B (ja) |
WO (1) | WO2004034557A2 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2526467C (en) * | 2003-05-20 | 2015-03-03 | Kagutech Ltd. | Digital backplane recursive feedback control |
US20060034364A1 (en) * | 2004-08-13 | 2006-02-16 | Breitzmann Robert J | Carrier synchronization to reduce common mode voltage in an AC drive |
EP1894115A2 (en) * | 2005-06-09 | 2008-03-05 | Philips Intellectual Property & Standards GmbH | Transceiver |
US7443150B2 (en) * | 2005-06-30 | 2008-10-28 | Analog Devices, Inc. | Switching power supply control with phase shift |
US7369002B2 (en) * | 2005-07-28 | 2008-05-06 | Zarlink Semiconductor, Inc. | Phase locked loop fast lock method |
US7688607B2 (en) | 2005-09-30 | 2010-03-30 | Volterra Semiconductor Corporation | Voltage regulator with inductor banks |
US7522436B2 (en) | 2005-09-30 | 2009-04-21 | Volterra Semiconductor Corporation | Master-slave with adaptation control including slave current checking |
US7616463B2 (en) * | 2005-09-30 | 2009-11-10 | Volterra Semiconductor Corporation | Voltage regulator with common s-phase signals and phase lock loops |
US7514909B2 (en) * | 2005-09-30 | 2009-04-07 | Voiterra Semiconductor Corporation | Voltage regulator with communication ring scheme |
KR100727307B1 (ko) * | 2006-03-14 | 2007-06-12 | 엘지전자 주식회사 | 위상 고정 루프 |
US7684751B2 (en) * | 2006-09-26 | 2010-03-23 | Intel Corporation | Radio frequency identification apparatus, system and method adapted for self-jammer cancellation |
JP5171010B2 (ja) * | 2006-10-27 | 2013-03-27 | 東京エレクトロン株式会社 | 電源装置およびそれを用いたマイクロ波発生装置およびコンピュータプログラム |
US8760141B2 (en) * | 2008-01-04 | 2014-06-24 | The Hong Kong University Of Science And Technology | Frequency-hopping pulse-width modulator for switching regulators |
US8094769B2 (en) | 2008-07-25 | 2012-01-10 | Freescale Semiconductor, Inc. | Phase-locked loop system with a phase-error spreading circuit |
US8004258B2 (en) * | 2008-08-15 | 2011-08-23 | Infineon Technologies Ag | Regulation of a current through an inductive load |
US8207773B2 (en) * | 2009-01-15 | 2012-06-26 | Linear Technology Corporation | Pulse-width modulation (PWM) with independently adjustable duty cycle and frequency using two adjustable delays |
WO2010132943A1 (en) | 2009-05-20 | 2010-11-25 | Chronologic Pty. Ltd. | Jitter reduction method and apparatus for distributed synchronised clock architecture |
CN102014017B (zh) | 2010-09-30 | 2013-10-09 | 华为技术有限公司 | 一种信号检测电路、方法及系统 |
US8564375B2 (en) * | 2011-12-30 | 2013-10-22 | Fairchild Semiconductor Corporation | Methods and apparatus for self-trim calibration of an oscillator |
CN102594309A (zh) * | 2012-03-31 | 2012-07-18 | 中国科学院上海应用物理研究所 | 一种脉冲宽度调制同步方法 |
US9348358B2 (en) * | 2014-04-18 | 2016-05-24 | Fujitsu Limited | Clock multiplication and distribution |
CN104122936B (zh) * | 2014-07-21 | 2017-06-13 | 深圳市芯海科技有限公司 | 一种mcu芯片分频时钟校正装置及方法 |
CN105871213B (zh) * | 2015-01-21 | 2020-02-21 | 南京航空航天大学 | 一种非接触电能传输系统中的控制方法和装置 |
US20160269016A1 (en) * | 2015-03-12 | 2016-09-15 | Microchip Technology Incorporated | Combinatorial/sequential pulse width modulation |
US10560109B2 (en) * | 2017-12-29 | 2020-02-11 | Texas Instruments Incorporated | Phased locked loop integrated circuit |
CN108390562A (zh) * | 2018-03-16 | 2018-08-10 | 西安电子科技大学 | 一种用于dc/dc的开关频率校正电路 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6384319A (ja) * | 1986-09-29 | 1988-04-14 | Nec Corp | 位相同期回路 |
JPH0458614A (ja) * | 1990-06-28 | 1992-02-25 | Nec Corp | Pllシンセサイザ |
JPH0537369A (ja) * | 1990-10-02 | 1993-02-12 | Nec Corp | 位相同期発振回路の耐入力クロツク断回路方式 |
JPH07264055A (ja) * | 1992-03-31 | 1995-10-13 | Sgs Thomson Microelectron Sa | 周波数ロックドループ |
JPH11205135A (ja) * | 1998-01-19 | 1999-07-30 | Mitsubishi Electric Corp | フェーズロックドループ回路 |
JPH11261412A (ja) * | 1998-03-12 | 1999-09-24 | Texas Instr Japan Ltd | 位相比較回路 |
JP2001258239A (ja) * | 1999-10-19 | 2001-09-21 | Power Trends Inc | ディジタル的に合成された多相のパルス幅変調 |
JP2001257586A (ja) * | 2000-03-09 | 2001-09-21 | Canon Inc | Dllシステム |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4359679A (en) * | 1978-01-16 | 1982-11-16 | Wescom Switching, Inc. | Switching d-c. regulator and load-sharing system for multiple regulators |
US4363002A (en) * | 1980-11-13 | 1982-12-07 | Fuller Robert M | Clock recovery apparatus for phase shift keyed encoded data |
US4669089A (en) * | 1985-09-30 | 1987-05-26 | The Boeing Company | Suppressed clock pulse-duration modulator for direct sequence spread spectrum transmission systems |
JPH0736515B2 (ja) * | 1989-09-14 | 1995-04-19 | 株式会社東芝 | 位相比較器 |
JP2745787B2 (ja) * | 1990-06-30 | 1998-04-28 | 日本電気株式会社 | Pll周波数シンセサイザ |
JP3004056B2 (ja) * | 1990-12-21 | 2000-01-31 | 京セラ株式会社 | 送受信機 |
JP2933472B2 (ja) * | 1993-10-04 | 1999-08-16 | 日本電気アイシーマイコンシステム株式会社 | 位相同期回路 |
JP3421419B2 (ja) * | 1994-04-01 | 2003-06-30 | 三菱電機株式会社 | 位相比較器及びpll回路 |
JPH08265142A (ja) * | 1995-03-27 | 1996-10-11 | Shimada Phys & Chem Ind Co Ltd | フェーズロックループ回路 |
US5822387A (en) * | 1996-03-25 | 1998-10-13 | Cypress Semiconductor Corporation | Apparatus for fast phase-locked loop (PLL) frequency slewing during power on |
US5699020A (en) * | 1996-04-11 | 1997-12-16 | Altera Corporation | Phase latched differential charge pump circuit and method |
FR2753320B1 (fr) * | 1996-09-09 | 1999-01-15 | Sgs Thomson Microelectronics | Boucle a verrouillage de phase avec dispositif de limitation de courant de pompe de charge |
JP3102373B2 (ja) * | 1997-03-12 | 2000-10-23 | 日本電気株式会社 | 周波数シンセサイザ |
US6137809A (en) * | 1997-08-22 | 2000-10-24 | Paradyne Corporation | Quantization noise compensator apparatus and method |
JP3179382B2 (ja) | 1997-08-27 | 2001-06-25 | 山形日本電気株式会社 | Pll回路 |
JPH11136125A (ja) * | 1997-10-30 | 1999-05-21 | Texas Instr Japan Ltd | 周波数シンセサイザ |
JP3075349B2 (ja) * | 1998-02-27 | 2000-08-14 | 日本電気株式会社 | 映像表示装置の輝度調整回路と輝度調整方法 |
US6150889A (en) * | 1998-08-03 | 2000-11-21 | Motorola, Inc. | Circuit and method for minimizing recovery time |
US6208216B1 (en) * | 1998-09-28 | 2001-03-27 | Mikko J. Nasila | Phase-locked-loop pulse-width modulation system |
JP3983449B2 (ja) * | 1999-10-15 | 2007-09-26 | 株式会社リコー | パルス幅変調回路、光書き込み装置及び画像形成装置 |
JP2001339296A (ja) * | 2000-05-26 | 2001-12-07 | Oki Electric Ind Co Ltd | 位相比較器 |
JP2002232718A (ja) * | 2001-02-06 | 2002-08-16 | Ricoh Co Ltd | 画像処理装置 |
US6993087B2 (en) * | 2001-06-29 | 2006-01-31 | Nokia Mobile Phones Ltd. | Switching mode power amplifier using PWM and PPM for bandpass signals |
JP2003133972A (ja) * | 2001-10-29 | 2003-05-09 | Fujitsu Ltd | 無線送信機を有する電子装置 |
US6853252B2 (en) * | 2002-10-04 | 2005-02-08 | Intersil Corporation | Phase-lock loop having programmable bandwidth |
-
2002
- 2002-10-04 US US10/264,359 patent/US7269217B2/en not_active Expired - Fee Related
-
2003
- 2003-10-01 CN CNB2003801031204A patent/CN100474778C/zh not_active Expired - Fee Related
- 2003-10-01 KR KR1020057005825A patent/KR101010084B1/ko not_active IP Right Cessation
- 2003-10-01 AU AU2003277251A patent/AU2003277251A1/en not_active Abandoned
- 2003-10-01 WO PCT/US2003/031316 patent/WO2004034557A2/en active Application Filing
- 2003-10-01 JP JP2004543104A patent/JP2006502656A/ja active Pending
- 2003-10-02 TW TW092127285A patent/TWI257542B/zh not_active IP Right Cessation
-
2010
- 2010-04-08 JP JP2010089734A patent/JP4954311B2/ja not_active Expired - Fee Related
-
2011
- 2011-11-28 JP JP2011258944A patent/JP2012090301A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6384319A (ja) * | 1986-09-29 | 1988-04-14 | Nec Corp | 位相同期回路 |
JPH0458614A (ja) * | 1990-06-28 | 1992-02-25 | Nec Corp | Pllシンセサイザ |
JPH0537369A (ja) * | 1990-10-02 | 1993-02-12 | Nec Corp | 位相同期発振回路の耐入力クロツク断回路方式 |
JPH07264055A (ja) * | 1992-03-31 | 1995-10-13 | Sgs Thomson Microelectron Sa | 周波数ロックドループ |
JPH11205135A (ja) * | 1998-01-19 | 1999-07-30 | Mitsubishi Electric Corp | フェーズロックドループ回路 |
JPH11261412A (ja) * | 1998-03-12 | 1999-09-24 | Texas Instr Japan Ltd | 位相比較回路 |
JP2001258239A (ja) * | 1999-10-19 | 2001-09-21 | Power Trends Inc | ディジタル的に合成された多相のパルス幅変調 |
JP2001257586A (ja) * | 2000-03-09 | 2001-09-21 | Canon Inc | Dllシステム |
Also Published As
Publication number | Publication date |
---|---|
WO2004034557A2 (en) | 2004-04-22 |
US7269217B2 (en) | 2007-09-11 |
CN100474778C (zh) | 2009-04-01 |
TWI257542B (en) | 2006-07-01 |
CN1711692A (zh) | 2005-12-21 |
KR20050052526A (ko) | 2005-06-02 |
AU2003277251A1 (en) | 2004-05-04 |
WO2004034557A3 (en) | 2004-06-24 |
JP4954311B2 (ja) | 2012-06-13 |
TW200406660A (en) | 2004-05-01 |
KR101010084B1 (ko) | 2011-01-24 |
JP2012090301A (ja) | 2012-05-10 |
US20040066845A1 (en) | 2004-04-08 |
JP2006502656A (ja) | 2006-01-19 |
AU2003277251A8 (en) | 2004-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4954311B2 (ja) | インテグレーテッドpllを備えたpwmコントローラ | |
US6853252B2 (en) | Phase-lock loop having programmable bandwidth | |
US5892380A (en) | Method for shaping a pulse width and circuit therefor | |
JP4077979B2 (ja) | 半導体集積回路装置 | |
US7492194B2 (en) | Oscillator including phase frequency detectors for detecting a phase difference between two input signals and outputting a control command signal | |
US5406590A (en) | Method of and apparatus for correcting edge placement errors in multiplying phase locked loop circuits | |
JPH07202690A (ja) | クロック信号発生回路 | |
KR20050103367A (ko) | 빠른 주파수 락을 위한 위상 동기 루프 | |
JP2003510942A (ja) | 位相制御回路 | |
US7663417B2 (en) | Phase-locked loop circuit | |
US6590949B1 (en) | Circuit and method for compensating a phase detector | |
TWI383593B (zh) | 用以在鎖相失效後重設鎖相迴路之電路 | |
US7319350B2 (en) | Lock-detection circuit and PLL circuit using same | |
KR20010052061A (ko) | 위상 동기 루프의 루프 필터를 위한 전하 펌프 조종 시스템 및 방법 | |
EP1618461B1 (en) | Deskew system in a clock distribution network using a pll and a dll | |
JP2006211376A (ja) | Pll回路及びそのプログラム | |
US6546059B1 (en) | Adaptive integrated PLL loop filter | |
US6998890B2 (en) | Programmable bandwidth and frequency slewing for phase-lock loop | |
KR102205037B1 (ko) | 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치 | |
JP2001044825A (ja) | 半導体集積回路 | |
CN116865747A (zh) | 锁相环的频率锁定控制方法、频率锁定电路及芯片 | |
JP2001136060A (ja) | Pll回路 | |
JP2002057573A (ja) | Pll回路 | |
JP2003152531A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110314 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110414 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111128 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120313 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |