JP2003510942A - 位相制御回路 - Google Patents

位相制御回路

Info

Publication number
JP2003510942A
JP2003510942A JP2001527443A JP2001527443A JP2003510942A JP 2003510942 A JP2003510942 A JP 2003510942A JP 2001527443 A JP2001527443 A JP 2001527443A JP 2001527443 A JP2001527443 A JP 2001527443A JP 2003510942 A JP2003510942 A JP 2003510942A
Authority
JP
Japan
Prior art keywords
control circuit
frequency
phase control
frequency divider
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001527443A
Other languages
English (en)
Other versions
JP3587818B2 (ja
Inventor
ゲッツ，エドムント
メムラー，ベルント
シェーンレーバー，ギュンター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2003510942A publication Critical patent/JP2003510942A/ja
Application granted granted Critical
Publication of JP3587818B2 publication Critical patent/JP3587818B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 再起期間を短縮するために、本発明の位相制御回路は、電圧制御発振器（ＶＣＯ）を備えている。この電圧制御発振器ＶＣＯの下に、第１周波数分周器（ＦＴ１）が接続されている。この第１周波数分周器（ＦＴ１）は、発振器信号の周波数を分周し、その周波数から第１分周器出力信号を発生させ、位相制御回路の再起期間に、第１分周器出力信号を位相比較器（ＰＦＤ）に伝達する。さらに、位相制御回路の再起期間後に、第１分周器出力信号の周波数を分周し、位相比較器（ＰＦＤ）に伝達するユニットを備えている。再起期間に、位相比較器（ＰＦＤ）は、第１分周器出力信号および第１基準信号を比較する。再起期間後に、位相比較器（ＰＦＤ）は、分周された分周器出力信号および第２基準信号を比較する。この位相比較器（ＰＦＤ）は、その出力側で、制御可能なチャージポンプ（ＣＰ）を介して、電圧制御発振器（ＶＣＯ）と結合している。

Description

【発明の詳細な説明】
本発明は、例えば無線機に挿入可能な位相制御回路に関するものである。
【０００１】 位相制御回路（以下、ＰＬＬとも称する）は、例えば、多重時間帯操作（Mult
islotbetrieb）における、ＧＳＭ（Groupe Speciale Mobile、欧州デジタル自動
車・携帯電話方式）といった、ＴＤＭＡ無線機システム（時分割多重接続）にお
いて特に用いられている。時分割多重接続は、通信媒体に対する組織的な接続方
法でであり、有効帯域幅を、個々の使用者に均等に分割することを基本理念とし
ている。また、使用者が複数の場合、同じ長さの時間帯（Time Slots）に再分割
される時間枠があり、この時間枠においては、各使用者に１つの時間帯が割りあ
てられている。また、この場合、再起時間（Einschwingzeiten）は、２５０μｓ
よりも短いことが要求される。しかし、従来の整数Ｎ位相制御回路では、このよ
うに短い再起時間を達成することはほとんど不可能である。
【０００２】 ＰＬＬ周波数合成装置は、従来の技術である米国特許第５，６９４，０８９号
（ＵＳ ５，６９４，０８９）によって周知となっている。この合成装置は、基
準信号を分周するための基準分周器（Referenzteiler）を備えている。さらに、
この合成装置は、電圧制御発振器の出力信号を分周するＲＦ信号分周器を備えて
いる。周波数が変わると、まず、ＲＦ信号分周器の分周比が、平均的な分数の分
周値へ周期的に変わる。そして、周波数がほぼ移り変わると、ＲＦ信号分周器が
、従来の整数Ｎ分周器の操作モードとなる。この目的のために、周波数は、分数
操作モードにすばやく移り変われるようになっている。したがって、このＲＦ信
号分周器は、操作モードに応じた異なる分周値に設定される。しかし、ＲＦ信号
分周器に新たな分周値を設定しなければならないので、再起工程（Einschwingvo
rgang）に時間がかかるという欠点がある。
【０００３】 本発明の目的は、再起期間が非常に短く、干渉信号構成部分の小さな位相制御
回路を示すことにある。
【０００４】 この目的は、請求項１に記載の特徴を備えている位相制御回路によって、解決
される。
【０００５】 また、本発明による位相制御回路のさらに好ましい実施形態を、従属請求項に
示す。
【０００６】 本発明の位相制御回路は、発振器信号を発生させる電圧制御発振器を備えてい
る。さらにこの回路は、発振器信号の周波数を分周する第１周波数分周器を備え
ている。この第１周波数分周器は、上記周波数に基づいて第１分周出力信号を生
成し、位相制御回路の再起期間（Einschwingdauer）に、位相比較器へ伝達する
。加えて、位相制御回路の再起期間後に、第１分周出力信号の周波数を分周し、
この第２分周出力信号を位相比較器に伝達する装置を備えている。この位相比較
器は、位相制御回路の再起期間に、第１分周出力信号と第１基準信号とを比較し
、位相制御回路の再起期間後に、第２分周出力信号と第２基準信号とを比較する
ものである。さらに、この位相比較器は、その出力側で、制御可能なチャージポ
ンプと結合している。また、このチャージポンプは、出力側で電圧制御発振器と
結合している。
【０００７】 本発明の実施形態としては、位相制御回路装置が、第２分周器と、２つの入力
部および出力部を有する第１多重化器とを備えていることが好ましい。この第１
分周器の出力部は、第１多重化器の第１入力部と結合し、第２分周器の出力部は
、多重化器の第２入力部と結合している。
【０００８】 また、本発明における他の有利な実施形態として、第３および第４の周波数分
周器を備えている構成を挙げられる。これらの分周器は、基準発振器から発する
基準発振器信号から、第１および第２基準信号を発生させるものである。
【０００９】 また、第１または第２基準信号を位相比較器に伝達する第２多重化器を備える
ことも有利である。
【００１０】 また、本発明のまた別の有利な実施形態として、第３周波数分周器が第２多重
化器の第１入力部と結合し、第４周波数分周器が第２多重化器の第２入力部と結
合している構成を挙げられる。
【００１１】 また、チャージポンプと電圧制御発振器との間に、フィルターを接続すること
も利点となる。これにより、干渉信号構成部分を抑制できる。
【００１２】 また、このフィルターには、ローパスフィルターを用いることもできる。
【００１３】 また、多重化器を制御する制御ユニットを備えることも利点である。
【００１４】 さらに、この制御ユニットは、チャージポンプおよびフィルター用のパラメー
タを規定することができる。
【００１５】 本発明におけるまた別の実施形態として、位相制御回路装置が、第１周波数分
周器の発する信号をゲートするための第１ゲート回路（Austastschaltung）、お
よびブランキングロジック（Ausblendlogik）を備えている構成を挙げられる。
この形態では、ブランキングロジックが第１ゲート回路を制御する。
【００１６】 このゲート回路として、ＡＮＤ回路を用いることもできる。このＡＮＤ回路は
、その第１入力部が第１周波数分周器の出力部と結合し、また、第２入力部がブ
ランキングロジックの出力部と結合しているものである。さらに、このゲート回
路の出力部は、位相比較器と結合している。
【００１７】 さらに、第２ゲート回路を、基準信号のゲートに用いることができる。この場
合、ブランキングロジックは、第２ゲート回路を制御する。
【００１８】 また、上記の制御ユニットおよび基準信号は、共同でブランキングロジックを
制御できる。
【００１９】 最後に、第１基準分周器が蓄電池と結合しており、蓄電池の数値に応じて、周
波数を第１値または第２値で分周することも、有利な形態である。
【００２０】 以下に、本発明を、２つの図に基づいてより詳細に説明する。
【００２１】 図１は、本発明の第１実施形態にかかる位相制御回路を示す説明図である。図
２は、本発明の第２実施形態にかかる位相制御回路を示す説明図である。
【００２２】 位相制御回路は、周波数ｆＶＣＯの発振器信号を発生させる電圧制御発振器Ｖ
ＣＯを備えている。この発振器信号は、第１周波数分周器ＦＴ１に供給される。
この第１周波数分周器ＦＴ１は、周波数ｆＶＣＯを分周値ＴＷで分周する。図１
に示した実施形態のように、この分周値ＴＷは、１４ビット幅の配線を介して、
第１周波数分周器ＦＴ１に設定される。この分周値ＴＷは、通常、位相制御回路
を初期化する際に、第１周波数分周器ＦＴ１に設定され、それから、位相制御回
路の再起期間後にも、位相制御回路の操作状況とは無関係に存在する。ただし、
位相制御回路を新たな周波数に設定すると、第１周波数分周器ＦＴ１は、それに
みあった新たな分周値ＴＷに設定される。この第１周波数分周器ＦＴ１は、蓄電
池ａｃｃｕと結合しており、この蓄電池ａｃｃｕには、蓄電値Ａが蓄積されてい
る。本実施形態では、第１周波数分周器ＦＴ１はＮ／Ｎ＋１カウンタである。こ
のカウンタは、蓄電池ａｃｃｕに蓄積された蓄電値Ａに応じて、ＮまたはＮ＋１
まで達するものである。
【００２３】 Ｎ／Ｎ＋１カウンタが数値Ｎまたは数値Ｎ＋１に達すると、Ｎ／Ｎ＋１カウン
タの出力部に信号が現れる。この信号は、とりわけ、蓄電池ａｃｃｕの入力部に
も伝達される。Ｎ／Ｎ＋１カウンタの出力部に現れる信号は、デジタル信号であ
る。デジタル信号のレベル変位数が、蓄電池ａｃｃｕに蓄積された蓄電値Ａと一
致すると、蓄電池ａｃｃｕは、制御信号をＮ／Ｎ＋１カウンタに供給する。これ
により、Ｎ／Ｎ＋１カウンタは、これまでＮまで数えていた場合はＮ＋１まで数
え、これまでＮ＋１まで数えていた場合はＮまで数えるようになる。
【００２４】 第１周波数分周器ＦＴ１の出力信号は、第１多重化器ＭＵＸ１の入力部に直接
供給され、また、第２周波数分周器ＦＴ２を介して、多重化器ＭＵＸ１の第２入
力部に供給される。これにより、第１多重化器ＭＵＸ１の第１入力部には、周波
数 ｆ１ＭＵＸ１＝ｆＶＣＯ／Ｎ あるいは ｆＶＣＯ／（Ｎ＋１） を有する信号が現れる。また、第１多重化器ＭＵＸ１の第２入力部に、周波数 ｆ２ＭＵＸ１＝ｆＶＣＯ／（Ｎ・ＴＷ２） あるいは ｆＶＣＯ／｛（Ｎ＋１）
・ＴＷ２｝ を有する信号が現れる。ここで、ＴＷ２は、第２周波数分周器ＦＴ２に設定され
る分周値である。
【００２５】 図１に示された実施形態では、分周値ＴＷ２＝５である。また、第１多重化器
ＭＵＸ１の出力部は、位相検波器ＰＦＤ（以下、位相比較器とも称す）に通じて
いる。
【００２６】 基準発振器信号は、基準周波数ｆＲｅｆを備える基準発振器から発せられ、第
３周波数分周器ＦＴ３において、分周値ＴＷＲで分周される。分周値ＴＷＲは、
７ビット幅の配線を介して、第３周波数分周器ＦＴ３に供給される。本実施形態
においては、第３周波数分周器ＦＴ３は、分周値ＴＷＲまで数えるカウンタとな
っている。それから、第３周波数分周器ＦＴ３の出力部に、分周値ＴＷＲで分周
された周波数 ｆ１ＭＵＸ２＝ｆＲｅｆ／ＴＷＲ を有する基準発振器信号が現れる。その信号が、第２多重化器ＭＵＸの第１入力
部に伝達される。加えて、この周波数分周信号は、第４周波数分周器ＦＴ４を用
いて分周され、第２多重化器ＭＵＸ２の第２入力部に伝達される。この第４周波
数分周器ＦＴ４は、本実施形態においては、分周値＝５を備える分周器である。
第２多重化器ＭＵＸ２の出力部は、位相検波器ＰＦＤの第２入力部と結合してい
る。
【００２７】 制御ロジックＣＬは、２つの多重化器ＭＵＸ１およびＭＵＸ２を制御する。こ
れにより、制御ロジックＣＬは、位相制御回路の再起段階の間、分周値ＴＷＲに
よって分周された周波数 ｆ１ＭＵＸ２＝ｆＲｅｆ／ＴＷＲ の基準発振器信号と、分周値ＴＷで分周された周波数 ｆ１ＭＵＸ１＝ｆＶＣＯ／Ｎ あるいは ｆ１ＭＵＸ１＝ｆＶＣＯ／（Ｎ＋１）
の発振器信号とを比較する。両信号の間に位相差がない場合、または位相差が所
定の値未満である場合、切り替え制御（Umschaltsteuerung）ＵＳを介して伝達
される位相検波器ＰＦＤの適切な出力信号によって、制御ロジックＣＬは、安定
状態（eingeschwungene Zustand）に入っており、したがって、位相制御回路を
低周波数 ｆ２ＭＵＸ２＝ｆＲｅｆ／（ＴＷ・５） および ｆ２ＭＵＸ１＝ｆＶＣＯ／（
ＴＷ・５） で操作すべきであることを認識する。 。すなわち、位相比較器ＰＦＤは、低周波数を比較しあうようになる。そして、
位相検波器ＰＦＤの入力部にある２つの周波数間の制御差は、チャージポンプＣ
Ｐを制御するために用いられる。このポンプは、ループフィルターＬＦを介して
電圧制御発振器ＶＣＯを制御する、出力電流を発生させる。
【００２８】 制御ロジックＣＬは、出力側でチャージポンプＣＰおよびループフィルターＬ
Ｆに結合している。さらに、これらの制御線を介して、制御ロジックＣＬがチャ
ージポンプＣＰおよびループフィルターＬＦ用のパラメータを規定することも可
能である。
【００２９】 位相制御回路の再起状態において高周波数を比較しあうことによって、制御回
路はより速く安定化する。しかし、発振器信号（スプリアス）のスペクトルにお
けるサイドライン（Seitenlinien）を回避するためには、第２周波数分周器ＦＴ
２および第４周波数分周器ＦＴ４によってさらに分周された周波数を、再起後に
比較しなければならない。この比較によって、安定状態における干渉を回避でき
る。上記の切り替え工程は、制御ロジックＣＬによって制御され、この制御ロジ
ックＣＬは、適切な制御信号を多重化器ＭＵＸ１およびＭＵＸ２に送信する。
【００３０】 再起工程の間、本発明の位相制御回路は、分数Ｎモード（fractional-N-Modus
）で機能し、安定状態においては整数Ｎモードで機能する。
【００３１】 ループフィルターＬＦのフィルターパラメータ、およびチャージポンプＣＰの
チャージポンプパラメータを最善の状態にするために、制御ロジックＣＬは、制
御信号をチャージポンプＣＰおよびループフィルターＬＦへ送信する。従って、
例えば、再起工程の間、安定状態にあるときとは異なる制限された周波数（Gren
zfrequenz）が、ループフィルターＬＦには必要である。
【００３２】 また、例えば、第３周波数分周器ＦＴ３に、減算カウンタを用いてもよい。こ
のカウンタは、第１周波数分周器ＦＴ１とも適用できる。
【００３３】 ４つの周波数分周器ＦＴ１、ＦＴ２、ＦＴ３、およびＦＴ４の分周値は、いず
れの場合にも、位相検波器ＰＦＤの入力部において、ほぼ同じ周波数を互いに比
較できるように調整されている。
【００３４】 上記の第１周波数分周器ＦＴ１の分周サイクルは、ＮおよびＮ＋１による分周
頻度を示し、蓄電値Ａに応じて繰り返される。第１周波数分周器ＦＴ１は、原理
的には、整数の分周値ＴＷによってのみ分周を行える。従って、蓄電池ａｃｃｕ
によって、分周値とＮおよびＮ＋１との間における、第１周波数分周器ＦＴ１の
周期的な切り替えが行われる。これにより、ある一定の時間帯では、平均すると
、分数の分周比（Teilerverhaeltnis）にみあったＮとＮ＋１との間の分周値に
分周される。その際、数値Ｎは、分周値ＴＷによって確定される。
【００３５】 ＰＬＬは、周波数分周器ＦＴ１、ＦＴ２、ＦＴ３、ＦＴ４によって設定された
周波数で機能している。
【００３６】 分周値ＴＷおよびＴＷＲが変更され、第１周波数分周器ＦＴ１および第３周波
数分周器ＦＴ３に設定されることで新たな周波数が定められると、再起工程の位
相誤差は比較的大きくなる。この位相誤差は、切り替え制御ＵＳにおいて識別さ
れ、制御ロジックＣＬへとさらに伝達される。制御ロジックＣＬは、より高周波
数で分周された２つの信号を位相検波器ＰＦＴに伝達するために、多重化器ＭＵ
Ｘ１およびＭＵＸ２と接続している。また、これらの信号は、第２周波数分周器
ＦＴ２および第４周波数分周器ＦＴ４によってさらで分周されることはない。し
たがって、位相検波器ＰＦＤにある比較周波数は、周波数分周器ＦＴ２およびＦ
Ｔ４に設定された分周値（本実施形態では係数５）に上昇する。だから、単位時
間ごとに５倍も多く、位相比較が行われる。この措置によって、再起は速まりう
る。加えて、この操作モードで、チャージポンプＣＰおよびループフィルターＬ
Ｆ用の電流が、制御ロジックＣＬを介して適切に調整される。これらの措置によ
って、安定した位相制御を伴う新たな所望の周波数を、確実に早く再起できる。
【００３７】 この操作モードでは、数値ＮとＮ＋１との間の切り替えが原因で、干渉に結び
つく位相亀裂（Phasenspruenge）が生じる。そこで、この位相亀裂を避けるため
に、再起後に、比較周波数を係数５によって削減する。なお、比較周波数を削減
する係数は、外的な境界条件しだいで、必要に応じその都度調整できる。
【００３８】 位相制御回路が、周波数の新たな所望値に安定していると、この値は、位相検
波器ＰＦＤを介して、切り替え制御ＵＳおよび同じく制御ロジックＣＬに伝達さ
れる。位相誤差が設定値内であると、多重化器ＭＵＸ１およびＭＵＸ２のスイッ
チが切り替えられ、第１周波数分周器ＦＴ１および第３周波数分周器ＦＴ３の信
号は５で再び分周され、チャージポンプＣＰの電流が再びリセットされ、ループ
フィルターＬＦのスイッチが再び切り替えられる。
【００３９】 図２に、本発明による位相制御回路の第２実施形態を示す。位相検波器ＰＦＤ
、切り替え制御ＵＳ、制御ロジックＣＬ、チャージポンプＣＰ、ループフィルタ
ーＬＦ、および電圧制御発振器ＶＣＯは、図１に示したものと同様である。また
、図２における第１周波数分周器ＦＴ１、第３周波数分周器ＦＴ３、および蓄電
池ａｃｃｕも、図１に示した周波数分周器ＦＴ１、ＦＴ３、および蓄電池ａｃｃ
ｕに相当する。
【００４０】 図２においては、第１周波数分周器ＦＴ１の出力部は、蓄電池ａｃｃｕおよび
第１ゲート回路ＡＳ１と結合している。第１ゲート回路ＡＳ１は、ブランキング
ロジックＡＬによって制御される。このブランキングロジックＡＬは、第３周波
数分周器ＦＴ３および制御ロジックＣＬによって制御される。第３周波数分周器
ＦＴ３は、第２ゲート回路ＡＳ２の入力部と結合している。この第２ゲート回路
ＡＳ２は、その出力側で、位相検波器ＰＦＤと結合している。例えば、ゲート回
路ＡＳ１およびＡＳ２は、ＡＮＤ回路から構成することも可能である。これら２
つのゲート回路ＡＳ１およびＡＳ２に結合したブランキングロジックＡＬを介し
て、第１周波数分周器ＦＴ１の出力信号成分、あるいは第３周波数分周器ＦＴ３
の信号成分が、位相検波器ＰＦＤに達するよう制御される。第１周波数分周器Ｆ
Ｔ１あるいは第３周波数分周器ＦＴ３の出力信号における一定の信号成分を適切
に抑制することによって、位相検波器ＰＦＤに、周波数の減じられた信号を供給
することが可能である。
【００４１】 これらゲート回路ＡＳ１およびＡＳ２は、分周器ＦＴ１およびＦＴ３における
それぞれの出力部と、位相検波器の入力部との間に接続されている、ゲート回路
である。各ｎ番目のパルスのみが、この接続を用いて位相検波器ＰＦＤに伝達さ
れる。ＧＳＭのような５の分数方法では、各５番目のパルスだけが位相検波器Ｐ
ＦＤに供給される。このゲート回路ＡＳ１およびＡＳ２は、原理的には、図１に
おいて多重化器ＭＵＸ１およびＭＵＸ２と結合している周波数分周器ＦＴ２およ
びＦＴ４のような働きをしている。１つの分周器が、ゲート回路ＡＳ１およびＡ
Ｓ２を制御しており、この分周器が、１つまたは複数のパルスに対して、一定の
時間、ゲート回路ＡＳ１およびＡＳ２を開く。分数Ｎモードでは、ゲート回路Ａ
Ｓ１およびＡＳ２は活性化していない。第１周波数分周器ＦＴ１および第３周波
数分周器ＦＴ３から発せられる各計数パルス（Zaehlimpuls）は、位相検波器Ｐ
ＦＤに伝達される。整数Ｎモードに切り替えられた後、第１および第２ゲート回
路ＡＳ１およびＡＳ２が活性化し、各ｎ番目のパルス（ｎ＝２…１６、またはこ
れ以上）が、位相検波器ＰＦＤに転送される。これにより、第１周波数分周器Ｆ
Ｔ１および第３周波数分周器ＦＴ３の分周比は、係数ｎによって増加する。
【００４２】 図２に示した実施形態において、第１周波数分周器ＦＴ１および第３周波数分
周器ＦＴ３の他に、あともう１つ新たな分周器を必要とすることが好ましい。こ
の分周器は、ブランキングロジックＡＬの構成部分である。このために、分数Ｎ
モードの明確な解決方法では、既存のモジュールカウンタを使用できる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態にかかる位相制御回路を示す説明図である。
【図２】 本発明の第２実施形態にかかる位相制御回路を示す説明図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年５月１４日（２００１．５．１４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シェーンレーバー，ギュンター ドイツ連邦共和国 81371 ミュンヘン タルキルヒナー シュトラーセ 184 Ｆターム(参考） 5J106 AA04 BB01 CC01 CC21 CC41 CC52 CC53 DD10 DD43 EE08 FF06 GG07 GG15 GG18 HH10 KK03

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 位相制御回路において、 発振器信号を発生する電圧制御発振器（ＶＣＯ）と、 発振器信号の周波数（ｆＶＣＯ）を分周する第１周波数分周器（ＦＴ１）であ
    って、上記周波数（ｆＶＣＯ）に基づいて第１分周器出力信号を発生し、位相制
    御回路の再起期間に、この信号を位相比較器（ＰＦＤ）に伝達する第１周波数分
    周器（ＦＴ１）と、 上記位相制御回路の再起期間後、第１分周器出力信号の周波数を分割し、位相
    比較器（ＰＦＤ）に伝達するユニット（ＦＴ２、ＭＵＸ１、ＦＴ４、ＭＵＸ２；
    ＡＳ１、ＡＳ２、ＡＬ）とを備えており、 上記の位相比較器（ＰＦＤ）が、位相制御回路の再起期間において、第１分割
    器出力信号と第１基準信号とを比較し、位相制御回路の再起期間後、分割された
    分割器出力信号と第２基準信号とを比較し、 上記の位相比較器（ＰＦＤ）が、その出力側で、制御可能なチャージポンプ（
    ＣＰ）と結合しており、 上記のチャージポンプ（ＣＰ）が、その出力側で、電圧制御発振器（ＶＣＯ）
    と結合している位相制御回路。
  2. 【請求項２】 上記のユニットは、第２分割器（ＦＴ２）と、２つの入力部および出力部を備
    えた第１多重化器（ＭＵＸ１）とを備え、 上記の第１分割器（ＦＴ１）の出力部が、第１多重化器（ＭＵＸ１）の第１入
    力部と結合し、第２分割器（ＦＴ２）の出力部が、第１多重化器（ＭＵＸ１）の
    第２入力部と結合している請求項１に記載の位相制御回路。
  3. 【請求項３】 基準発振器によって発せられる基準発振器信号から上記第１および第２基準信
    号を発生させる第３および第４周波数分割器（ＦＴ３、ＦＴ４）を備えている請
    求項１または２に記載の位相制御回路。
  4. 【請求項４】 上記の第１または第２基準信号を位相比較器（ＰＦＤ）に伝達する第２多重化
    器（ＭＵＸ２）を備えている請求項１から３のいずれかに記載の位相制御回路。
  5. 【請求項５】 上記の第３周波数分割器（ＦＴ３）が、第２多重化器（ＭＵＸ２）の第１入力
    部と結合し、第４周波数分割器（ＦＴ４）を介して、多重化器（ＭＵＸ２）の第
    ２入力部と結合している請求項１から４のいずれかに記載の位相制御回路。
  6. 【請求項６】 上記のチャージポンプ（ＣＰ）と電圧制御発振器との間に、フィルター（ＬＦ
    ）が接続されている請求項１から５のいずれかに記載の位相制御回路。
  7. 【請求項７】 上記のフィルター（ＬＦ）が、ローパスフィルターである請求項６に記載の位
    相制御回路。
  8. 【請求項８】 上記多重化器（ＭＵＸ１、ＭＵＸ２）を制御する制御ユニットを備えている請
    求項１から７のいずれかに記載の位相制御回路。
  9. 【請求項９】 上記の制御ユニットが、さらに、チャージポンプ（ＣＰ）とフィルター（ＬＦ
    ）とのパラメータを規定する請求項８に記載の位相制御回路。
  10. 【請求項１０】 上記のユニットが、第１周波数分割器（ＦＴ１）から発する信号をゲートする
    ための第１ゲート回路（ＡＳ１）、および、ブランキングロジック（ＡＬ）を備
    え、 上記のブランキングロジック（ＡＬ）が、第１ゲート回路（ＡＳ１）を制御す
    る請求項１に記載の位相制御回路。
  11. 【請求項１１】 上記のゲート回路（ＡＳ１）がＡＮＤ回路であり、このＡＮＤ回路の第１入力
    部が第１周波数分割器（ＦＴ１）の出力部と結合し、同じく第２入力部がブラン
    キングロジック（ＡＳ１）の出力部と結合し、同じく出力部が位相比較器（ＰＦ
    Ｄ）と結合している請求項１０に記載の位相制御回路。
  12. 【請求項１２】 上記の基準信号をゲートするための第２ゲート回路（ＡＳ２）を備え、上記ブ
    ランキングロジック（ＡＬ）がこの第２ゲート回路（ＡＳ２）を制御している請
    求項１０または１１に記載の位相制御回路。
  13. 【請求項１３】 上記の制御ユニット（ＣＬ）および上記基準信号が、共同でブランキングロジ
    ック（ＡＬ）を制御する請求項１２に記載の位相制御回路。
  14. 【請求項１４】 上記の第１周波数分割器（ＦＴ１）が蓄電池（ａｃｃｕ）と結合しており、蓄
    電池（ａｃｃｕ）に蓄積されている数値（Ａ）に応じて、周波数を第１または第
    ２値（Ｎ，Ｎ＋１）に分割する請求項１から１３のいずれかに記載の位相制御回
    路。
JP2001527443A 1999-09-27 2000-06-16 位相制御回路 Expired - Fee Related JP3587818B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19946200A DE19946200A1 (de) 1999-09-27 1999-09-27 Phasenregelkreis
DE19946200.3 1999-09-27
PCT/DE2000/001987 WO2001024374A1 (de) 1999-09-27 2000-06-16 Phasenregelkreis

Publications (2)

Publication Number Publication Date
JP2003510942A true JP2003510942A (ja) 2003-03-18
JP3587818B2 JP3587818B2 (ja) 2004-11-10

Family

ID=7923417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001527443A Expired - Fee Related JP3587818B2 (ja) 1999-09-27 2000-06-16 位相制御回路

Country Status (6)

Country Link
US (1) US6621356B2 (ja)
EP (1) EP1222740B1 (ja)
JP (1) JP3587818B2 (ja)
KR (1) KR100418236B1 (ja)
DE (2) DE19946200A1 (ja)
WO (1) WO2001024374A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010539809A (ja) * 2007-09-14 2010-12-16 クゥアルコム・インコーポレイテッド 無線通信装置におけるシュプール軽減を伴う発振器信号生成

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2811166B1 (fr) 2000-06-30 2005-01-28 Cit Alcatel Procede et dispositif de synthese de frequence au moyen d'une boucle a phase asservie
SE518078C2 (sv) * 2000-10-23 2002-08-20 Spirea Ab Frekvenssyntetisator och metod för att syntetisera en frekvens
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
JP3842549B2 (ja) * 2000-12-14 2006-11-08 株式会社東芝 情報収集システム、情報収集方法及び記憶媒体
US6744323B1 (en) * 2001-08-30 2004-06-01 Cypress Semiconductor Corp. Method for phase locking in a phase lock loop
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
ATE311040T1 (de) * 2002-02-01 2005-12-15 Koninkl Philips Electronics Nv Schwingungsarme phasenregelschleife
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US6946884B2 (en) * 2002-04-25 2005-09-20 Agere Systems Inc. Fractional-N baseband frequency synthesizer in bluetooth applications
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
DE10234993B4 (de) 2002-07-31 2006-02-23 Advanced Micro Devices, Inc., Sunnyvale Akkumulator gesteuerter digitaler Frequenzteiler in einer phasenverriegelten Schleife
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US6812758B2 (en) * 2003-02-12 2004-11-02 Sun Microsystems, Inc. Negative bias temperature instability correction technique for delay locked loop and phase locked loop bias generators
DE10336297B4 (de) * 2003-08-04 2006-09-07 Atmel Germany Gmbh Schaltung und Verfahren zum Erzeugen von Frequenzen mit einem Phasenregelkreis
US7149914B1 (en) * 2003-09-26 2006-12-12 Altera Corporation Clock data recovery circuitry and phase locked loop circuitry with dynamically adjustable bandwidths
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
JP4395460B2 (ja) * 2005-05-18 2010-01-06 三菱重工業株式会社 高周波周波数同調装置、電子加速装置、放射線治療装置及び高周波周波数同調方法
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
JP2007189455A (ja) * 2006-01-12 2007-07-26 Thine Electronics Inc 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9287886B2 (en) * 2008-02-29 2016-03-15 Qualcomm Incorporated Dynamic reference frequency for fractional-N Phase-Locked Loop
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8125277B1 (en) * 2009-10-02 2012-02-28 Rockwell Collins, Inc. Dual loop frequency synthesizer
KR101051717B1 (ko) 2010-11-23 2011-07-26 삼성탈레스 주식회사 주파수 합성기
KR101454296B1 (ko) * 2013-03-26 2014-10-27 삼성탈레스 주식회사 Ｐｌｌ 회로에 이용되는 ｆｐｇａ 위상 비교 장치
US9294103B2 (en) * 2014-02-14 2016-03-22 Apple Inc. Pre-program of clock generation circuit for faster lock coming out of reset
FR3098665B1 (fr) 2019-07-09 2021-07-30 St Microelectronics Rousset Procédé de gestion du démarrage d’une boucle à verrouillage de phase, et circuit intégré correspondant
US11405025B1 (en) * 2021-09-09 2022-08-02 Qualcomm Incorporated Frequency divider functionality detection and adjustment

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720037A (en) * 1980-07-11 1982-02-02 Toshiba Corp Channel changeover system of frequency synthesizer
DE3939709A1 (de) * 1989-12-01 1991-06-06 Bosch Gmbh Robert Verfahren zur abstimmung eines funksende- und/oder -empfangsgeraetes
EP0840456A3 (en) * 1990-10-22 1999-08-25 NEC Corporation PLL frequency synthesizer capable of changing an output frequency at a high speed
JPH05206848A (ja) * 1992-01-27 1993-08-13 Fujitsu Ltd Ｐｌｌシンセサイザ回路
US5420545A (en) * 1993-03-10 1995-05-30 National Semiconductor Corporation Phase lock loop with selectable frequency switching time
JP3033654B2 (ja) * 1993-08-23 2000-04-17 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
JP3327028B2 (ja) * 1995-02-14 2002-09-24 松下電器産業株式会社 周波数シンセサイザ
DE19748885C2 (de) * 1997-11-05 2001-11-29 Ericsson Telefon Ab L M Phasenregelschleife mit Verbesserungen des Phasen-Jitters, MTIEs, der Folgegeschwindigkeit und der Einrastgeschwindigkeit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010539809A (ja) * 2007-09-14 2010-12-16 クゥアルコム・インコーポレイテッド 無線通信装置におけるシュプール軽減を伴う発振器信号生成

Also Published As

Publication number Publication date
EP1222740A1 (de) 2002-07-17
JP3587818B2 (ja) 2004-11-10
US20020153959A1 (en) 2002-10-24
DE19946200A1 (de) 2001-05-03
DE50004589D1 (de) 2004-01-08
US6621356B2 (en) 2003-09-16
EP1222740B1 (de) 2003-11-26
KR20020039355A (ko) 2002-05-25
WO2001024374A1 (de) 2001-04-05
KR100418236B1 (ko) 2004-02-14

Similar Documents

Publication Publication Date Title
JP2003510942A (ja) 位相制御回路
US8437441B2 (en) Phase locked loop capable of fast locking
US7274229B1 (en) Coarse tuning for fractional-N synthesizers
US6704381B1 (en) Frequency acquisition rate control in phase lock loop circuits
KR100361855B1 (ko) 주파수합성기
US6515525B2 (en) Fractional-N-PLL frequency synthesizer and phase error canceling method therefor
JP2841693B2 (ja) Ｐｌｌ周波数シンセサイザ
JPH11514511A (ja) 周波数シンセサイザにおいて電圧制御発振器の同調範囲を制御する方法および装置
JPH11163720A (ja) Ｐｌｌ回路
JPH07202690A (ja) クロック信号発生回路
AU2007325558B2 (en) System and method for reducing transient responses in a phase lock loop with variable oscillator gain
US20040022340A1 (en) Accumulator controlled prescaler in a phased locked loop
JP2002519904A (ja) 位相ロック・ループのループ・フィルタ用充電ポンプ・ステアリング・システム及び方法
US6853224B2 (en) Method and device for improving efficiency of frequency synthesizer
US7023282B1 (en) Coarse tuning for fractional-N synthesizers having reduced period comparison error
EP1545008A1 (en) PLL architecture
US6661293B2 (en) Method and arrangement for setting a frequency
KR102205037B1 (ko) 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치
JPH1070457A (ja) Ｐｌｌ回路
JP2004080624A (ja) 周波数シンセサイザ
US6486741B2 (en) Precise phase comparison even with fractional frequency division ratio
JP2007281895A (ja) 周波数シンセサイザ
CN116865747A (zh) 锁相环的频率锁定控制方法、频率锁定电路及芯片
US6559725B1 (en) Phase noise reduction system for frequency synthesizer and method thereof
JP3226742B2 (ja) 周波数シンセサイザ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040810

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees