KR101051717B1 - 주파수 합성기 - Google Patents

주파수 합성기 Download PDF

Info

Publication number
KR101051717B1
KR101051717B1 KR1020100117070A KR20100117070A KR101051717B1 KR 101051717 B1 KR101051717 B1 KR 101051717B1 KR 1020100117070 A KR1020100117070 A KR 1020100117070A KR 20100117070 A KR20100117070 A KR 20100117070A KR 101051717 B1 KR101051717 B1 KR 101051717B1
Authority
KR
South Korea
Prior art keywords
frequency
offset
voltage
outputting
phase
Prior art date
Application number
KR1020100117070A
Other languages
English (en)
Inventor
송성찬
임주현
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1020100117070A priority Critical patent/KR101051717B1/ko
Application granted granted Critical
Publication of KR101051717B1 publication Critical patent/KR101051717B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/50—Systems of measurement based on relative movement of target
    • G01S13/505—Systems of measurement based on relative movement of target using Doppler effect for determining closest range to a target or corresponding time, e.g. miss-distance indicator

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 주파수 합성기에 관한 것으로서, 안정적인 주파수 발진이 이루어지도록 하는 주파수 합성기에 관한 것이다. 본 발명의 실시 형태는 기준주파수(fr)와 비교주파수(fp)간의 위상 차이 만큼의 펄스 신호를 발생시키는 위상 주파수 검출기와, 상기 위상 주파수 검출기로부터 입력되는 펄스의 크기에 따른 VCO 조정 전압을 출력하는 펄스-전압 변환부와, VCO 조정 전압에 따른 RF 발진주파수를 출력하는 전압제어발진기(VCO)와, 상기 전압제어발진기의 RF 발진주파수를 기준주파수(fr)의 대역으로 단계적으로 하향 변환시켜 비교주파수(fp)로서 생성하고, 생성한 비교주파수(fp)를 상기 위상 주파수 검출기에 제공하는 피드백 제공부를 포함한다.

Description

주파수 합성기{Frequency Synthesizer}
본 발명은 주파수 합성기에 관한 것으로서, 안정적인 주파수 발진이 이루어지도록 하는 주파수 합성기에 관한 것이다.
펄스 도플러 레이더 시스템에서 주파수 합성기의 불안정 특성은 미약한 표적신호를 클러터의 측파대(sideband) 노이즈가 덮어 표적 탐지 능력을 저하시킨다.
이와 같이 주파수 합성기의 안정도 특성은 전체 레이더 시스템의 도플러 해상도와 동적 영역을 결정짓는 중요한 파라미터이기 때문에 현대 고성능 레이더 탐색기에서는 낮은 위상잡음 특성을 갖는 안정된 주파수 합성기의 필요성이 증대된다.
일반적으로 주파수 합성 방식은 직접 합성, 간접 합성, 하이브리드 합성 방식으로 나눈다. 이중에서 DDS(Direct Digital Synthesizer)를 이용한 직접 합성 방식은 고속 스위칭과 구현이 간단한 장점이 있지만, DDS 자체 불요파가 많아 광대역 주파수합성이 불가능하고, 특히 표적 도플러 대역 내에서의 스퓨리어스(spurious)가 높아 펄스 도플러 신호처리 시에 동적 영역을 제한시킨다.
도 1은 일반적인 위상고정루프(PLL;Phase Lock Loop) 제어를 통한 주파수 합성기를 도시한 그림으로서, 주파수 분주기(10)를 통해 분주비(modulus) 'N'을 통해 RF대역의 출력 주파수에 대하여 하향 변환하여 비교 주파수(fp)로서 제공한다.
도 2는 오프셋 위상고정루프(offset PLL) 제어를 통한 주파수 합성기를 도시한 그림이다. 오프셋 위상고정루프는 비교 주파수 생성을 위해 주파수 분주기 대신에 믹서(20;Mixer)를 사용한다. 믹서(20)를 사용하여 VCO(300)의 출력을 하향 변환시켜 비교 주파수(fp)를 만들어 내기 때문에 주파수 분주비 N값을 1로 만들 수 있어 일반적인 PLL 방식보다 상대적으로 낮은 위상 잡음을 갖는다. 또한 일반적인 PLL 구조와 달리 오프셋 PLL의 주파수 합성 간격은 오프셋 주파수를 변화시킴으로써 가능하다.
그러나. 오프셋 PLL을 이용하는 경우, 일반적인 PLL보다 크기가 커지고 VCO의 출력 주파수를 하향 변환할 때 믹서의 비선형성 때문에 하향 변환된 비교주파수 주변에 불요파가 발생된다. 믹서의 비선형성으로 인한 비교주파수의 불요파 성분은 최종 합성되는 주파수에 영향을 미치는 문제가 있다.
본 발명의 기술적 과제는 오프셋 PLL 방식을 사용하여 낮은 위상잡음 특성, 고속 스위칭, 도플러 영역 내 낮은 스퓨리어스 특성, 광대역 주파수 합성 특성을 갖는 펄스 도플러 레이더 탐색기에 적용 가능한 주파수 합성기를 제공하는데 있다.
또한, 본 발명의 기술적 과제는 오프셋 PLL에 적용되는 오프셋 주파수원을 다수개 제공하여 단계적인 하향 변환이 이루어지도록 한다. 또한, 기준 주파수를 이용하여 오프셋 주파수를 제공하는데 있다. 또한, 기준 주파수의 고조파에 대하여 스위칭 선택하여 오프셋 주파수를 제공하는데 있다.
본 발명의 실시 형태는 기준주파수(fr)와 비교주파수(fp)간의 위상 차이 만큼의 펄스 신호를 발생시키는 위상 주파수 검출기와, 상기 위상 주파수 검출기로부터 입력되는 펄스의 크기에 따른 VCO 조정 전압을 출력하는 펄스-전압 변환부와, VCO 조정 전압에 따른 RF 발진주파수를 출력하는 전압제어발진기(VCO)와, 상기 전압제어발진기의 RF 발진주파수를 기준주파수(fr)의 대역으로 단계적으로 하향 변환시켜 비교주파수(fp)로서 생성하고, 생성한 비교주파수(fp)를 상기 위상 주파수 검출기에 제공하는 피드백 제공부를 포함한다.
상기 펄스-전압 변환부는, 상기 위상 주파수 검출기의 펄스의 부호에 따라 (-),(+) 형태의 전압을 출력하는 차지 펌프와, 상기 차지 펌프에서 출력되는 전압을 저역 필터링하여 DC 성분만을 상기 전압제어발진기의 VCO 조정 전압으로 출력하는 루프 필터를 포함한다.
상기 피드백 제공부는, 상기 전압제어발진기(VCO)에서 출력되는 RF 발진주파수를 하향 변환시켜 제1다운주파수로서 출력하는 제1피드백 제공 모듈과, 상기 제1다운주파수를 미리 설계된 오프셋 주파수로서 하향 변환시켜 제2다운주파수로서 출력하는 제2피드백 제공 모듈과, 상기 제2다운주파수를 하향 변환시켜 비교 주파수(fp)로서 상기 위상 주파수 검출기에 출력한다.
상기 제1피드백 제공 모듈은, 상기 고조파 발생기의 고조파 중에서 특정 고조파를 스위칭 선택하여 제1오프셋 주수로서 출력하는 제1오프셋 주파수원과, 상기 RF 발진주파수와 제1오프셋 주파수 간의 차이값으로 다운 컨버팅된 제1다운주파수를 출력하는 제1믹서를 포함한다.
상기 스위칭 선택은, 상기 RF 발진주파수의 최상위 대역과 동일한 최상위 대역을 갖는 고조파 중에서, 상기 전압제어발진기에서 설계되는 RF 발진주파수에서 상기 오프셋 주파수를 차감했을 때, 차감된 값보다 가장 작은 고조파를 선택한다.
상기 제2피드백 제공 모듈은, 상기 고조파 발생기의 고조파 중에서 상기 오프셋 주파수를 선택하여 제2오프셋 주파수로서 출력하는 제2오프셋 주파수원과, 상기 제1믹서에서 출력되는 제1다운주파수와 상기 제2오프셋 주파수 간의 차이값으로 다운 컨버팅된 제2다운주파수를 출력하는 제2믹서를 포함한다.
상기 제3피드백 제공 모듈은, 미리 설계된 DDS(Direct Digital Synthesizer)의 직접디지털합성 방식으로 제공되는 제3오프셋 주파수를 생성하여 출력하는 제3오프셋 주파수원과, 상기 제2믹서에서 출력되는 제2다운주파수와 상기 제3오프셋 주파수 간의 차이값으로 다운 컨버팅된 제3다운주파수를 출력하는 제3믹서를 포함한다.
본 발명의 실시예에 따른 주파수합성방식을 펄스 도플러 레이더 탐색기에 적용한다면, 광대역 주파수 합성은 물론 고속 주파수 변환, 저위상잡음, 표적정보가 있는 도플러 영역 내에서 DDS 직접합성방식보다 우수한 낮은 스퓨리어스 특성을 가질 수 있다. 또한, 빠른 위상고정시간 및 스위칭 속도를 갖는 우수한 성능의 주파수 합성기를 제작할 수 있다.
도 1은 일반적인 위상고정루프(PLL;Phase Lock Loop) 제어를 통한 주파수 합성기를 도시한 그림이다.
도 2는 오프셋 위상고정루프(offset PLL) 제어를 통한 주파수 합성기를 도시한 그림이다.
도 3은 본 발명의 실시 예에 따른 오프셋 PLL을 이용한 주파수 합성기의 블록도이다.
도 4는 본 발명에 따라 초기에 전압제어발진기(VCO)로 입력되는 초기 전압값에 조정 전압을 추가 제공하는 주파수 합성기의 블록도이다.
도 5는 본 발명의 실시예에 따라 VCO의 조정 전압 대 출력주파수를 나타낸 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 3은 본 발명의 실시 예에 따른 오프셋 PLL을 이용한 주파수 합성기의 블록도이다.
PLL(Phase Locked Loop)은 위상을 동기화시켜 발진주파수가 일정하게 되도록 하는 위상 동기 발진 회로로서, 기준주파수와 VCO출력에서 피드백되는 비교주파수간의 차이를 고려하여 지속적으로 발진주파수가 일정하게 되도록 하는 회로이다.
위상 주파수 검출기(100;phase frequency detector)는 TCXO(or, OCXO) 등의 기준 주파수(fr)와 VCO(300)의 출력을 통해 루프백(loop back)되는 비교 주파수(fp)를 입력으로 그 위상 차이를 판별하고, 그 위상 차이 만큼의 펄스 신호를 발생시킨다. 예컨대, 기준 주파수(fr)보다 비교 주파수(fp)가 클 경우에는 그 차이만큼의 (+)펄스를 발생시키고, 반대로 기준 주파수(fr)보다 비교 주파수(fp)가 작을 경우에는 그 차이만큼의 (-)펄스를 발생시킨다. 위상차에 대한 위상 주파수 검풀기의 출력 특성은 주기성을 가지게 있으므로, 한 주기 동안 선형적인 동작을 하게 된다. 위상 주파수 검출기(100)에서 출력되는 펄스는 펄스-전압 변환부(200)로 입력된다.
펄스-전압 변환부(200)는 위상 주파수 검출기(100)로부터 입력되는 펄스의 크기에 따라 전압(VCO 조정 전압)으로 변환시킨다. 이를 위하여 펄스-전압 변환부(200)는 차지 펌프(210;charge pump)와 루프 필터(220;loop filter)를 포함한다.
차지 펌프(210;charge pump)는 위상 주파수 검출기(100)의 펄스 신호의 부호에 따라 (-),(+) 형태의 전압을 출력하는 기능을 수행한다. 차지 펌프(210)는 특정량의 전하(charge)를 밀고 당기게 되어 있어, 펄스폭에 따라 출력되는 전하량이 달라지고, 그렇게 두 신호의 차이만큼의 전하량(charge)을 밀고 당겨(pump)주어, 펄스 신호의 (-),(+) 부호에 따라서 (-),(+) 전압을 출력한다. 전압을 올리기 위해 전하가 더 필요하면 밀어내주고, 전압을 더 내리기 위해 전하를 빼야하면 오히려 전하를 당겨내주기 위해, 위상 주파수 검출기(100)의 펄스의 부호에 따라 두가지 갈래로 나뉘어 동작하는 것이다.
푸프 필터(220;loop filter)는 저역통과필터(LPF;Low Pass Filter)의 특성을 가져, 차지 펌프(210)에서 출력되는 전압을 저역 필터링하여 DC 성분만을 전압제어발진기(300;VCO)의 조정 전압(control voltate)으로서 인가한다. 루프 필터(220)의 특성에 의해 전체 시스템의 응답 특성과 위상 잡음 등이 좌우된다.
전압제어발진기(300;VCO;Voltage Controlled Oscillator)는, 펄스-전압 변환부(200)에서 인가된 VCO 조정 전압에 따라 RF 발진주파수를 출력한다. 즉, VCO 조정 전압으로 varactor diode의 캐패시턴스를 가변하여 RF 발진주파수를 조절한다. 전압을 제어해 발진주파수를 조절하여 채널을 할당하는데 사용되며, 주파수를 RF 또는 IF로 변환하는 국부발진기(Local Oscillator) 역할을 하게 된다.
피드백 제공부(feedback)는 두 개 이상의 믹서를 이용하여 전압제어발진기(300;VCO)의 RF 발진주파수를 기준 주파수(fr) 대역으로 단계적으로 하향 변환시켜 생성한 비교 주파수(fp)를 위상 주파수 검출기(100)에 제공하는 기능을 수행한다. 이하, 설명에서는 세 개의 믹서를 이용하여 단계적으로 하향 변환(down mixing)시키는 예를 설명하겠으나, 두 개 이상의 믹서로 구성되어 RF 발진주파수를 단계적으로 하향 변환시킨다면 믹서의 갯수는 그 제한이 없을 것이다.
피드백 제공부는 전압제어발진기(300;VCO)의 출력인 RF 발진주파수를 하향 변환시켜 제1다운주파수로서 출력하는 제1피드백 제공 모듈(410,420), 상기 제1다운주파수를 하향 변환시켜 제2다운주파수로서 출력하는 제2피드백 제공 모듈(510,520), 상기 제2다운주파수를 하향 변환시켜 비교 주파수로서 위상 주파수 검출기에 출력하는 제3피드백 제공 모듈(610,620)을 포함한다.
상기 각각의 피드백 제공 모듈은, 믹서 및 오프셋 주파수원을 각각 구비한다. 각각의 믹서(410,420,430)는 입력되는 주파수 신호보다 더 낮은 주파수 대역으로 하향 변환시켜주는 기능을 수행하며, 각각의 오프셋 주파수원(420,520,620)은 하향 변환시킬 때 입력신호에서 차감시킬 때 사용되는 주파수를 제공한다. 오프셋 주파수원은 기준 주파수원을 이용하여 오프셋 주파수를 생성하거나, DDS(Direct Digital Synthesizer)를 이용하여 오프셋 주파수를 생성한다.
제1피드백 제공 모듈은 전압제어발진기(VCO)에서 출력된 RF 발진주파수를 1차적으로 하향 변환된 주파수(제1다운주파수)로서 변환시키는 동작을 수행한다. 이를 위하여 제1믹서(410)와 제1오프셋 주파수원(420)을 포함한다.
제1오프셋 주파수원(420)은 기준 주파수를 이용하여 제1오프셋 주파수를 생성하는데, 기준 주파수에서 파생되는 고조파(하모닉 주파수;harmonic frequency)들 중에서 특정한 고조파(하모닉 주파수)를 선택하여 이를 제1오프셋 주파수로서 활용한다.
기준 주파수에서 파생되는 고조파는 고조파 발생기(700)을 통하여 생성한다.
고조파 발생기(700)는 기준 주파수로부터 정수배되는 다수의 고조파를 발생시킨다. 예컨대, 기준 주파수가 120MHz일 경우 그의 정수배인 240MHz, 360MHz, 480MHz, 600MHz, 720MHz, 840MHz,,,,,,,3,000MHz, 3,120MHz, 3,240MHz, 3,360MHz, 3,480Mz, 3,600MHz, 3,720MHz,,,,,등의 고조파를 발생시킨다.
제1오프셋 주파수원(420)은 상기 고조파 발생기(700)로부터 파생되는 다수의 고조파를 입력받아, RF발진주파수와 동일한 최상위 대역에 있는 고조파 중에서 특정 고조파를 스위칭 선택하여 제1오프셋 주파수로서 제1믹서에 제공한다.
상기 선택되는 특정 고조파는 RF발진주파수와 동일한 최상위 대역에 있는 고조파 중에서, 전압제어발진기(VCO)에서 설계된 RF발진주파수에서 오프셋 주파수를 차감했을 때, 차감된 값보다 가장 작은 고조파를 선택한다.
예를 들어, 전압제어발진기(VCO)에서 설계된 RF 발진주파수가 3,545MHz이고, 오프셋 주파수가 360MHz라고 가정할 경우, 제1오프셋 주파수 선택기는 RF발진주파수와 동일한 최상위 대역인 3,000MHz에 있으면서 아울러 오프셋 주파수 범위 내에 있는 3,000MHz, 3,120MHz, 3,240MHz, 3,360MHz 중에서, 3,000MHz를 선택하여 제1오프셋 주파수로 제공한다. RF발진주파수 3,545MHz에서 오프셋 주파수 360MHz를 차감하면 3,185MHz로서, 3,18MHz보다 낮은 3,000MHz, 3,120MHz 중에서 가장 낮은 3,000MHz를 선택하여 제1오프셋 주파수로 제1믹서(410)에 제공한다.
제1믹서(410)는 RF 발진주파수와 제1오프셋 주파수 간의 차이값으로 다운 컨버팅된 제1다운주파수를 출력한다. 예컨대, RF발진주파수가 3,545MHz이고, 제1오프셋주파수가 3,000MHz일 경우, 그 차이값인 545MHz의 주파수를 제1다운주파수로서 제2믹서(510)으로 제공한다.
제2피드백 제공 모듈은 제1믹서(410)로부터 입력되는 제1다운주파수를 오프셋 주파수로서 하향 변환시켜 생성한 제2다운주파수를 출력한다. 이를 위해 제2피드백 제공 모듈은 제2믹서(510)와 제2오프셋 주파수원(520)을 포함한다.
제2오프셋 주파수원(520)은 기본되는 오프셋 주파수를 제2믹서에 제공하는데, 상기 오프셋 주파수는 고조파 발생기(700)에서 제공되는 다수의 고조파 중에서 특정 고조파에 해당된다. 예를 들어, 360MHz가 오프셋 주파수로 설계된 경우, 제2오프셋 주파수원(520)은 고조파 발생기(700)에서 제공되는 다수의 고조파 중에서 360MHz 고조파를 제2오프셋 주파수로서 제2믹서(510)에 제공한다.
제2믹서(510)는 제1믹서(410)로부터 제공되는 제1다운주파수와 제2오프셋 주파수원(520)으로부터 제공되는 제2오프셋 주파수 간의 차이값으로 다운 컨버팅된 제2다운주파수를 출력한다. 예컨대, 제1다운주파수가 545MHz이고, 제2오프셋주파수가 360MHz일 경우, 그 차이값인 185MHz의 주파수를 제2다운주파수로서 제3피드백 제공 모듈로 제공한다.
제3피드백 제공 모듈은 제2믹서(510)로부터 제공되는 제2다운주파수를 하향 변환시켜 비교 주파수(fp)로서 위상 주파수 검출기(100)에 제공한다.
제3믹서(610)는 제2믹서(510)로부터 제공된 제2다운주파수와 제3오프셋 주파수원(620)간의 차이값으로 다운 컨버팅된 제3다운주파수를 생성하여 위상 주파수 검출기(100)에 제공한다. 예컨대, 제2다운 주파수가 185MHz이고 제3오프셋 주파수가 65MHz인 경우, 그 차이값인 120MHz를 제3다운 주파수로서 위상 주파수 검출기(100)로 제공한다.
제3오프셋 주파수원(620)은 미리 설계된 직접디지털파형합성(DDS;Direct Digital Synthesizer)을 이용하여 직접합성방식으로서 제3오프셋 주파수를 제공한다. DDS(622)는 공지된 다양한 방식으로 구현할 수 있는데, 예컨대, FPGA(621;Field Programmable Gate Array)에서 원하는 파형의 주기를 디지털 메모리에 프로그래밍하여 이를 읽어 들여 주파수 파형을 합성할 수 있다.
한편, 본 발명의 실시예는 세개의 오프셋 주파수원을 거치기 때문에 소정의 위상고정시간이 소요된다. 위상고정시간을 최소화하기 위하여 도 4에 도시한 바와 같이 초기에 전압제어발진기(VCO)로 입력되는 초기 전압값에 조정 전압을 추가 제공하는 조정 전압부를 구비한다.
도 4를 참고하면, 상기 조정 전압부는 FPGA(621;Field Programmable Gate Array)에서의 비트 디지털 값에 따라 아날로그 형태의 전압 파형을 출력하는 DA컨버터(800;DAC;Digital-Analog Converter)를 구비한다. 상기 DA컨버터(800)를 이용하여 주파수 합성기의 루프 필터(200)의 출력전압에 대략 보정전압(coarse adjustment voltage)을 함께 가하여 빠른 위상 고정시간 및 스위칭 속도를 가질 수 있다.
도 5는 DAC 출력전압 범위를 확인하고자 VCO의 조정 전압 대 출력주파수를 나타낸 그림이다. 그래프를 통해서 주파수 합성기의 출력 범위에 해당하는 VCO 조정 전압은 약 2.5V~12.5V이다. 또한, f1은 3,545MHz에서 10MHz 단위로 증가하여 f51은 4,045MHz를 갖도록 설계하여, 전체 51개의 RF 발진주파수가 출력될 수 있으며, 조정 전압에 의하여 특정 주파수로 발진된다.
설계에 쓰이는 DA컨버터의 대략 조정 전압과 루프필터에 의한 미세 조정 전압에 의해 고정되는 주파수 변환 범위를 넘지 않도록, DA 컨버터에서 적절한 비트(bit)제어가 가능하도록 해야 한다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.
100: 위상 주파수 검출기 200: 펄스-전압 변환부
210: 차지 펌프 220: 루프 필터
300: 전압제어발진기 410: 제1믹서
420: 제1오프셋 주파수원 510: 제2믹서
520: 제2오프셋 주파수원 610: 제3믹서
620: 제3오프셋 주파수원 700: 고조파 발생기
800: DA컨버터

Claims (9)

  1. 기준주파수(fr)와 비교주파수(fp)간의 위상 차이 만큼의 펄스 신호를 발생시키는 위상 주파수 검출기;
    상기 위상 주파수 검출기로부터 입력되는 펄스의 크기에 따른 VCO 조정 전압을 출력하는 펄스-전압 변환부;
    VCO 조정 전압에 따른 RF 발진주파수를 출력하는 전압제어발진기(VCO); 및
    상기 전압제어발진기의 RF 발진주파수를 기준주파수(fr)의 대역으로 단계적으로 하향 변환시켜 비교주파수(fp)로서 생성하고, 생성한 비교주파수(fp)를 상기 위상 주파수 검출기에 제공하는 피드백 제공부
    를 포함하는 주파수 합성기.
  2. 청구항 1에 있어서, 상기 펄스-전압 변환부는,
    상기 위상 주파수 검출기의 펄스의 부호에 따라 (-),(+) 형태의 전압을 출력하는 차지 펌프;
    상기 차지 펌프에서 출력되는 전압을 저역 필터링하여 DC 성분만을 상기 전압제어발진기의 VCO 조정 전압으로 출력하는 루프 필터
    를 포함하는 주파수 합성기.
  3. 청구항 1에 있어서, 상기 피드백 제공부는,
    상기 전압제어발진기(VCO)에서 출력되는 RF 발진주파수를 하향 변환시켜 제1다운주파수로서 출력하는 제1피드백 제공 모듈;
    상기 제1다운주파수를 미리 설계된 오프셋 주파수로서 하향 변환시켜 제2다운주파수로서 출력하는 제2피드백 제공 모듈;
    상기 제2다운주파수를 하향 변환시켜 비교 주파수(fp)로서 상기 위상 주파수 검출기에 출력하는 제3피드백 제공 모듈
    을 포함하는 주파수 합성기.
  4. 청구항 3에 있어서, 상기 피드백 제공부는, 상기 기준 주파수(fr)의 정수배되는 고조파를 생성하는 고조파 발생기를 포함하는 주파수 합성기.
  5. 청구항 4에 있어서, 상기 제1피드백 제공 모듈은,
    상기 고조파 발생기의 고조파 중에서 특정 고조파를 스위칭 선택하여 제1오프셋 주파수로서 출력하는 제1오프셋 주파수원;
    상기 RF 발진주파수와 제1오프셋 주파수 간의 차이값으로 다운 컨버팅된 제1다운주파수를 출력하는 제1믹서
    를 포함하는 주파수 합성기.
  6. 청구항 5에 있어서, 상기 스위칭 선택은, 상기 RF 발진주파수의 최상위 대역과 동일한 최상위 대역을 갖는 고조파 중에서, 상기 전압제어발진기에서 설계되는 RF 발진주파수에서 상기 오프셋 주파수를 차감했을 때, 차감된 값보다 가장 작은 고조파를 선택하는 주파수 합성기.
  7. 청구항 5에 있어서, 상기 제2피드백 제공 모듈은,
    상기 고조파 발생기의 고조파 중에서 상기 오프셋 주파수를 선택하여 제2오프셋 주파수로서 출력하는 제2오프셋 주파수원;
    상기 제1믹서에서 출력되는 제1다운주파수와 상기 제2오프셋 주파수 간의 차이값으로 다운 컨버팅된 제2다운주파수를 출력하는 제2믹서
    를 포함하는 주파수 합성기.
  8. 청구항 7에 있어서, 상기 제3피드백 제공 모듈은,
    미리 설계된 DDS(Direct Digital Synthesizer)의 직접디지털합성 방식으로 제공되는 제3오프셋 주파수를 생성하여 출력하는 제3오프셋 주파수원;
    상기 제2믹서에서 출력되는 제2다운주파수와 상기 제3오프셋 주파수 간의 차이값으로 다운 컨버팅된 제3다운주파수를 출력하는 제3믹서
    를 포함하는 주파수 합성기.
  9. 청구항 1 내지 청구항 8 중 어느 하나의 항에 있어서,
    FPGA 및 DA컨버터로 이루어져, 전압제어발진기(VCO)로 입력되는 초기 전압값에 조정 전압을 추가 제공하는 조정 전압부를 더 포함하는 주파수 합성기.
KR1020100117070A 2010-11-23 2010-11-23 주파수 합성기 KR101051717B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100117070A KR101051717B1 (ko) 2010-11-23 2010-11-23 주파수 합성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100117070A KR101051717B1 (ko) 2010-11-23 2010-11-23 주파수 합성기

Publications (1)

Publication Number Publication Date
KR101051717B1 true KR101051717B1 (ko) 2011-07-26

Family

ID=44924049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100117070A KR101051717B1 (ko) 2010-11-23 2010-11-23 주파수 합성기

Country Status (1)

Country Link
KR (1) KR101051717B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101377008B1 (ko) 2012-04-06 2014-03-25 삼성탈레스 주식회사 밀리미터파 탐색기용 초고속 주파수 합성기
WO2022265315A1 (ko) * 2021-06-17 2022-12-22 국민대학교산학협력단 주파수 체배기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05252058A (ja) * 1992-03-05 1993-09-28 Nec Corp 無線送信機
US6621356B2 (en) 1999-09-27 2003-09-16 Infineon Technologies Ag Phase-locked loop with short transient recovery duration and small interference signal component
US6671500B2 (en) 2001-03-30 2003-12-30 Skyworks Solutions, Inc. Frequency plan
US7545224B2 (en) 2007-04-12 2009-06-09 Teradyne, Inc. Cost effective low noise single loop synthesizer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05252058A (ja) * 1992-03-05 1993-09-28 Nec Corp 無線送信機
US6621356B2 (en) 1999-09-27 2003-09-16 Infineon Technologies Ag Phase-locked loop with short transient recovery duration and small interference signal component
US6671500B2 (en) 2001-03-30 2003-12-30 Skyworks Solutions, Inc. Frequency plan
US7545224B2 (en) 2007-04-12 2009-06-09 Teradyne, Inc. Cost effective low noise single loop synthesizer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101377008B1 (ko) 2012-04-06 2014-03-25 삼성탈레스 주식회사 밀리미터파 탐색기용 초고속 주파수 합성기
WO2022265315A1 (ko) * 2021-06-17 2022-12-22 국민대학교산학협력단 주파수 체배기

Similar Documents

Publication Publication Date Title
US6509800B2 (en) Polyphase noise-shaping fractional-N frequency synthesizer
US7701299B2 (en) Low phase noise PLL synthesizer
US6463112B1 (en) Phase locked-loop using sub-sampling
US7250823B2 (en) Direct digital synthesis (DDS) phase locked loop (PLL) frequency synthesizer and associated methods
US7482885B2 (en) Method of frequency synthesis for fast switching
Chenakin Frequency synthesis: current solutions and new trends
US8749282B1 (en) Translational phase lock loop and synthesizer that eliminates dividers
WO2008127972A1 (en) Cost effective low noise single loop synthesizer
US7560960B2 (en) Frequency synthesizer using two phase locked loops
CN105122650A (zh) 利用可变频率梳线的合成器方法
US20190305781A1 (en) Pll circuit
US9628066B1 (en) Fast switching, low phase noise frequency synthesizer
US11777508B2 (en) Device and method for synchronizing a high frequency power signal and an external reference signal
US6188288B1 (en) Fully integrated digital frequency synthesizer
KR101341138B1 (ko) 에일리어싱된 주파수에 대한 위상 고정
KR960016812B1 (ko) 하이브리드 주파수 합성기(Hybrid Frequency Synthesizer)
US8253502B2 (en) Spread spectrum clock generator and semiconductor device
US7579916B1 (en) Low noise frequency synthesizer
KR101051717B1 (ko) 주파수 합성기
US20160006421A1 (en) Frequency synthesiser circuit
US20200186153A1 (en) Signal source
CN117081588A (zh) 一种宽带低相噪捷变频率合成器及其信号合成方法
KR101959789B1 (ko) 주파수합성기
US9379723B2 (en) Method and apparatus for generating a digital signal of tunable frequency and frequency synthesizer employing same
RU128045U1 (ru) Синтезатор частот с использованием цифрового вычислительного синтезатора частот

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9