JP2007281895A - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP2007281895A JP2007281895A JP2006105613A JP2006105613A JP2007281895A JP 2007281895 A JP2007281895 A JP 2007281895A JP 2006105613 A JP2006105613 A JP 2006105613A JP 2006105613 A JP2006105613 A JP 2006105613A JP 2007281895 A JP2007281895 A JP 2007281895A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output signal
- voltage
- unit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】複数の発振周波数帯域から1つの周波数帯域を選択可能な集積化されたVCOを構成する素子に製造ばらつきがあっても、最適な周波数帯域で所望の周波数に位相ロックすることができ、しかもVCOの消費電流を低減できる周波数シンセサイザを提供する。
【解決手段】分周比格納部9aの分周比が更新されたらPLLを開ループ状態にして可変分周器2、3の出力信号と基準分周器5の出力信号の位相を比較し、その結果に応じて、電圧制御発振器1bの共振回路の共振周波数を変化させながら、所望の周波数の周波数帯域を選択し決定する。その後、可変分周器の出力信号と基準分周器5の出力信号の位相を比較し、その結果に応じて、電圧制御発振器1bの電流を変化させながら、最適電流値を決定する。その後、位相同期系を閉ループ状態にして位相ロックさせる。
【選択図】図1
【解決手段】分周比格納部9aの分周比が更新されたらPLLを開ループ状態にして可変分周器2、3の出力信号と基準分周器5の出力信号の位相を比較し、その結果に応じて、電圧制御発振器1bの共振回路の共振周波数を変化させながら、所望の周波数の周波数帯域を選択し決定する。その後、可変分周器の出力信号と基準分周器5の出力信号の位相を比較し、その結果に応じて、電圧制御発振器1bの電流を変化させながら、最適電流値を決定する。その後、位相同期系を閉ループ状態にして位相ロックさせる。
【選択図】図1
Description
本発明は、移動無線機等で使用され、広帯域の電圧制御発信器の低消費化を図ることができる周波数シンセサイザに関する。
無線・有線選局装置は、送受信の周波数を選択するために周波数シンセサイザを使用している。携帯電話のような移動無線機の場合、周波数シンセサイザは基準信号から任意の局部発振周波数を作り出すために使用される。
従来の携帯電話等の移動無線機で使用される周波数シンセサイザの一例を、図8に示す。この周波数シンセサイザは、周波数制御電圧端子に印加される電圧(Vt)に応じた周波数の信号を発振する電圧制御発信器(以下「VCO」と略記する)1と、VCO1の出力信号fvcoの周波数を分周するプリスケーラ2と、プリスケーラ2の出力信号をカウントするカウンタ3(プリスケーラ2とカウンタ3とでパルススワロウの可変分周器を構成している)と、CLOCK信号、DATA信号、STROBE信号により設定された分周比をカウンタ3および基準分周器5に出力する分周比格納部9と、基準信号源4の出力信号foscの周波数を分周する基準分周器5と、カウンタ3出力信号fdivと基準分周器5の出力信号frefの位相を比較して位相差を出力する位相比較器6と、位相比較器6の出力信号を電圧に変換するチャージポンプ7と、チャージポンプ7の出力信号を平均化するループフィルタ8を備えている。
図9は、特許文献1に開示されているVCOの構成例を示す回路図である。同図に示されたVCOは、並列接続されたコンデンサC0と負性抵抗部−RとインダクタLと、縦続接続されたコンデンサC1と可変容量ダイオードCvとを備えている。コンデンサC1と可変容量ダイオードCvの縦続接続は、コンデンサC0と並列に接続されている。以下、このVCOの動作について説明する。
負性抵抗部−R、コンデンサC0、インダクタLの並列接続部分は、電源電圧が供給されたトランジスタ等の電力生成する能動素子を有した並列共振回路であり、負性抵抗部−Rは電力を生成するという意味で通常の抵抗とは異なる。このVCOの発振周波数fvcoは(数1)で表される。説明を簡単にするため、信号名と周波数を同じ名称で表す。
このVCOを図8に示した従来の周波数シンセサイザに用いた場合、可変容量ダイオードCvに制御電圧Vtが印加され、これにより可変容量ダイオードCvの容量値が変化し、その結果、発振周波数fvcoが変化する。
このような周波数シンセサイザは、カウンタ3の分周比が変更されると、それに伴い出力信号fdivの周波数が変化し、これにより位相比較器6は位相誤差を出力する。ここで、位相比較器6は、非特許文献1に記載されているような一般的に知られている構成とする。出力信号frefに対し、出力信号fdivの位相が遅れているときは、位相比較器6はU信号を出力し、チャージポンプ7を介してループフィルタ8に電荷を充電し、出力信号fdivの位相(または周波数)を早めるように動作する。反対に、出力信号frefに対し出力信号fdivの位相が進んでいる時は、位相比較器6はD信号を出力し、チャージポンプ7を介してループフィルタ8の電荷を放電し、出力信号fdivの位相(周波数)を遅らせるように動作する。これにより、VCO1の制御端子電圧が変化し、fvcoが変化する。
以上のように、周波数シンセサイザは負帰還ループを構成しており、最終的に、出力信号frefとfdivの位相が一致したところで位相ロックし、VCO1の出力周波数は安定する。
従来の周波数シンセサイザの構成の他の例を図10に示す(特許文献1参照)。同図に於いて、図8、図9と重複する構成要素は同一符号を付して説明する。同図の周波数シンセサイザは、図8と同様の、プリスケーラ2、カウンタ3、基準分周器5、位相比較器6、チャージポンプ7およびループフィルタ8を有する。また、図8に示したVCO1に類似した機能を持つVCO1a、図8に示した分周比格納部9に類似した機能を持つ分周比格納部9aを有する。更に、インピーダンス調整機能を有するバイアス制御部10、経路切替手段であるスイッチ11、リセット信号生成部12、位相判定部13、およびVCO制御データ生成部14を有する。以下、図10に示した周波数シンセサイザについて、より詳細に説明する。
まず、VCO1aは、周波数制御電圧端子に印加される電圧(Vt)に応じた周波数の信号を発振するものであり、集積化されている。VCO1aに関する詳しい構造および動作については、図12を参照して後述する。プリスケーラ2は、VCO1aの出力信号fvcoの周波数を分周する。カウンタ3は、プリスケーラ2の出力信号をカウントする。プリスケーラ2とカウンタ3により、パルススワロの可変分周器が構成される。分周比格納部9aは、CLOCK信号、DATA信号、STROBE信号により設定された分周比をカウンタ3および基準分周器5に出力し、バイアス制御部10、リセット信号生成部12および位相判定部13に起動信号を出力し、VCO制御データ生成部14に初期化信号を出力する。
基準分周器5は、基準信号源4の出力信号foscの周波数を分周する。位相比較器6は、カウンタ3の出力信号fdivと基準分周器5の出力信号frefの位相を比較して、位相差を出力する。チャージポンプ7は、位相比較器6の出力信号を電圧に変換する。ループフィルタ8は、チャージポンプ7の出力信号を平均化する。
バイアス制御部10は、チャージポンプ7およびスイッチ11を制御する信号を出力する。スイッチ11は、バイアス制御部10の出力に応じて、VCO1aの制御電圧端子をループフィルタ8の出力側または電圧源15に接続する。リセット信号生成部12は、基準信号源4の出力信号foscに基づき、プリスケーラ2とカウンタ3と基準分周器5をリセットするリセット信号を生成して出力する。
位相判定部13は、基準分周器5の出力信号frefに対するカウンタ3の出力信号fdivの位相の進みまたは遅れを判定した結果をVCO制御データ生成部14およびリセット信号生成部12に出力し、バイアス制御を停止する信号をバイアス制御部10に出力し、かつリセット信号の生成を停止する信号をリセット信号生成部12に出力する。VCO制御データ生成部14は、分周比格納部9aからの初期化信号と、位相判定部13の判定結果に関する出力信号とに基づいて、VCO1aの発振周波数帯域を制御する制御信号VCNTを生成して出力する。
図11は、図10に示した従来の周波数シンセサイザが有するVCO1aの原理を示す回路図である。同図において、VCO制御データ生成部14から出力された制御信号VCNTは、VCNT[1]〜VCNT[4]を束ねたバス線から入力される。図11に示したVCO1aの構成は、図9に示した従来例のVCO1の構成と比べると、VCNT[1]〜VCNT[4]で制御されるスイッチSW1〜SW4と、スイッチSW1〜SW4に直列に接続されたコンデンサC2〜C5から成る共振回路を備えている点が、図9に示した従来例と異なっている。
図12は、図11に示したVCO1aの制御電圧に対する発振周波数特性を示すグラフである。以下、図12に示した制御電圧−発振周波数特性のグラフを参照して、従来の周波数シンセサイザが有するVCO1aの動作について説明する。
制御電圧端子Vtに電圧V1、V2が印加されているときの可変容量ダイオードCvの容量値を各々、Cv1、Cv2とする。Vt=V1でスイッチSW1〜SW4が全てオフの時は、図12のバンド5で動作し、VCO1aの発振周波数fvcoは(数2)によって表される。
ここで、Vt=V2であり、スイッチSW1がオン(図12のバンド4)とすると、VCO1aの発振周波数fvcoは(数3)によって表される。
(数2)および(数3)において発振周波数fvcoを等しくするために、コンデンサC2の容量値を(数4)を満たすように設定する。
他のコンデンサC3〜C5の各容量もコンデンサC2と同様の容量値に設定すると、図12に示したように、スイッチSW1,SW2がオンのときはバンド3、スイッチSW1〜SW3がオンのときはバンド2、スイッチSW1〜SW4がオンのときはバンド1で動作する。このように、制御電圧端子に印加された電圧Vtと信号VCNT[1]〜VCNT[4]とによる制御により、発振周波数fvcoは、図12に示すように、Vt=0の時のfLからVt=VHの時のfHまで変化する。但し、VCO1aを構成する素子のばらつきがあっても、発振周波数fL〜fHの範囲の中に所望の周波数があるようにVCO1aは設計されているものとする。
図13は、図10に示した従来例の周波数シンセサイザの動作について説明するタイミングチャートである。同図は、特に図12に丸印で示した点を目標周波数とした場合の動作について表している。以下、図12および図13を参照して、図10に示した周波数シンセサイザの動作について説明する。
CLOCK信号、DATA信号、STROBE信号によって新しい分周比が分周比格納部9aに格納され、カウンタ3のカウント値が変更されると、分周比格納部9aはバイアス制御部10、リセット信号生成部12および位相判定部13に起動信号を出力し、VCO制御データ生成部14に初期信号を出力する。
バイアス制御部10は、チャージポンプ7の出力をハイインピーダンス状態にし、スイッチ11に対してVCO1aと電圧源15を接続するための制御信号を出力する。ここで、電圧源15の出力電圧は図12で示したV1である。これにより、周波数シンセサイザは開ループ状態になる。このとき、ループフィルタ8の入出力はハイインピーダンス状態であるため、充電されている電荷は保持される。
VCO制御データ生成部14は、分周比格納部9aから出力された初期化信号によって、図12に示されているバンド1を選択する制御信号VCNT(スイッチSW1〜SW4はオン)を出力する。これにより、VCO1aは周波数f1で発振する。
リセット信号生成部12は、基準信号源4の出力信号foscに同期したリセット信号を生成し、基準分周器5、プリスケーラ2およびカウンタ3をリセットする。このリセットが解除される時刻(図13に示す分周開始点)から、基準分周器5と、プリスケーラ2およびカウンタ3で構成されるパルススワロ可変分周器の分周動作は、同時に開始される。この例では目標周波数がバンド2上のftargetであるため、発振周波数fvco=f1の場合は、出力信号frefに対し出力信号fdivの位相は遅れて出力される。
位相判定部13は、出力信号frefと出力信号fdivの位相を比較し、どちらかの位相が遅れているかを判定して、VCO制御生成部14とリセット信号生成部12に、判定結果を示す信号(図10で「判定」として示された信号)を出力する。
VCO制御データ生成部14は、出力信号fdivの位相が遅れている場合はVCO1aのバンドを1つ上のバンドに変更する制御信号をVCO1aに出力し、出力信号fdivの位相が進んでいる場合はVCO1aのバンドを1つ下のバンドに変更する制御信号をVCO1aに出力する。この例では、1つ上のバンドであるバンド2を選択する制御信号VCNT(スイッチSW1〜SW3はオン)を出力する。これにより、VCO1aは周波数f2で発振する。
リセット信号生成部12は、位相判定部13から判定結果が入力されるとリセット信号を生成し、基準分周器5、プリスケーラ2、およびカウンタ3を再びリセットする。この時点では発振周波数fvco=f2<ftargetであるため、次も、出力信号frefに対して出力信号fdivの位相は遅れて出力される。同様の動作を繰り返し、バンド3を選択する制御信号VCNT(スイッチSW1、SW2はオン)がVCO1aに入力される。これによりVCO1aは周波数f3で発振する。しかし、今度は、発振周波数fvco=f3>ftargetとなるため、次の出力信号fdivは出力信号frefよりも位相が進んだ状態となる。出力信号fdivの位相が進んでいる場合はVCO1aのバンドを1つ下のバンドに変更する制御信号をVCO1aに出力するため、VCO1aのバンドは再びバンド2に戻る。
位相判定部13は、位相状態の変化、すなわち位相の遅れから進みへの変化または位相の進みから遅れへの変化が起きた時、バイアス制御部10に停止信号を出力し、チャージポンプ7のハイインピーダンス状態を解除すると共に、スイッチ11の制御により、制御電圧端子Vtをループフィルタ8の出力端子と接続させる。これにより、周波数シンセサイザは閉ループ状態となる。
さらに、位相判定部13は、位相状態の変化が起きた、すなわち上記例では位相が遅れた状態から進んだ状態へと変化したと判定(第2の判定結果)した時、VCO制御データ生成部14から出力される制御信号VCNTを保持する信号(図10で「保持」と示された信号)をVCO制御データ生成部14に出力すると共に、リセット信号の生成を停止する信号(図10で「停止」と示された信号)をリセット信号生成部12に出力し、位相判定部13自体の動作も停止する。その後、従来の周波数シンセサイザと同様の動作により、出力信号frefと出力信号fdivの位相が一致したところで位相ロックする。
特開2004−80624号公報
「PLL周波数シンセサイザ・回路設計法(総合電子出版社)」、第126ページ
上記従来の周波数シンセサイザ、特に、携帯電話等で用いられる一般的な周波数シンセサイザにあたっては、周波数の切替時間が短いこと、ノイズ特性が良いこと、回路規模が小さいこと、低コストであること、消費電力が小さいこと等が要望されている。図10に示した従来の周波数シンセサイザは、複数の異なる発振周波数帯域から1つの周波数帯域を選択可能な集積化されたVCOを構成する素子に製造ばらつきがあっても、最適な周波数帯域で所望の周波数に位相ロックすることのできる周波数シンセサイザである。しかし、図8に示した従来の周波数シンセサイザを構成するVCOに比べると、複数の異なる発振周波数帯域を持ち、広帯域化であるために、寄生素子が多いため製造ばらつきを考慮すると、VCO1aの消費電流は多くなってしまう。
本発明は、上記従来の問題点に鑑みてなされたものであって、複数の発振周波数帯域から1つの周波数帯域を選択可能な集積化されたVCOを構成する素子に製造ばらつきがあっても、最適な周波数帯域で所望の周波数に位相ロックすることができ、しかもVCOの消費電流を低減できる周波数シンセサイザを提供することを目的とする。
上記目的を達成するために、本発明に係る周波数シンセサイザは、基準信号を分周する基準分周器と、周波数制御電圧端子に印加される制御電圧に応じた周波数で発振する電圧制御発振器と、前記電圧制御発振器の出力信号を分周する可変分周器と、前記可変分周器より得られた信号と前記基準分周器より得られた信号とを位相比較して位相差信号を出力する位相比較器と、前記位相比較器の出力信号に基づき充放電出力が制御されるチャージポンプと、前記チャージポンプの出力信号を平均化して前記電圧制御発振器に前記制御電圧として供給する低域通過フィルタとを備え、前記電圧制御発振器は、電流値可変部を有することを特徴とする。
上記構成の本発明の周波数シンセサイザによれば、電圧制御発振器を構成する素子に製造ばらつきがあっても、電圧制御発振器の電流値を可変でき最適な電流値を設定できるため、周波数シンセサイザを低消費化することができる。
上記構成の本発明の周波数シンセサイザにおいて、前記電圧制御発振器は、複数の異なる発振周波数帯域の中から選択された周波数帯域で発振可能であり、前記電圧制御発振器に前記複数の発振周波数帯域の中から一つの発振周波数帯域を選択して発振させる手段を有することが好ましい。
また、当該周波数シンセサイザを開ループ状態または閉ループ状態に切り替えるループ状態切替部と、前記ループ状態切替部によって当該周波数シンセサイザを開ループ状態に切り替えた後、前記基準分周器の出力信号に対する前記可変分周器の出力信号の位相の進みまたは遅れを判定する位相判定部と、前記位相判定部による判定結果に基づいて前記電圧制御発振器の発振周波数帯域を段階的に変更し、前記位相判定部の判定結果に位相状態の変化があったときはそのときの発振周波数帯域で保持するよう前記電圧制御発振器を制御する発振器制御部とを備え、前記発振器制御部によって前記発振周波数帯域が保持された後、前記ループ状態切替部によって前記周波数シンセサイザを閉ループ状態に切り替えて、前記発振器制御部によって保持された発振周波数帯域中の所望の周波数に位相ロックする構成とすることが好ましい。
それにより、複数の発振周波数帯域から1つの周波数帯域を選択可能な集積化されたVCOを構成する素子に製造ばらつきがあっても、VCOの実際の出力周波数に応じて発振周波数を変化させるため、最適な周波数帯域で所望の周波数に位相ロックすることができる。
また、前記電流値可変部は、前記電圧制御発振器の抵抗値を変更することによって前記電圧制御発振器の電流値を変更する構成とすることができる。
あるいは、前記電流値可変部は、前記電圧制御発振器のカレントミラー回路のミラー比を変更することによって前記電圧制御発振器の電流値を変更する構成とすることができる。
また、前記電圧制御発振器が正常に発振していることを検出する発振検出手段を有する構成とすることができる。
前記発振検出手段は、前記基準分周器の出力信号と前記可変分周器の出力信号の位相差に基づいて、正常に発振しているか否かを判定する構成とすることができる。
あるいは、前記発振検出手段は、前記基準分周器の出力信号と前記可変分周器の出力信号の周波数誤差を検出し、その結果に基づいて、正常に発振しているか否かを判定する構成とすることができる。
また、前記電圧制御発振器は、共振回路と、前記前記発振器制御部からの制御に基づいて前記共振回路の容量値を変更することによって共振周波数を切り替える共振周波数切替部と、制御電圧によって容量が変化する可変容量部とを有し、前記発振周波数帯域は、前記共振周波数切替部によって切り替えられた共振周波数を含む、前記制御電圧によって調整可能な周波数帯域である構成とすることができる。
あるいは、前記電圧制御発振器は、共振回路と、前記前記発振器制御部からの制御に基づいて前記共振回路のインダクタ値を変更することによって共振周波数を切り替える共振周波数切替部と、制御電圧によって容量が変化する可変容量部とを有し、前記発振周波数帯域は、前記共振周波数切替部によって切り替えられた共振周波数を含む、前記制御電圧によって調整可能な周波数帯域である構成とすることができる。
また、前記発振器制御部は、前記位相判定部によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が遅れているとの判定が得られたときには、前記電圧制御発振器の発振周波数帯域を1つ上の帯域に変更し、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が進んでいるときの判定が得られたときには、前記電圧制御発振器の発振帯域を下の帯域に変更するように前記電圧制御発振器を制御し、前記電圧制御発振器の帯域に応じて、前記電圧制御発振器の電流値を変更する構成とすることが好ましい。
それにより、基準分周器の出力信号と可変分周器の出力信号の位相を1周期ごとに比較して周波数帯域を決定することができるため、カウンタ等を用いて周波数差を積分して比較する方法と比べて回路規模を小さくすることができる。
また、上記構成の周波数シンセサイザにおいて、前記発振器制御部によって前記電圧制御発振機器の発振周波数帯域が最上位の周波数帯域に設定された状態で、前記位相判定部によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が遅れているとの判定が得られたとき、前記ループ状態切替部は、そのときの発振周波数帯域で、当該周波数シンセサイザを前記閉ループ状態に切り替える構成とすることが好ましい。
また、前記発振器制御部によって前記電圧制御発振機器の発振周波数帯域が最下位の周波数帯域に設定された状態で、前記位相判定部によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が進んでいるとの判定が得られたとき、前記ループ状態切替部は、そのときの発振周波数帯域で、当該周波数シンセサイザを前記閉ループ状態に切り替える構成とすることが好ましい。
また、前記電圧制御発振器の発振周波数帯域を変更した後に前記基準分周器および前記可変分周器をリセットするためのリセット信号を出力するリセット手段を備えることが好ましい。それにより、電圧制御発振器の発振周波数帯域を変更してから基準分周器および可変分周器をリセット解除するまでにリセット信号の出力時間が設けられるため、この間にVCOの出力周波数を安定させることができる。その結果、位相判定部による位相判定の誤差が小さくなるため、最適な発振周波数帯域で所望の周波数に位相ロックすることができる。
前記リセット手段は、前記基準分周器の出力信号に同期して前記リセット信号を出力する構成とすることが好ましい。それにより、基準分周器の分周開始時刻がリセット解除される時刻と一致するため、位相判定部の判定精度が向上する。その結果、最適な発振周波数帯域で所望の周波数に位相ロックすることができる。
また、当該周波数シンセサイザが閉ループ状態のとき、前記ループ状態切替部、前記位相判定部、前記発振器手段および前記リセット手段の動作を停止することが好ましい。それにより、消費電力を小さくすることができる。
また、前記基準分周器から出力されて前記位相判定部に入力される出力信号を遅延させる遅延手段を備えることが好ましい。それにより、リセット信号の伝播遅延時間誤差を補正することができるため、位相判定部の判定精度を向上することができる。
また、上記構成の周波数シンセサイザにおいて、前記ループ状態切替部は、前記チャージポンプの出力信号をハイインピーダンス状態にするインピーダンス調整部と、前記インピーダンス調整部によって前記チャージポンプの出力信号のインピーダンスがハイインピーダンスとされたとき、前記電圧制御発振器を前記経路から分離して所定電圧を印加するよう前記電圧制御発振器の入力経路を切り替える第1の経路切替部とを有する構成とすることができる。それにより、周波数シンセサイザを閉ループ状態と開ループ状態とに切り替えて、開ループ状態の際はVCOに所定の電圧を印加することができる。
あるいは、前記ループ状態切替部は、前記チャージポンプの出力信号をハイインピーダンス状態にするインピーダンス調整部と、前記インピーダンス調整部によって前記チャージポンプの出力信号のインピーダンスがハイインピーダンスとされたとき、前記低域通過フィルタを介して所定電圧を印加するよう前記電圧制御発振器の入力経路を切り替える第2の経路切替部と、前記低域通過フィルタの時定数を制御するフィルタ時定数制御部とを有し、前記第2の経路切替手段によって前記電圧制御発振器に所定電圧を印加する経路に切り替えられている間、前記フィルタ時定数制御部は、前記低域通過フィルタの時定数を小さくする構成とすることができる。
それにより、低域通過フィルタと電圧制御発振器との間に周波数シンセサイザを開ループ状態に切り替えるためのスイッチ等の手段を挿入する必要がないため、当該手段によるノイズ等の影響を受けることなく開ループ状態を保つことができる。また、低域通過フィルタの時定数が小さくされるため、電圧制御発振器は所定電圧が印加されてから実際の出力周波数が安定するまでの時間を短くすることができる。したがって、発振周波数の切換時間を短縮できる。
また、前記電流値可変部は、前記電圧制御発振器の発振周波数帯域ごとに電流値を変更できる構成とすることが好ましい。
本発明の移動無線機および無線基地局装置は、上記いずれかの構成を有する周波数シンセサイザを備えた構成とすることができる。それにより、小型化された消費電流の小さい周波数シンセサイザを備え、通信品質の良い移動無線機を提供することができる。
以下、本発明の実施の形態における周波数シンセサイザについて、図面を参照して詳細に説明する。なお、以下の説明で、信号名を数式中の変数として使用する場合は、その信号名の信号の電圧値、あるいは電流値を示すものとする。
(第1の実施形態)
図1は、本発明の第1の実施形態における周波数シンセサイザの構成を示すブロック図である。同図において、図8〜図13に示した従来例と同様の構成要素については、同一の符号を付して説明する。
図1は、本発明の第1の実施形態における周波数シンセサイザの構成を示すブロック図である。同図において、図8〜図13に示した従来例と同様の構成要素については、同一の符号を付して説明する。
図1に示す第1の実施形態の周波数シンセサイザにおいて、プリスケーラ2、カウンタ3、基準分周器5、位相比較器6、チャージポンプ7、ループフィルタ8、分周比格納部9a、バイアス制御部10、第1のスイッチ11、リセット信号生成部12、および位相判定部13は、図10に示した従来例の周波数シンセサイザの構成要素と同様である。VCO1b、およびVCO制御データ生成部14aは、図10に示した従来例の周波数シンセサイザの構成と類似するが、従来例の周波数シンセサイザとは異なる機能も有する。
以下、本実施形態の周波数シンセサイザが有する各構成要素について説明する。
まず、VCO1bは、周波数制御電圧端子に印加される電圧(Vt)に応じた周波数の信号を発振するものであり、集積化されている。VCO1bに関する詳しい構造、および動作については、図2を参照して後述する。プリスケーラ2は、VCO1bの出力信号fvcoの周波数を分周する。カウンタ3は、プリスケーラ2の出力信号をカウントし、プリスケーラ2とカウンタ3とでパルススワロの可変分周器を構成している。分周比格納部9aは、CLOCK信号、DATA信号、STROBE信号により設定された分周比をカウンタ3および基準分周器5に出力し、バイアス制御部10、リセット信号生成部12および位相判定部13に起動信号を出力し、VCO制御データ生成部14aに初期化信号(図中に示されるVCNT,ICNTの初期値を意味する)を出力する。
基準分周器5は、基準信号源4の出力信号foscの周波数を分周する。位相比較器6は、カウンタ3の出力信号fdivと基準分周器5の出力信号frefの位相を比較して、位相差を出力する。チャージポンプ7は、位相比較器6の出力信号を電圧または電流に変換する。ループフィルタ8は、低域通過フィルタにより構成され、チャージポンプ7の出力信号を平均化する。
バイアス制御部10は、チャージポンプ7およびスイッチ11を制御する信号を出力する。第1のスイッチ11は、第1の経路切替部を構成し、バイアス制御部10の出力に応じて、VCO1bの制御電圧端子をループフィルタ8の出力側または電圧源15に選択的に接続する。リセット信号生成部12は、基準信号源4の出力信号foscに基づき、プリスケーラ2、カウンタ3、および基準分周器5をリセットするリセット信号を生成して出力する。
位相判定部13は、基準分周器5の出力信号frefに対するカウンタ3の出力信号fdivの位相の進みまたは遅れを判定し、その結果をVCO制御データ生成部14およびリセット信号生成部12に出力し、バイアス制御を停止する信号をバイアス制御部10に出力し、かつリセット信号の生成を停止する信号をリセット信号生成部12に出力する。VCO制御データ生成部14aは、分周比格納部9aからの初期化信号と位相判定部13からの位相判定結果に関する出力信号に基づいて、VCO1bの発振周波数を制御する制御信号VCNT、およびVCO1bの最適電流値を制御する制御信号ICNTを出力する。したがって、VCO制御データ生成部14aは、VCO1bの動作を制御する。
図2は、第1の実施形態の周波数シンセサイザを構成するVCO1bの構成および原理を示す回路図である。同図において、VCO制御データ生成部14aから出力された制御信号VCNTおよび制御信号ICNTは各々、VCNT[1]〜VCNT[3]を束ねたバス線およびICNT[1]〜ICNT[3]を束ねたバス線から入力される。図2に示したVCO1bの構成を図11に示したVCO1aの構成と比べると、制御信号ICNT[1]〜ICNT[3]で制御されるスイッチSW11〜SW13と、スイッチSW11〜SW13に直列に接続された抵抗R1〜R4からなる電流源を備えている点が、図11に示した従来のVCO1aと異なっている。
図3は,図2に示したVCO1bの制御電圧に対する発振周波数特性の関係を示すグラフである。以下、図3に示した制御電圧対周波数特性のグラフを参照して、本実施形態の周波数シンセサイザが有するVCO1bの動作について説明する。
VCO1bの制御電圧端子Vtに電圧V1,V2が印加されたときの可変容量ダイオードCvの容量値を、それぞれCv1,Cv2とする。Vt=V1で、スイッチSW1〜SW3が全てオンの時は(図3のバンド1)、VCO1bの発振周波数fvcoは(数5)によって表される。
また、Vt=V2で、スイッチSW1〜SW3が全てオフの時は(図3のバンド8)、VCO1bの発振周波数fvcoは(数6)によって表される。
このように、制御電圧端子に印加された電圧Vtと信号VCNT[1]〜VCNT[3]による制御に応じて、発振周波数fvcoは、図3に示すようにVt=0の時のfLからVt=VHの時のfHまで変化する。但し、VCO1bを構成する素子の製造ばらつきがあっても、発振周波数fL〜fHの範囲の中に所望の周波数が得られるようにVCO1bは設計されているものとする。また、プリスケーラ2のフリーラン周波数(プリスケーラ2に無入力時に出力される周波数)は、fHよりも高い周波数に設計されているものとする。
図4は、図2に示した第1の実施形態におけるVCO1bの電流値特性を示す表である。初期状態では、スイッチSW11〜SW13が全てオンの時が、VCO1bの消費電流が多く、スイッチSW11〜SW13が全てオフの時が、VCO1bの消費電流が少なくなる。同図に示す表のようにスイッチSW11〜SW13を変化させることで、VCO1bの消費電流を変化させることができる。
図5は、第1の実施形態の周波数シンセサイザの動作について説明するタイミングチャートである。同図では、図3に丸印で示した点を目標周波数(ftarget)とした場合の動作について表している。以下、図3〜図5を参照して、図1に示した第1の実施形態の周波数シンセサイザの動作について説明する。
CLOCK信号、DATA信号、STROBE信号によって新しい分周比が分周比格納部9aに格納され、カウンタ3のカウント値が変更されると、分周比格納部9aは、バイアス制御部10、リセット信号生成部12および位相判定部13に起動信号を出力し、VCO制御データ生成部14aに初期化信号を出力する。
バイアス制御部10は、チャージポンプ7の出力をハイインピーダンス状態にし、第1のスイッチ11によってVCO1bと電圧源15を接続するために制御信号を出力する。ここで、電圧源15の出力電圧は図3に示したV1であるものとする。これにより、周波数シンセサイザは閉ループ状態になる。このとき、ループフィルタ8の入出力はハイインピーダンス状態になるため、充電されている電荷は保持される。
VCO制御データ生成部14aは、分周比格納部9aから出力された初期化信号によって、図3に示されているバンド4を選択する制御信号VCNT(SW1:オン、SW2:オフ、SW3:オフ)およびVCO1bの消費電流を決定する制御信号ICNT(SW11:オン、SW12:オン、SW13:オン)を出力する。これによりVCO1bは周波数f4で発振する。消費電流は、図4に示す表における状態1(SW11:オン、SW12:オン、SW3:オン)である。
リセット信号生成部12は、基準信号源4の出力信号foscに同期したリセット信号を生成し、基準分周器5、プリスケーラ2およびカウンタ3をリセットする。このリセットが解除される時刻(図5に示す分周開始点)から、基準分周器5と、プリスケーラ2およびカウンタ3で構成されているパルススワロ可変分周器の分周動作は同時に開始される。この例では、目標周波数がバンド5上のftargetであるため、発振周波数fvco=f4の場合は、出力信号frefに対して出力信号fdivの位相は遅れて出力される。位相判定部13は、出力信号frefと出力信号fdivの位相を比較し、どちらかの位相が遅れているかを判定して、VCO制御データ生成部14aとリセット信号生成部12に、判定結果(第1の位相判定結果)を示す信号(図1で「判定」と示した信号)として出力する。
VCO制御データ生成部14aは、出力信号fdivの位相が遅れている場合はVCO1bのバンドを1つ上のバンドに変更する制御信号をVCO1bに出力し、出力信号fdivの位相が進んでいる場合はVCO1bのバンドを1つ下のバンドに変更する制御信号をVCO1bに出力する。この例では、1つ上のバンドであるバンド5を選択する制御信号VCNT(SW1:オフ、SW:オン、SW3:オン)を出力する。これによりVCO1bは周波数f5で発振する。
リセット信号生成部12は、位相判定部13から判定結果が入力されるとリセット信号を生成し、基準分周器5、プリスケーラ2およびカウンタ3を再びリセットする。この時点では発振周波数fvco=f5<ftargetであるために、次も、出力信号frefに対して出力信号fdivの位相は遅れて出力される。同様の動作を繰り返し、バンド6を選択する制御信号VCNT(SW1:オフ、SW2:オン、SW3:オフ)がVCO1bに入力される。これによりVCO1bは周波数f6で発振する。しかし、今度は、発振周波数fvc0=f6>ftargetとなるために、次の出力信号fdivは出力信号frefよりも位相が進んだ状態となる。出力信号fdivの位相が進んでいる場合は、VCO1aのバンドを1つ下のバンドに変更する制御信号がVCO1aに出力されるため、VCO1bは再びバンド5に戻る。最終的には、出力信号frefに対して出力信号fdivの位相が遅れた状態で制御信号VCNTを保持する信号(図1で「VCNT保持」と示された信号)が出力される。
なお、状態1で出力信号fdivが出力信号frefよりも位相が進んだ状態である時、または、状態4で出力信号fdivが出力信号frefよりも位相が遅れた状態である時は、いづれも、そのときの発振周波数帯域で、周波数シンセサイザは閉ループ状態になるように制御される。
次に、図4に示す表における状態2(SW11:オフ、SW12:オン、SW13:オン)に制御信号ICNTを変化させる。VCO1bのバンドの決定方法と同様に、位相判定器13が出力信号frefと出力信号fdivの位相を比較する。その判定結果に基づき、出力信号fdivが出力信号frefよりも位相が進んだ状態になるまで、VCO1bの電流の状態を変化させる。仮に状態2で、出力信号fdivが出力信号frefよりも位相が進んだ状態になると、VCO1bは発振停止となり、プリスケーラ2のフリーラン周波数が出力信号fdivとなる。そして、VCO1bの電流の状態は再び状態1に戻る。最終的には、出力信号frefに対して出力信号fdivの位相が遅れた状態で制御信号ICNTを保持する信号(図1で「ICNT保持」と示された信号)が出力される。仮に、状態4まで出力信号fdivが出力信号frefよりも位相が遅れた状態である時は、状態4の制御信号ICNTを保持する信号が出力される。
次に、バイアス制御部10に停止信号が出力され、チャージポンプ7のハイインピーダンス状態を解除すると共に、第1のスイッチ11の制御により、制御電圧端子Vtがループフィルタ8の出力端子に接続される。これにより、周波数シンセサイザは閉ループ状態になる。
さらに、制御信号ICNTを保持する信号(図1で「ICNT保持」と示された信号)が出力されると、リセット信号の生成を停止する信号(図1で「停止」と示された信号)がリセット信号生成部12に出力され、位相判定部13自体の動作も停止する。その後、従来の周波数シンセサイザと同様の動作により、出力信号frefと出力信号fdivの位相が一致したところで位相ロックする。
以上説明したように、本実施形態の周波数シンセサイザによれば、集積化されたVCO1bを構成する素子に製造ばらつきがあっても、実際のVCO1bの出力周波数に応じてVCO1bの発振周波数を変化させるため、最適な周波数帯域で所望の周波数に位相ロックすることができる。また、VCO1bの実際の出力周波数に応じて電流値も変化させるため、周波数シンセサイザの消費電流を低減することができる。
また、出力信号frefと出力信号fdivの位相を1周期ごとに比較し周波数帯域を決定するため、カウンタ等を用いて周波数差を積分して比較する方法と比べて回路規模を小さくすることができる。
なお電圧制御発振器1bの電流値を小さくすることで、電圧制御発信器1bのループゲインが低下し、電圧制御発信器1bが発振停止する。電圧制御発信器1bが発振停止すると、基準分周器5の出力信号と可変分周器の出力信号の位相差が大きくなる。この位相差の変化を検知し、正常に発振しているか否かを判定することができる。電圧制御発信器1bが発振停止すると、また、基準分周器5の出力信号と可変分周器の出力信号の周波数差が大きくなる。この周波数差の変化を検知し、正常に発振しているか否かを判定することもできる。
また、図2に示した構成では、VCO1bの周波数帯域切り換え用のスイッチSWおよびコンデンサCで構成されている共振回路切換部は3つであるが、当該切換部の数はこれ以上でも以下でも良い。また、VCO1bの電流可変用のスイッチSWおよび抵抗Rで構成されている電流源は3つであるが、当該切換部の数はこれ以上でも以下でも良い。
また、図2に示した構成では、VCO1bの電流源は、スイッチSWと抵抗Rで構成されているが、スイッチSWとMOSトランジスタからなるカレントミラー回路で構成してもよい。もしくは、スイッチSWとBipトランジスタからなるカレントミラー回路で構成してもよい。
また、上記説明では、VCO1bは、スイッチSWとコンデンサCとによる共振切替部で発振周波数を切り換える構成としたが、他の構成により容量値を可変としても同様の効果を得ることができる。また、インダクタ値を変化させて発振周波数を変化させても良い。
また、開ループ状態のときだけ出力信号fref、fdivの周波数を同じ比率だけ高くしても良い。この方法によれば、位相判定時間を短縮することができるため、VCO1bのバンド選択時間および電流可変時間を短くすることができる。
また、上記説明では、VCO制御データ生成部14aに入力する初期値を中間バンドとしているが、初期値を他のバンドとしても実現可能である。
(第2の実施形態)
図6は、本発明の第2の実施形態における周波数シンセサイザの構成を示すブロック図である。同図において、図1〜図5(第1の実施形態)と同様の構成要素には同一の符号を付して説明を省略する。図6に示す第2の実施形態の周波数シンセサイザは、図1に示した第1の実施形態の周波数シンセサイザが有する構成要素に加えて、基準分周器5の出力信号frefを遅延し、位相判定部13に出力する遅延部21をさらに加えている。
図6は、本発明の第2の実施形態における周波数シンセサイザの構成を示すブロック図である。同図において、図1〜図5(第1の実施形態)と同様の構成要素には同一の符号を付して説明を省略する。図6に示す第2の実施形態の周波数シンセサイザは、図1に示した第1の実施形態の周波数シンセサイザが有する構成要素に加えて、基準分周器5の出力信号frefを遅延し、位相判定部13に出力する遅延部21をさらに加えている。
本実施形態の周波数シンセサイザの動作は、第1の実施形態の構成による動作とは、以下のとおり相違する。
すなわち、図1に示した第1の実施形態の周波数シンセサイザは、厳密には、リセット解除の時刻(すなわち分周開始時刻)が、プリスケーラ2と基準分周器5とで異なる。通常、プリスケーラ2は高周波で動作するためバイポーラトランジスタで構成されているのに対し、基準分周器5やリセット信号生成部12はMOSトランジスタで構成されるためである。そこで、第2の実施形態の周波数シンセサイザでは、プリスケーラ2に入力されるリセット信号の伝播遅延時間分だけ、遅延部21により出力信号frefを遅らせている。
本実施形態の周波数シンセサイザでは、上述のように、出力信号frefを遅延させることによりリセット信号の伝播遅延時間誤差を補正しているため、プリスケーラ2と基準分周器5とでリセット解除の時刻が異なる場合であっても、位相判定部13における判定精度の低下を防止することができる。
(第3の実施形態)
図7は、本発明の第3の実施形態における周波数シンセサイザの構成を示すブロック図である。同図において、図6(第2の実施形態)と同様の構成要素には同一の符号を付して説明を省略する。
図7は、本発明の第3の実施形態における周波数シンセサイザの構成を示すブロック図である。同図において、図6(第2の実施形態)と同様の構成要素には同一の符号を付して説明を省略する。
図7に示す周波数シンセサイザは、図6に示した第2の実施形態の周波数シンセサイザに対して、以下の構成が相違する。まず、第1のスイッチ11に代えて、チャージポンプ7の出力側と電圧源15との間に接続された第2のスイッチ31(第2の経路切替手段)が設けられている。したがって、ループフィルタ8とVCO1bの制御電圧端子Vtとが直接接続されている。また、バイアス制御部10からの制御信号に応じてループフィルタ8の時定数を制御するフィルタ時定数制御部32がさらに設けられている。第2のスイッチ31は、バイアス制御部10の出力に応じてオンとなり、電圧源15の電圧V1がループフィルタ8の入力に印加される。
本実施形態の周波数シンセサイザの構成による動作は、以下のとおりである。
バイアス制御部10が分周比格納部9aから起動信号を受けると、バイアス制御部10によってチャージポンプ7はハイインピーダンス状態とされ、かつスイッチ31がオンされる。スイッチ31がオンすると電圧源15の電圧V1がループフィルタ8の入力に印加される。また、バイアス制御部10はフィルタ制御部32にも制御信号を出力し、当該制御信号に応じてフィルタ時定数制御部32は、ループフィルタ8の時定数を小さくする。これにより、VCO1bの制御電圧端子Vtは高速に電位V1となる。以後、第1または第2の実施形態と同様に動作し、バイアス制御部10に停止信号が入力されると、スイッチ31がオフされ、チャージポンプ7の出力が通常動作に切り換えられる。すなわち、ループフィルタ8の時定数が大きくされる。
以上のとおり、本実施形態の周波数シンセサイザでは、ループフィルタ8の入力に電位V1を印加することによって、ループフィルタ8とVCO1bを直結する構成になっている。したがって、第1の実施形態のスイッチ11で発生するノイズを排除することができ、VCO1aの出力信号におけるノイズ特性を良くすることができる。また、開ループ時にループフィルタ8の時定数を小さくすることで、制御電圧端子Vtを高速にV1にすることができるため、VCO1bの出力周波数が安定するまでの時間を短縮し、周波数切替時間を短くすることができる。
本発明に係る周波数シンセサイザは、複数の発振周波数帯域から1つの周波数帯域選択可能な集積化された電圧制御発振器を構成する素子に製造ばらつきがあっても、最適な周波数帯域で所望の周波数に位相ロックでき、また消費電流を低減できるので、携帯電話等の移動無線機で使用される周波数シンセサイザとして好適である。
1、1a、1b 電圧制御発振器(VCO)
2 プリスケーラ
3 カウンタ
4 基準信号源
5 基準分周器
6 位相比較器
7 チャージポンプ
8 ループフィルタ
9、9a 分周比格納部
10 バイアス制御部
11 第1のスイッチ
12 リセット信号生成部
13 位相判定部
14、14a VCO制御データ生成部
15 電圧源
21 遅延部
31 第2のスイッチ
32 フィルタ時定数制御部
2 プリスケーラ
3 カウンタ
4 基準信号源
5 基準分周器
6 位相比較器
7 チャージポンプ
8 ループフィルタ
9、9a 分周比格納部
10 バイアス制御部
11 第1のスイッチ
12 リセット信号生成部
13 位相判定部
14、14a VCO制御データ生成部
15 電圧源
21 遅延部
31 第2のスイッチ
32 フィルタ時定数制御部
Claims (22)
- 基準信号を分周する基準分周器と、
周波数制御電圧端子に印加される制御電圧に応じた周波数で発振する電圧制御発振器と、
前記電圧制御発振器の出力信号を分周する可変分周器と、
前記可変分周器より得られた信号と前記基準分周器より得られた信号とを位相比較して位相差信号を出力する位相比較器と、
前記位相比較器の出力信号に基づき充放電出力が制御されるチャージポンプと、
前記チャージポンプの出力信号を平均化して前記電圧制御発振器に前記制御電圧として供給する低域通過フィルタとを備えた周波数シンセサイザにおいて、
前記電圧制御発振器は、電流値可変部を有することを特徴とする周波数シンセサイザ。 - 前記電圧制御発振器は、複数の異なる発振周波数帯域の中から選択された周波数帯域で発振可能であり、
前記電圧制御発振器に前記複数の発振周波数帯域の中から一つの発振周波数帯域を選択して発振させる手段を有する請求項1に記載の周波数シンセサイザ。 - 当該周波数シンセサイザを開ループ状態または閉ループ状態に切り替えるループ状態切替部と、
前記ループ状態切替部によって当該周波数シンセサイザを開ループ状態に切り替えた後、前記基準分周器の出力信号に対する前記可変分周器の出力信号の位相の進みまたは遅れを判定する位相判定部と、
前記位相判定部による判定結果に基づいて前記電圧制御発振器の発振周波数帯域を段階的に変更し、前記位相判定部の判定結果に位相状態の変化があったときはそのときの発振周波数帯域で保持するよう前記電圧制御発振器を制御する発振器制御部とを備え、
前記発振器制御部によって前記発振周波数帯域が保持された後、前記ループ状態切替部によって前記周波数シンセサイザを閉ループ状態に切り替えて、前記発振器制御部によって保持された発振周波数帯域中の所望の周波数に位相ロックする請求項2に記載の周波数シンセサイザ。 - 前記電流値可変部は、前記電圧制御発振器の抵抗値を変更することによって前記電圧制御発振器の電流値を変更する請求項1〜3のいずれか1項に記載の周波数シンセサイザ。
- 前記電流値可変部は、前記電圧制御発振器のカレントミラー回路のミラー比を変更することによって前記電圧制御発振器の電流値を変更する請求項1〜3のいずれか1項に記載の周波数シンセサイザ。
- 前記電圧制御発振器が正常に発振していることを検出する発振検出手段を有する請求項1〜3のいずれか1項に記載の周波数シンセサイザ。
- 前記発振検出手段は、前記基準分周器の出力信号と前記可変分周器の出力信号の位相差に基づいて、正常に発振しているか否かを判定する請求項6に記載の周波数シンセサイザ。
- 前記発振検出手段は、前記基準分周器の出力信号と前記可変分周器の出力信号の周波数誤差を検出し、その結果に基づいて、正常に発振しているか否かを判定する請求項6に記載の周波数シンセサイザ。
- 前記電圧制御発振器は、共振回路と、前記前記発振器制御部からの制御に基づいて前記共振回路の容量値を変更することによって共振周波数を切り替える共振周波数切替部と、制御電圧によって容量が変化する可変容量部とを有し、
前記発振周波数帯域は、前記共振周波数切替部によって切り替えられた共振周波数を含む、前記制御電圧によって調整可能な周波数帯域である請求項3に記載の周波数シンセサイザ。 - 前記電圧制御発振器は、共振回路と、前記前記発振器制御部からの制御に基づいて前記共振回路のインダクタ値を変更することによって共振周波数を切り替える共振周波数切替部と、制御電圧によって容量が変化する可変容量部とを有し、
前記発振周波数帯域は、前記共振周波数切替部によって切り替えられた共振周波数を含む、前記制御電圧によって調整可能な周波数帯域である請求項3に記載の周波数シンセサイザ。 - 前記発振器制御部は、前記位相判定部によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が遅れているとの判定が得られたときには、前記電圧制御発振器の発振周波数帯域を1つ上の帯域に変更し、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が進んでいるときの判定が得られたときには、前記電圧制御発振器の発振帯域を下の帯域に変更するように前記電圧制御発振器を制御し、前記電圧制御発振器の帯域に応じて、前記電圧制御発振器の電流値を変更する請求項3、9または10記載の周波数シンセサイザ。
- 前記発振器制御部によって前記電圧制御発振機器の発振周波数帯域が最上位の周波数帯域に設定された状態で、前記位相判定部によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が遅れているとの判定が得られたとき、前記ループ状態切替部は、そのときの発振周波数帯域で、当該周波数シンセサイザを前記閉ループ状態に切り替える請求項11記載の周波数シンセサイザ。
- 前記発振器制御部によって前記電圧制御発振機器の発振周波数帯域が最下位の周波数帯域に設定された状態で、前記位相判定部によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が進んでいるとの判定が得られたとき、前記ループ状態切替部は、そのときの発振周波数帯域で、当該周波数シンセサイザを前記閉ループ状態に切り替える請求項11記載の周波数シンセサイザ。
- 前記電圧制御発振器の発振周波数帯域を変更した後に前記基準分周器および前記可変分周器をリセットするためのリセット信号を出力するリセット手段を備えた請求項3、および9〜13のいずれか1項に記載の周波数シンセサイザ。
- 前記リセット手段は、前記基準分周器の出力信号に同期して前記リセット信号を出力する請求項14に記載の周波数シンセサイザ。
- 当該周波数シンセサイザが閉ループ状態のとき、前記ループ状態切替部、前記位相判定部、前記発振器手段および前記リセット手段の動作を停止する請求項3、および9〜15のいずれか1項に記載の周波数シンセサイザ。
- 前記基準分周器から出力されて前記位相判定部に入力される出力信号を遅延させる遅延手段を備えた請求項14〜16のいずれか1項に記載の周波数シンセサイザ。
- 前記ループ状態切替部は、
前記チャージポンプの出力信号をハイインピーダンス状態にするインピーダンス調整部と、
前記インピーダンス調整部によって前記チャージポンプの出力信号のインピーダンスがハイインピーダンスとされたとき、前記電圧制御発振器を前記経路から分離して所定電圧を印加するよう前記電圧制御発振器の入力経路を切り替える第1の経路切替部とを有する請求項3〜17のいずれか1項に記載の周波数シンセサイザ。 - 前記ループ状態切替部は、
前記チャージポンプの出力信号をハイインピーダンス状態にするインピーダンス調整部と、
前記インピーダンス調整部によって前記チャージポンプの出力信号のインピーダンスがハイインピーダンスとされたとき、前記低域通過フィルタを介して所定電圧を印加するよう前記電圧制御発振器の入力経路を切り替える第2の経路切替部と、
前記低域通過フィルタの時定数を制御するフィルタ時定数制御部とを有し、
前記第2の経路切替手段によって前記電圧制御発振器に所定電圧を印加する経路に切り替えられている間、前記フィルタ時定数制御部は、前記低域通過フィルタの時定数を小さくする請求項3〜17のいずれか1項に記載の周波数シンセサイザ。 - 前記電流値可変部は、前記電圧制御発振器の発振周波数帯域ごとに電流値を変更できる請求項2または3記載の周波数シンセサイザ。
- 請求項1〜20のいずれか1項に記載の周波数シンセサイザを備えた移動無線機。
- 請求項1〜20のいずれか1項に記載の周波数シンセサイザを備えた無線基地局装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006105613A JP2007281895A (ja) | 2006-04-06 | 2006-04-06 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006105613A JP2007281895A (ja) | 2006-04-06 | 2006-04-06 | 周波数シンセサイザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007281895A true JP2007281895A (ja) | 2007-10-25 |
Family
ID=38682890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006105613A Withdrawn JP2007281895A (ja) | 2006-04-06 | 2006-04-06 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007281895A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8315586B2 (en) | 2008-09-08 | 2012-11-20 | Nec Corporation | Signal receiving device and signal receiving method using same, and signal supplying unit and signal supplying method using same |
CN116405030A (zh) * | 2023-06-09 | 2023-07-07 | 牛芯半导体(深圳)有限公司 | 一种校准电路 |
-
2006
- 2006-04-06 JP JP2006105613A patent/JP2007281895A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8315586B2 (en) | 2008-09-08 | 2012-11-20 | Nec Corporation | Signal receiving device and signal receiving method using same, and signal supplying unit and signal supplying method using same |
CN116405030A (zh) * | 2023-06-09 | 2023-07-07 | 牛芯半导体(深圳)有限公司 | 一种校准电路 |
CN116405030B (zh) * | 2023-06-09 | 2023-08-18 | 牛芯半导体(深圳)有限公司 | 一种校准电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4649362B2 (ja) | 発振器制御装置 | |
JP3488180B2 (ja) | 周波数シンセサイザ | |
KR100574980B1 (ko) | 빠른 주파수 락을 위한 위상 동기 루프 | |
US9042854B2 (en) | Apparatus and methods for tuning a voltage controlled oscillator | |
KR101012510B1 (ko) | 자동적인 주파수 동조를 구비한 위상 고정 루프 | |
US8487707B2 (en) | Frequency synthesizer | |
US8519757B2 (en) | Apparatus and method for frequency calibration in frequency synthesizer | |
JPWO2008146433A1 (ja) | スペクトラム拡散制御pll回路及びそのスタートアップ方法 | |
JPH11514511A (ja) | 周波数シンセサイザにおいて電圧制御発振器の同調範囲を制御する方法および装置 | |
KR20080035786A (ko) | 주파수합성기 및 주파수조절방법 | |
US11128256B2 (en) | Oscillator circuit | |
JP2006086740A (ja) | 電圧制御発振器及び通信用半導体集積回路 | |
US7696831B2 (en) | Phase locked loop and method for controlling the same | |
JP4216075B2 (ja) | フラクショナル補償法(fractionalcompensationmethod)を使用するフラクショナルn周波数シンセサイザ(fractional−nfrequencysynthesizer) | |
US8264258B1 (en) | Phase lock loop circuit | |
US7129789B2 (en) | Fast locking method and apparatus for frequency synthesis | |
US7436264B2 (en) | Charge supply apparatus and method in frequency synthesizer | |
KR101563438B1 (ko) | 발진 주파수를 보정할 수 있는 주입 동기 주파수 분주기 | |
CN107820681B (zh) | 目标窗口内多曲线校准的合成器的快速粗调和精调校准 | |
US20080036544A1 (en) | Method for adjusting oscillator in phase-locked loop and related frequency synthesizer | |
US20170090426A1 (en) | Time-to-digital system and associated frequency synthesizer | |
JP2006005485A (ja) | フィルタ制御装置とフィルタシステム | |
JP2007281895A (ja) | 周波数シンセサイザ | |
JP2012075000A (ja) | 位相同期回路及び無線機 | |
JP2004080624A (ja) | 周波数シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090707 |