CN116405030A - 一种校准电路 - Google Patents

一种校准电路 Download PDF

Info

Publication number
CN116405030A
CN116405030A CN202310683111.6A CN202310683111A CN116405030A CN 116405030 A CN116405030 A CN 116405030A CN 202310683111 A CN202310683111 A CN 202310683111A CN 116405030 A CN116405030 A CN 116405030A
Authority
CN
China
Prior art keywords
circuit
signal
voltage
frequency
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310683111.6A
Other languages
English (en)
Other versions
CN116405030B (zh
Inventor
栾昌海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niuxin Semiconductor Shenzhen Co ltd
Original Assignee
Niuxin Semiconductor Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niuxin Semiconductor Shenzhen Co ltd filed Critical Niuxin Semiconductor Shenzhen Co ltd
Priority to CN202310683111.6A priority Critical patent/CN116405030B/zh
Publication of CN116405030A publication Critical patent/CN116405030A/zh
Application granted granted Critical
Publication of CN116405030B publication Critical patent/CN116405030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请的实施例揭示了一种校准电路，包括：检测电路，用于检测输入信号之间的频率大小关系，并输出表征频率大小关系的信号；控制电路，控制电路的输入端与检测电路的输出端连接，用于接收表征频率大小关系的信号，并基于校准电路对应的开环状态或闭环状态，以及表征频率大小关系的信号输出电路切换信号和频带调整信号；切换电路，切换电路的输入端与控制电路的输出端连接，用于接收电路切换信号，并根据电路切换信号将校准电路在开环状态和闭环状态之间进行切换；调整电路，调整电路的输入端与控制电路的输出端连接，用于在校准电路在开环状态或闭环状态下接收频带调整信号，并根据频带调整信号调整频带。整个校准过程耗时减少。

Description

一种校准电路
技术领域
本申请涉及电路领域，具体涉及一种校准电路。
背景技术
现有闭环校准电路需要环路锁定后，比较器针对调谐电压与上、下限电压进行大小比较，根据比较结果进行频带切换操作。因此环路锁定过程所需时间较长，导致闭环校准电路进行频率校准的时间较长。特别是多频带PLL（Phase-Locked Loop，锁相环）系统在闭环校准过程中，因其频带较多无法一次性确定出目标频带，需要进行多次校准以及锁定操作，从而导致整个校准过程耗时较长，无法快速确定出目标频带。
发明内容
为解决上述技术问题，本申请的实施例提供了一种校准电路，将开环校准和闭环校准结合，能够快速完成频带调整。
本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。
根据本申请实施例的一个方面，提供了一种校准电路，包括：检测电路，用于检测输入信号之间的频率大小关系，并输出表征所述频率大小关系的信号；控制电路，所述控制电路的输入端与所述检测电路的输出端连接，用于接收表征所述频率大小关系的信号，并基于所述校准电路对应的开环状态或闭环状态，以及表征所述频率大小关系的信号输出电路切换信号和频带调整信号；切换电路，所述切换电路的输入端与所述控制电路的输出端连接，用于接收所述电路切换信号，并根据所述电路切换信号将所述校准电路在开环状态和闭环状态之间进行切换；调整电路，所述调整电路的输入端与所述控制电路的输出端连接，用于在所述校准电路在开环状态或闭环状态下接收所述频带调整信号，并根据所述频带调整信号调整频带。
本实施例中整个校准过程将闭环校准和开环校准相结合，因为开环校准过程无需进行环路锁定操作，因为相较于单一的闭环校准过程减少了环路锁定时间，在一定程度上节省了校准时间。
在另一示例性实施例中，所述检测电路用于将所述输入信号转换为输入电压，以及检测所述输入电压之间的大小关系，并将所检测到的大小关系作为所述频率大小关系；其中，所述输入电压之间的大小关系与所述频率大小关系呈负相关。
本实施例中检测电路相对于现有的计数器检测输入信号之间的频率大小关系，将输入信号转换为输入电压后，通过检测输入电压之间的大小关系，快速检测出输入信号之间的频率大小关系，以节省频率大小检测耗时。
在另一示例性实施例中，所述输入信号包括参考信号和反馈信号；所述检测电路用于将所述参考信号转换为所述参考信号对应的参考电压，以及将所述反馈信号转换为所述反馈信号对应的反馈电压，并将所述参考电压和所述反馈电压的大小关系作为所述频率大小关系。
本实施例进一步说明了将反馈信号和参考信号对应的电压大小进行比较，从而确定出两者的频率大小关系，引入标准的参考信号，使得整个比较过程更加准确。
在另一示例性实施例中，所述校准电路的频带对应的初始值为下限阈值；所述控制电路用于若检测到所述校准电路为开环状态，且所述反馈电压大于所述参考电压，则输出用于表征上调所述下限阈值的频带调整信号至所述调整电路；所述控制电路用于若检测到所述校准电路为开环状态，且所述反馈电压小于所述参考电压，则输出用于表征由开环状态切换为闭环状态的电路切换信号至所述切换电路，以及输出用于表征下调所述下限阈值的频带调整信号至所述调整电路；所述控制电路用于若检测到所述校准电路为开环状态，且所述反馈电压等于所述参考电压，则停止输出所述频带调整信号。
本实施例提供了一种开环校准过程中的频带调整方式，校准电路的频带对应的初始值为下限阈值时，根据反馈电压和参考电压的大小关系确定出具体的频带调整信号，从而上调/下调/不调频带。
在另一示例性实施例中，所述校准电路的频带对应的初始值为下限阈值；所述控制电路用于若检测到所述校准电路为闭环状态，且所述调整电路输出的调谐电压大于所述调整电路的上限电压，则输出用于表征上调所述下限阈值的频带调整信号至所述调整电路；所述控制电路用于若检测到所述校准电路为闭环状态，且所述调整电路输出的调谐电压小于所述调整电路的下限电压，则输出用于表征下调所述下限阈值的频带调整信号至所述调整电路；所述控制电路用于若检测到所述校准电路为闭环状态，且所述调整电路输出的调谐电压处于所述上限电压和所述下限电压之间，则停止输出所述频带调整信号。
本实施例提供了一种闭环校准过程中的频带调整方式，校准电路的频带对应的初始值为下限阈值，根据调谐电压与上限电压和下限电压之间的大小关系确定出具体的频带调整信号，从而上调/下调/不调频带。
在另一示例性实施例中，所述校准电路还包括调谐电压比较器；所述调谐电压比较器的输出端与所述控制电路的输入端连接，所述调谐电压比较器用于将所述调整电路输出的调谐电压分别与所述上限电压和所述下限电压进行比较，并根据比较结果输出相应的频带调整信号。
本实施例引入了调谐电压比较器，检测出调谐电压与上限电压和下限电压之间的大小关系，因为调谐电压比较器能直接将输入的调谐电压分别与上限电压和下限电压进行大小比较，从而能快速准确地输出比较结果。
在另一示例性实施例中，所述检测电路包括依次串联的分频器，电压转换器和比较器；所述分频器用于将所述输入信号进行分频处理，得到第一输入信号和第二输入信号；所述电压转换器用于接收所述第一输入信号和所述第二输入信号，并将所述第一输入信号转换为所述输入电压输入至所述比较器，并将所述第二输入信号转换为用于对所述电压转换器中的电容充电的电压；所述比较器用于检测所述输入电压之间的大小关系，并将所述输入电压之间的大小关系作为所述频率大小关系。
本实施例进一步说明了检测电路的内部构造，输入信号经过分频器分频处理后的第一输入信号用于后续电压大小关系的判断，第二输入信号用于对电压转换器中的电容充电，针对输入信号进行分频处理后，可优化输入信号的占空比，同时可避免单周期的随机性问题。
在另一示例性实施例中，所述输入信号包括参考信号和反馈信号；所述分频器包括第一分频器和第二分频器，所述电压转换器包括第一电压转换器和第二电压转换器；其中，所述第一分频器和所述第一电压转换器串联，所述第二分频器和所述第二电压转换器串联；所述第一分频器用于将所述参考信号进行分频处理，得到第一参考信号和第二参考信号，并将所述分频后的参考信号输入至所述第一电压转换器；所述第二分频器用于将所述反馈信号进行分频处理，得到第一反馈信号和第二反馈信号并将所述分频后的反馈信号输入至所述第二电压转换器。
本实施例通过第一分频器和第一电压转换器对参考信号进行处理，并通过第二分频器和第二电压转换器对反馈信号进行处理，整个处理过程能同时处理参考信号和反馈信号，无需依次对其分步处理，缩短了对信号处理的时间。
在另一示例性实施例中，所述检测电路还包括数字逻辑电路，所述数字逻辑电路的输入端与所述比较器的输出端连接；所述数字逻辑电路将所述表征所述频率大小关系的信号转换为电平信号，并输出所述电平信号至所述控制电路。
本实施例中的数字逻辑电路包括触发器、逻辑门等，当数字逻辑电路检测到比较器输出结果发生跳变后，即可输出0或1的数字信号表示是否发生跳变，以简化输出信号。
在另一示例性实施例中，所述第一电压转换器用于将所述第一参考信号转换为参考电压输入至所述比较器，并将所述第二参考信号转换为用于对所述第一电压转换器中的电容充电的电压；所述第二电压转换器用于将所述第一反馈信号转换为反馈电压输入至所述比较器，并将所述第二反馈信号转换为用于对所述第二电压转换器中的电容充电的电压；所述比较器用于检测所述参考电压和所述反馈电压的大小关系，将所述参考电压和所述反馈电压的大小关系作为所述频率大小关系，并将所述表征所述频率大小关系的信号输出至所述数字逻辑电路。
本实施例进一步说明了将第二参考信号和第二反馈信号转换为相应的电压后，对相应电压转换器中的电容进行充电；并将第一参考信号和第一反馈信号转换为相应的电压后，在比较器中进行电压大小的比较，从而准确确定出参考信号和反馈信号之间的频率大小关系，比较过程中无需利用完整的参考信号或反馈信号，以简化了整个比较过程。
在本申请的实施例所提供的技术方案中，控制电路基于校准电路对应的开环状态或闭环状态，以及表征频率大小关系的信号输出电路切换信号和频带调整信号，以使切换电路根据相应的电路切换信号快速将校准电路在开环状态和闭环状态之间切换，以分别进行开环校准和闭环校准。同时使调整电路根据频带调整信号准确地调整频带。这样整个校准过程将闭环校准和开环校准相结合，因为开环校准过程无需进行环路锁定操作，因而相较于单一的闭环校准过程减少了环路锁定时间，在一定程度上节省了校准时间。
应理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术者来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有闭环校准电路图。
图2是现有开环校准电路图。
图3是本申请一示例性实施例示出的校准电路的结构示意图。
图4是本申请一示例性实施例示出的开环状态的校准电路的结构示意图。
图5是本申请一示例性实施例示出的闭环状态的校准电路的结构示意图。
图6是本申请一示例性实施例示出的检测电路的结构示意图。
图7是本申请一示例性实施例示出的第一电压转换器和第二电压转换器的结构示意图。
图8是本申请一示例性实施例示出的校准电路的结构示意图。
图9是本申请一示例性实施例示出的频带校准的流程示意图。
具体实施方式
下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例，例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，在附图所示的实施方式中，方向的指示（诸如上、下、左、右、前和后）用于解释本申请的各种元件的结构和运动不是绝对的而是相对的。当这些元件处于附图所示的位置时，这些说明是合适的。如果这些元件的位置的说明发生改变时，则这些方向的指示也相应地改变。另外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
首先请参阅图1，图1是现有闭环校准电路图。现有技术中，一般采用如图1所示的闭环校准电路对多频带PLL（Phase-Locked Loop，锁相环）系统进行频带调整，需要PLL环路锁定后通过比较器针对Vc（调谐电压）与Vhigh（上限电压）和Vlow（下限电压）进行大小比较，根据比较结果进行频带调整。其中，Vhigh和Vlow分别为VCO（Voltage-Controlled Oscillator，压控振荡器）调谐电压的上、下限值，具体地，在AFC（Automatic Frequency Calibration，自动频率校准）控制时钟控制下将PLL环路中VCO的Vc与Vhigh和Vlow进行比较，如果Vc大于Vhigh，则AFC自动切换到频率更高的子频带，如果Vc小于Vlow，那么AFC自动切换到频率更低的子频带，根据AFC控制时钟自动切换直到Vc位于Vhigh和Vlow之间，频带调整完成。整个校准过程中需要环路锁定后才能进行电压判别，通常环路锁定时间较长，可能在30us级别，如果VCO频带较多，无法一次性确定出目标频带，需要进行多次校准以及锁定操作，从而导致整个校准过程耗时较长，无法快速确定出目标频带。
请参阅图2，图2是现有开环校准电路图。其中，通过counter（数字计数器）分别计数输入信号频率Fdiv和Fref的周期数，如果Counter A计数值大于Counter B，说明输出信号频率Fout过高，则需要下调频带数值；如果Counter A计数值小于Counter B，说明输出信号频率Fout过低，则需要上调频带数值；若二者计数值在一定范围内，则此时频带为目标频带，频带校准过程结束。整个校准过程无法保证PLL在性能优良的工作电压范围内工作，影响VCO的性能和稳定性，致使Vc可能在GND和VDD附近，从而影响频带调整的准确性。
本申请为此将闭环校准和开环校准相结合，节省校准时间的同时还保证了频带调整的准确性。具体请参阅图3，图3是本申请一示例性实施例示出的校准电路的结构示意图。校准电路包括：检测电路、控制电路，调整电路和切换电路。其中，控制电路的输入端与检测电路的输出端连接，控制电路的输出端分别与调整电路和切换电路连接。
检测电路，用于检测输入信号之间的频率大小关系，并输出表征频率大小关系的信号。示例性地，输入信号包括第一输入信号和第二输入信号，检测电路检测第一输入信号和第二输入信号的频率大小，若第一输入信号的频率大于第二输入信号的频率，则输出表征第一输入信号的频率大于第二输入信号的频率的信号；若第一输入信号的频率小于第二输入信号的频率，则输出表征第一输入信号的频率小于第二输入信号的频率的信号；若第一输入信号的频率等于第二输入信号的频率，则输出表征第一输入信号的频率等于第二输入信号的频率的信号。
控制电路，用于接收表征频率大小关系的信号，并基于校准电路对应的开环状态或闭环状态，以及表征频率大小关系的信号输出电路切换信号和频带调整信号。控制电路可只输出电路切换信号或频带调整信号，亦可同时输出电路切换信号和频带调整信号。其中，切换信号可指示将校准电路由开环状态切换为闭环状态，或指示将校准电路由闭环状态切换为开环状态；频带调整信号包括上调频带数值或下调频带数值的信号，例如上调频带4个单位数值的信号，下调频带2个单位数值的信号。
示例性地，校准电路为开环状态，控制电路根据表征频率大小关系的信号判断频率是否发生跳变（此时频带接近目标频带），若发生跳变，则输出将校准电路由开环状态切换为闭环状态的电路切换信号，并输出下调2个单位数值的频带调整信号；若未发生跳变，则仅输出上调4个单位数值的频带调整信号，不输出电路切换信号。
切换电路，用于接收电路切换信号，并根据电路切换信号将校准电路在开环状态和闭环状态之间进行切换。其中，切换电路通过控制相关开关的开闭状态，以将校准电路在开环状态和闭环状态之间切换，从而将开环校准和闭环校准相结合。
调整电路，用于在校准电路在开环状态或闭环状态下接收频带调整信号，并根据频带调整信号调整频带。调整电路在某些实施例中可以是如图1或图2所示的压控振荡器，其输出的信号可以通过分频器进行分频处理后输入鉴频鉴相器或Counter A。
本实施例中控制电路基于校准电路对应的开环状态或闭环状态，以及表征频率大小关系的信号输出电路切换信号和频带调整信号，以使切换电路根据相应的电路切换信号快速将校准电路在开环状态和闭环状态之间切换，以分别进行开环校准和闭环校准。同时使调整电路根据频带调整信号准确地调整频带。整个校准过程将闭环校准和开环校准相结合，因为开环校准过程无需进行环路锁定操作，相较于单一的闭环校准过程减少了环路锁定时间，在一定程度上节省了校准时间。
现有检测电路一般如图2中所示的Counter A和Counter B构成，该两个计数器在相同时间内分别对输入信号的周期数进行计数，以判断输入信号之间的频率大小关系，整个计数过程需要持续一定时长，不能快速检测出输入信号之间的频率大小关系。
为此，针对检测电路进行了功能改进，在本申请另一示例性实施例中，检测电路用于将输入信号转换为输入电压，以及检测输入电压之间的大小关系，并将所检测到的大小关系作为频率大小关系；其中，输入电压之间的大小关系与频率大小关系呈负相关。
本实施例中检测电路相对于现有的计数器检测输入信号之间的频率大小关系，将输入信号转换为输入电压后，通过检测输入电压之间的大小关系，快速检测出输入信号之间的频率大小关系，以节省频率大小检测耗时。
在本申请另一示例性实施例中，输入信号包括参考信号和反馈信号；检测电路用于将参考信号转换为参考信号对应的参考电压，以及将反馈信号转换为反馈信号对应的反馈电压，并将参考电压和反馈电压的大小关系作为频率大小关系；其中，两个大小关系之间呈负相关。
本实施例进一步说明了将反馈信号和参考信号对应的电压大小进行比较，从而确定出两者的频率大小关系，引入标准的参考信号，使得整个比较过程更加准确。
进一步地，在本申请另一示例性实施例中对开环校准过程进行了示例性说明，具体请参阅图4，图4是本申请一示例性实施例示出的开环状态的校准电路的结构示意图。其中，Fdiv表示反馈信号的频率，Fref表示参考信号的频率；Vdiv表示反馈电压，Vref表示参考电压；校准电路为开环状态，其频带对应的初始值为下限阈值。其中，反馈信号的频率和反馈电压呈负相关，参考信号的频率和参考电压呈负相关。
检测电路检测到Vdiv大于Vref，即输出表征反馈信号的频率小于参考信号的频率的信号，控制电路接收到该信号后则输出用于表征上调下限阈值的频带调整信号至调整电路。
检测电路检测到Vdiv小于Vref，即输出表征反馈信号的频率大于参考信号的频率的信号，控制电路接收到该信号后则输出用于表征下调下限阈值的频带调整信号至调整电路。
检测电路检测到Vdiv等于Vref，即输出表征反馈信号的频率等于参考信号的频率的信号，控制电路接收到该信号后停止输出频带调整信号，表征此时频带为目标频带，无需进行调整。
若校准电路的频带对应的初始值为上限阈值，则对应频带调整方式相反，即若Vdiv大于Vref，即Fdiv小于Fref，则上调频带；若Vdiv小于Vref，即Fdiv大于Fref，则下调频带。
本实施例提供了一种开环校准过程中的频带调整方式，校准电路的频带对应的初始值为下限阈值，根据反馈电压和参考电压的大小关系确定出具体的频带调整信号，从而上调/下调/不调频带。
在本申请另一示例性实施例中对闭环校准过程进行了示例性说明，具体请参阅图5，图5是本申请一示例性实施例示出的闭环状态的校准电路的结构示意图。其中，校准电路为闭环状态，其频带对应的初始值为下限阈值；校准电路还包括调谐电压比较器，调谐电压比较器的输出端与控制电路的输入端连接；Vc表示调谐电压，Vhigh表示调整电路的上限电压，Vlow表示调整电路的下限电压。
调谐电压比较器用于将调整电路输出的调谐电压分别与上限电压和下限电压进行比较，并根据比较结果输出相应的频带调整信号。调谐电压比较器能直接将输入的调谐电压分别与上限电压和下限电压进行大小比较，从而能快速准确地输出比较结果。
若Vc大于Vhigh，则控制电路输出用于表征上调下限阈值的频带调整信号至调整电路。
若Vc小于Vlow，则控制电路输出用于表征下调下限阈值的频带调整信号至调整电路。
若Vc位于Vlow和Vhigh之间，则控制电路停止输出频带调整信号，表征此时频带为目标频带，无需进行调整。
本实施例提供了一种闭环校准过程中的频带调整方式，校准电路的频带对应的初始值为下限阈值，通过调谐电压比较器检测出调谐电压与上限电压和下限电压之间的大小关系，根据调谐电压与上限电压和下限电压之间的大小关系确定出具体的频带调整信号，从而上调/下调/不调频带。
在本申请另一示例性实施例中，检测电路包括依次串联的分频器，电压转换器和比较器。分频器用于将输入信号进行分频处理，得到第一输入信号和第二输入信号。电压转换器用于接收第一输入信号和第二输入信号，并将第一输入信号转换为输入电压输入至比较器，并将第二输入信号转换为用于对电压转换器中的电容充电的电压。比较器用于检测输入电压之间的大小关系，并将输入电压之间的大小关系作为频率大小关系。
在某些实施例中，分频器包括第一分频器和第二分频器，电压转换器包括第一电压转换器和第二电压转换器，具体请参阅图6，图6是本申请一示例性实施例示出的检测电路的结构示意图。其中，第一分频器和第一电压转换器串联，第二分频器和第二电压转换器串联；输入信号包括参考信号和反馈信号，Fdiv表示反馈信号的频率，Fref表示参考信号的频率。
第一分频器用于将参考信号进行分频处理，得到第一参考信号和第二参考信号，并将分频后的参考信号输入至第一电压转换器；第二分频器用于将反馈信号进行分频处理，得到第一反馈信号和第二反馈信号并将分频后的反馈信号输入至第二电压转换器。
在某些实施例中，第一分频器和第二分频器皆为四分频器，即可将信号进行四分频操作，四分频后信号的一半周期对转化器中的电容进行充电，而另一半周期对前半周期所表征的电压进入比较器中进行比较，此时分频后的半周期即代表了未分频信号的两个周期。采用四分频可以避免输入信号占空比不是50%的问题，同时可以避免单周期的随机性问题。
进一步地，在另一示例性实施例中对第一电压转换器和第二电压转换器的结构进行了说明，具体请参阅图7，图7是本申请一示例性实施例示出的第一电压转换器和第二电压转换器的结构示意图。其中，信号输入分频器后，分频器对输入信号进行分频处理，能将分频后的部分频率转化为电压后对电压转换器中的电容进行充电。
第一电压转换器用于将第一参考信号转换为参考电压输入至比较器，并将第二参考信号转换为用于对第一电压转换器中的电容充电的电压；第二电压转换器用于将第一反馈信号转换为反馈电压输入至比较器，并将第二反馈信号转换为用于对第二电压转换器中的电容充电的电压。第一电压转换器和第二电压转换器除了输入信号不同，其他参数均保持一致，可以避免PVT导致偏差等问题，上述电压比较器中的比较器架构为经典动态比较器架构。
在本申请另一示例性实施例中，检测电路还包括数字逻辑电路，数字逻辑电路的输入端与比较器的输出端连接；数字逻辑电路将表征频率大小关系的信号转换为电平信号，并输出电平信号至控制电路。其中，数字逻辑电路包括触发器、逻辑门等，当数字逻辑电路检测到比较器输出结果发生跳变后，即可输出0或1的数字信号表示是否发生跳变，以简化输出信号。
请参阅图8，图8是本申请一示例性实施例示出的校准电路的结构示意图。其中，检测电路为频率检测器，切换电路中包括开关S1，S2和S3，调整电路为压控振荡器。下面对整个校准过程进行示例性说明：
初始化频带为最低频带，即下限阈值，控制电路输出控制信号K将开关S1和S2断开，而将S3闭合。此时整个校准电路等效为开环校准电路。传统的开环校准电路中的检测电路由两个计数器构成，并分别计数输入信号的周期数，而本申请的检测电路采用频率检测器，可将输入信号的周期转换为对应的电压，通过频率检测器中的比较器比较二者电压值大小，确定出输入信号之间的频率大小关系，避免长周期计数，缩短了环路锁定时间。由于初始化频带为最低频带，此时PLL输出频率较低，经过分频器之后的输出Fdiv会明显低于Fref，控制电路输出上调4个频带的控制信号，循环进行频率大小判断和频带加4操作，直到频率检测器检测到Fdiv大于Fref，即频率发生跳变，说明目前频带超过目标频带，控制电路输出控制信号K将开关S1和S2闭合，而将S3断开，即将校准电路由开环状态切换为闭环状态，同时自动将频带数减2。
此时整个校准电路等效为闭环校准电路。其中，Vc表示调谐电压，Vhigh表示压控振荡器的上限电压，Vlow表示压控振荡器的下限电压。调谐电压比较器根据Vc与Vhigh和Vlow之间的大小关系输出相应的频带调整信号至控制电路，若Vc大于Vhigh， AFC自动切换到频率更高的频带；若Vc小于Vlow， AFC自动切换到频率更低的频带，根据AFC控制时钟自动切换直到Vc位于Vhigh和Vlow之间，整个频带校准过程完成。通过以上方式，不仅可以大大缩短多频带PLL锁定时间，同时可以保证PLL工作性能优良，锁定在性能优良的频带上。
请参阅图9，图9是本申请一示例性实施例示出的频带校准的流程示意图。下面进行详细说明：
首先，初始化频带为最低频带00000，压控振荡器的工作频率最低，控制信号K将开关S3闭合，S1和S2断开，整个校准电路为开环校准电路。Vc电压设置为Vref，一般为Vdd/2。
频率检测器检测频率是否发生跳变，频率检测器的内部结构等同于图6所示的检测电路。初始化频带为最低频率，通常目标频率均会高于最低频率，因此频率检测器判别出Fref大于Fdiv, 并将频带进行加4操作，即00000频带变为00100频带，频率检测器仅对4个周期的输入频率进行检测即可，相较于传统开环校准技术需要几千个计数周期，大大缩短了校准时间。继续进行频率大小比较，若Fref仍大于Fdiv，则继续对频带进行加4操作，直到频率检测器输出发生翻转，即Fref小于Fdiv，表明此时频带已经超过目标频带，为了进一步搜索到目标频带，将频带进行减2操作，并且控制信号K翻转，将开关S3断开，S1和S2闭合。
此时整个校准电路等效为闭环校准电路，对进行减2操作后的频带进行闭环校准，并判断此时Vc的范围。若Vc小于Vlow，说明频带过大，需对频带进行减1操作；若Vc大于Vhigh，说明频带过小，需对频带进行加1操作；据此对频带进行增减，直至Vc处于Vlow和Vhigh之间。
整个校准过程经过开环校准，限定了闭环校准最多仅需要搜索三次，大大降低了校准过程所需时间。整个校准过程不仅能在多频带之间快速锁定，同时保证Vc在PLL性能优良的电压范围内，相较于传统单一的开环校准或闭环校准，在保证性能优良的同时大大减小锁定时间，以实现快速锁定。
上述内容，仅为本申请的较佳示例性实施例，并非用于限制本申请的实施方案，本领域普通技术人员根据本申请的主要构思和精神，可以十分方便地进行相应的变通或修改，故本申请的保护范围应以权利要求书所要求的保护范围为准。

Claims (10)

1.一种校准电路，其特征在于，包括：
检测电路，用于检测输入信号之间的频率大小关系，并输出表征所述频率大小关系的信号；
控制电路，所述控制电路的输入端与所述检测电路的输出端连接，用于接收表征所述频率大小关系的信号，并基于所述校准电路对应的开环状态或闭环状态，以及表征所述频率大小关系的信号输出电路切换信号和频带调整信号；
切换电路，所述切换电路的输入端与所述控制电路的输出端连接，用于接收所述电路切换信号，并根据所述电路切换信号将所述校准电路在开环状态和闭环状态之间进行切换；
调整电路，所述调整电路的输入端与所述控制电路的输出端连接，用于在所述校准电路在开环状态或闭环状态下接收所述频带调整信号，并根据所述频带调整信号调整频带。
2.根据权利要求1所述的校准电路，其特征在于，所述检测电路用于将所述输入信号转换为输入电压，以及检测所述输入电压之间的大小关系，并将所检测到的大小关系作为所述频率大小关系；其中，所述输入电压之间的大小关系与所述频率大小关系呈负相关。
3.根据权利要求2所述的校准电路，其特征在于，所述输入信号包括参考信号和反馈信号；
所述检测电路用于将所述参考信号转换为所述参考信号对应的参考电压，以及将所述反馈信号转换为所述反馈信号对应的反馈电压，并将所述参考电压和所述反馈电压的大小关系作为所述频率大小关系。
4.根据权利要求3所述的校准电路，其特征在于，所述校准电路的频带对应的初始值为下限阈值；
所述控制电路用于若检测到所述校准电路为开环状态，且所述反馈电压大于所述参考电压，则输出用于表征上调所述下限阈值的频带调整信号至所述调整电路；
所述控制电路用于若检测到所述校准电路为开环状态，且所述反馈电压小于所述参考电压，则输出用于表征由开环状态切换为闭环状态的电路切换信号至所述切换电路，以及输出用于表征下调所述下限阈值的频带调整信号至所述调整电路；
所述控制电路用于若检测到所述校准电路为开环状态，且所述反馈电压等于所述参考电压，则停止输出所述频带调整信号。
5.根据权利要求3所述的校准电路，其特征在于，所述校准电路的频带对应的初始值为下限阈值；
所述控制电路用于若检测到所述校准电路为闭环状态，且所述调整电路输出的调谐电压大于所述调整电路的上限电压，则输出用于表征上调所述下限阈值的频带调整信号至所述调整电路；
所述控制电路用于若检测到所述校准电路为闭环状态，且所述调整电路输出的调谐电压小于所述调整电路的下限电压，则输出用于表征下调所述下限阈值的频带调整信号至所述调整电路；
所述控制电路用于若检测到所述校准电路为闭环状态，且所述调整电路输出的调谐电压处于所述上限电压和所述下限电压之间，则停止输出所述频带调整信号。
6.根据权利要求5所述的校准电路，其特征在于，所述校准电路还包括调谐电压比较器；
所述调谐电压比较器的输出端与所述控制电路的输入端连接，所述调谐电压比较器用于将所述调整电路输出的调谐电压分别与所述上限电压和所述下限电压进行比较，并根据比较结果输出相应的频带调整信号。
7.根据权利要求2所述的校准电路，其特征在于，所述检测电路包括依次串联的分频器，电压转换器和比较器；
所述分频器用于将所述输入信号进行分频处理，得到第一输入信号和第二输入信号；
所述电压转换器用于接收所述第一输入信号和所述第二输入信号，并将所述第一输入信号转换为所述输入电压输入至所述比较器，并将所述第二输入信号转换为用于对所述电压转换器中的电容充电的电压；
所述比较器用于检测所述输入电压之间的大小关系，并将所述输入电压之间的大小关系作为所述频率大小关系。
8.根据权利要求7所述的校准电路，其特征在于，所述输入信号包括参考信号和反馈信号；
所述分频器包括第一分频器和第二分频器，所述电压转换器包括第一电压转换器和第二电压转换器；其中，所述第一分频器和所述第一电压转换器串联，所述第二分频器和所述第二电压转换器串联；
所述第一分频器用于将所述参考信号进行分频处理，得到第一参考信号和第二参考信号，并将所述分频后的参考信号输入至所述第一电压转换器；
所述第二分频器用于将所述反馈信号进行分频处理，得到第一反馈信号和第二反馈信号，并将所述分频后的反馈信号输入至所述第二电压转换器。
9.根据权利要求8所述的校准电路，其特征在于，所述检测电路还包括数字逻辑电路，所述数字逻辑电路的输入端与所述比较器的输出端连接；
所述数字逻辑电路将所述表征所述频率大小关系的信号转换为电平信号，并输出所述电平信号至所述控制电路。
10.根据权利要求9所述的校准电路，其特征在于，所述第一电压转换器用于将所述第一参考信号转换为参考电压输入至所述比较器，并将所述第二参考信号转换为用于对所述第一电压转换器中的电容充电的电压；
所述第二电压转换器用于将所述第一反馈信号转换为反馈电压输入至所述比较器，并将所述第二反馈信号转换为用于对所述第二电压转换器中的电容充电的电压；
所述比较器用于检测所述参考电压和所述反馈电压的大小关系，将所述参考电压和所述反馈电压的大小关系作为所述频率大小关系，并将所述表征所述频率大小关系的信号输出至所述数字逻辑电路。
CN202310683111.6A 2023-06-09 2023-06-09 一种校准电路 Active CN116405030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310683111.6A CN116405030B (zh) 2023-06-09 2023-06-09 一种校准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310683111.6A CN116405030B (zh) 2023-06-09 2023-06-09 一种校准电路

Publications (2)

Publication Number Publication Date
CN116405030A true CN116405030A (zh) 2023-07-07
CN116405030B CN116405030B (zh) 2023-08-18

Family

ID=87016547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310683111.6A Active CN116405030B (zh) 2023-06-09 2023-06-09 一种校准电路

Country Status (1)

Country Link
CN (1) CN116405030B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078410A (ja) * 2001-08-30 2003-03-14 Hitachi Ltd 位相同期回路
US20030224749A1 (en) * 2002-05-31 2003-12-04 Toshiya Uozumi Semiconductor integrated circuit device for communication
JP2007281895A (ja) * 2006-04-06 2007-10-25 Matsushita Electric Ind Co Ltd 周波数シンセサイザ
US20080036544A1 (en) * 2006-08-08 2008-02-14 Fucheng Wang Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
CN101753136A (zh) * 2008-11-28 2010-06-23 株式会社瑞萨科技 半导体集成电路
CN101807920A (zh) * 2010-03-10 2010-08-18 东南大学 自适应频率校准频率合成器
US20110032011A1 (en) * 2009-08-10 2011-02-10 Samsung Electro-Mechanics Co.,Ltd. Auto frequency calibrator, method thereof and frequency synthesizer using it
US20110304367A1 (en) * 2010-06-11 2011-12-15 Fci Inc. Apparatus and method for frequency calibration in frequency synthesizer
CN107112984A (zh) * 2014-12-19 2017-08-29 瑞典爱立信有限公司 相位切换pll和校准方法
CN113114238A (zh) * 2021-04-09 2021-07-13 西安电子科技大学 一种应用于锁相环自动频率校准的频率检测器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078410A (ja) * 2001-08-30 2003-03-14 Hitachi Ltd 位相同期回路
US20030224749A1 (en) * 2002-05-31 2003-12-04 Toshiya Uozumi Semiconductor integrated circuit device for communication
JP2007281895A (ja) * 2006-04-06 2007-10-25 Matsushita Electric Ind Co Ltd 周波数シンセサイザ
US20080036544A1 (en) * 2006-08-08 2008-02-14 Fucheng Wang Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
CN101753136A (zh) * 2008-11-28 2010-06-23 株式会社瑞萨科技 半导体集成电路
US20110032011A1 (en) * 2009-08-10 2011-02-10 Samsung Electro-Mechanics Co.,Ltd. Auto frequency calibrator, method thereof and frequency synthesizer using it
CN101807920A (zh) * 2010-03-10 2010-08-18 东南大学 自适应频率校准频率合成器
US20110304367A1 (en) * 2010-06-11 2011-12-15 Fci Inc. Apparatus and method for frequency calibration in frequency synthesizer
CN107112984A (zh) * 2014-12-19 2017-08-29 瑞典爱立信有限公司 相位切换pll和校准方法
CN113114238A (zh) * 2021-04-09 2021-07-13 西安电子科技大学 一种应用于锁相环自动频率校准的频率检测器

Also Published As

Publication number Publication date
CN116405030B (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
US7372339B2 (en) Phase lock loop indicator
US8120394B2 (en) Automatic frequency calibration circuit and automatic frequency calibration method
US9252786B2 (en) Analog phase-locked loop with enhanced acquisition
US8519757B2 (en) Apparatus and method for frequency calibration in frequency synthesizer
US10644869B2 (en) Automatic detection of change in PLL locking trend
US20100001771A1 (en) Phase locked loop with leakage current calibration
US9285778B1 (en) Time to digital converter with successive approximation architecture
US20100260242A1 (en) Time digital converter, digital pll frequency synthesizer, transceiver, and receiver
US20220286141A1 (en) Loop Gain Auto Calibration Using Loop Gain Detector
US7859346B2 (en) Clock generator and associated self-test and switching-control method
US9419783B1 (en) Phase detecting apparatus and phase adjusting method
US8686768B2 (en) Phase locked loop
IE902039A1 (en) "Phase Detector"
CN107565956B (zh) 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法
US8509372B1 (en) Multi-band clock generator with adaptive frequency calibration and enhanced frequency locking
CN110635800A (zh) 一种应用于锁相环的基于频率比较的锁定指示电路及方法
CN116405030B (zh) 一种校准电路
CN103312323B (zh) 一种快速优化自动频率校准电路及算法
US20120076180A1 (en) Phase-locked loop and radio communication device
CN116436459B (zh) 一种校准电路
US7555091B1 (en) System and method for providing a clock and data recovery circuit with a self test capability
CN218897214U (zh) 用于快速锁定的锁相环、系统、数字芯片及雷达传感器
US7675335B1 (en) Phase detecting module and related phase detecting method
US20090243673A1 (en) Phase locked loop system and phase-locking method for phase locked loop
CN101841330B (zh) 相位检测模块以及相关的相位检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant