CN101841330B - 相位检测模块以及相关的相位检测方法 - Google Patents
相位检测模块以及相关的相位检测方法 Download PDFInfo
- Publication number
- CN101841330B CN101841330B CN200910128972A CN200910128972A CN101841330B CN 101841330 B CN101841330 B CN 101841330B CN 200910128972 A CN200910128972 A CN 200910128972A CN 200910128972 A CN200910128972 A CN 200910128972A CN 101841330 B CN101841330 B CN 101841330B
- Authority
- CN
- China
- Prior art keywords
- count value
- phase detection
- switch
- input signal
- predetermined value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
相位检测模块以及相关的相位检测方法。该相位检测模块，其包含一相位检测单元、一比较器以及一计数器。相位检测单元用来比较一第一输入信号以及一第二输入信号以产生一相位检测结果。比较器用来比较该相位检测结果以及一预定电压以产生一比较结果。计数器用以计数该第一输入信号以及该第二输入信号其中之一以产生一计数值，其中该计数值达到一预定值时该相位检测结果被重置且该计数值亦被重置，该计数值未达到该预定值时该比较结果从该比较器被输出至一目标元件。
Description
技术领域
本发明涉及相位检测模块以及相关的相位检测方法，特别涉及可避免噪声的影响的相位检测模块以及相关的相位检测方法。
背景技术
在许多应用在信号处理的电路，例如锁相回路(Phase Locked Loop，PLL)中，通常会包含有相位检测器以比较两信号之间的相位关系，之后再将相位检测器所产生的比较结果输入至其他信号处理单元进行处理。
图1绘示了已知技术中的PLL电路100的方块图。如图1所示，PLL电路100通常会包含一相位检测器101、一电荷泵103、一低通滤波器105、一压控振荡器107、一分频器109以及一分频器111。分频器111用以分频一输入信号IS(具有输入频率Fin)以形成一参考信号RS(具有参考频率Fr)。相位检测器101用以比较参考信号RS以及输出信号OUS(具有输出频率Fou)以输出一相位检测信号DS。电荷泵103根据相位检测信号DS(可为一上升信号或一下降信号)而决定增加或减少输出的电荷。电荷泵103输出的电压经过低通滤波器105处理后，形成一滤波后控制电压VCF，压控振荡器107便根据控制电压Vc决定输出的振荡信号OS(其具有振荡频率Fo)。分频器109分频振荡信号OS以形成输出信号OUS。其他详细结构以及动作方式为本领域技术人员所知悉，故在此不再赘述。
由上述可知，电荷泵103主要是根据相位检测器101的检测结果来动作以拉升或降低后续的电压。然而，当两信号之间的相位误差很小时，相位检测器会因为两信号上的噪声(noise)或是抖动(jitter)的影响而无法准确判断两信号之间的相位关系，因此造成在后续信号处理上的问题。
发明内容
因此，本发明的一目的为提供一种相位检测模块，使其不会因为噪声或是抖动的影响而造成两信号相位关系的误判。
本发明的一实施例公开了一种相位检测模块，其包含一相位检测单元、一比较器以及一计数器。相位检测单元，用来比较一第一输入信号以及一第二输入信号以产生一相位检测结果。比较器，耦接于该相位比较单元，用来比较该相位检测结果以及一预定电压以产生一比较结果。计数器用以计数该第一输入信号以及该第二输入信号其中之一以产生一计数值，其中该计数值达到一预定值时该相位检测结果被重置且该计数值亦被重置，该计数值达到该预定值时该比较结果从该比较器被输出至一目标元件。
本发明的一实施例公开了一种相位检测方法，包含：(a)比较一第一输入信号以及一第二输入信号以产生一相位检测结果；(b)比较该相位检测结果以及一预定电压以产生一比较结果；以及(c)计数该第一输入信号以及该第二输入信号其中之一以产生一计数值，其中该计数值达到一预定值时该相位检测结果被重置且该计数值亦被重置，该计数值达到该预定值时该比较结果从该比较器被输出至一目标元件。
根据上述的实施例，可消除噪声或抖动信号的影响，而精确地检测出两信号相位的差异。
附图说明
图1绘示了已知技术中的PLL电路的方块图
图2绘示了根据本发明的实施例的相位检测模块。
图3绘示了根据本发明的实施例的相位检测模块的信号示意图。
图4绘示了根据本发明的实施例的相位检测方法的流程图。
【主要元件符号说明】
100 PLL电路
101 相位检测器
103 电荷泵
105 低通滤波器
107 压控振荡器
109 分频器
111 分频器
200 相位检测模块
201 相位检测单元
203 计数器
205 比较器
207 D型触发器
209 第一开关
211 第二开关
213 电容
215 相位检测器
217 电荷泵
219 控制信号产生单元
具体实施方式
在说明书及所附的权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及所附的权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及所附的权利要求书当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。以外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，如果文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
图2绘示了根据本发明的实施例的相位检测模块200。如图2所示，相位检测模块200包含相位检测单元201、计数器203、比较器205、D型触发器(D flip-flop，也可视为一寄存器)207、第一开关209、第二开关211以及电容213。相位检测单元201用来比较一第一输入信号1st以及一第二输入信号2nd以产生一相位检测结果。在此实施例中，相位检测结果是指对应第一输入信号1st以及一第二输入信号2nd的相位差来对电容213充放电而形成的控制电压Vctrl。且在此实施例中，相位检测单元201包含一相位检测器215以及一电荷泵217，相位检测器215会比较第一输入信号1st以及第二输入信号2nd，并根据此两信号的相位差异送出上升信号UP或下降信号DOWN给电荷泵217，然后电荷泵217会依此对电容213进行充电或放电。
比较器205用来比较该相位检测结果(Vctrl)以及一预定电压VREF以产生一比较结果OUT。计数器203用以计数第一输入信号1st以及第二输入信号2nd其中之一(此例中为第二输入信号2nd)以产生一计数值，其中计数值达到一预定值时相位检测结果被重置(亦即电容213通过第一开关209被接地)且计数值亦被重置，计数值达到该预定值时比较结果OUT从比较器205通过第二开关211被输出至一目标元件(此例中为D型触发器207)。在此例中，相位检测模块200还包含一控制信号产生单元219来根据计数值产生一控制信号CS以控制第一开关209和第二开关211，并触发D型触发器。
图3绘示了根据本发明的实施例的相位检测模块200的信号示意图，请共同参阅图2和图3以更好地了解图2所示的根据本发明实施例的相位检测模块。在图2所示的电路中，第一输入信号1st的相位领先第二输入信号2nd，因此相位检测单元201会不断地对电容213充电而使控制电压Vctrl不断上升，当控制电压Vctrl小于预定电压VREF时，比较结果OUT为0(即一低电平)，而当控制电压Vctrl大于预定电压VREF时，比较结果OUT为1(即一高电平)。
控制信号CS具有一第一电平(此例中为1)以及一第二电平(此例中为0)。当控制信号CS为1时，第一开关209是导通的，而第二开关211为不导通的。当控制信号CS为0时，第一开关209是不导通的，而第二开关211为导通的。如图2和图3所示，计数器203会计数第二信号2nd的周期，在数了一预定值(例如一正整数N)后，会产生一电平为1的脉冲然后迅速回到电平0且计数值归零。也就是，在一般状态下，控制信号CS为0，第一开关209是不导通的，而第二开关211为导通的，因此比较结果OUT会被输出至D型触发器207而被暂存住，如图3的信号Q所示。
而在计数器203数了一预定值(例如一正整数N)后，控制信号CS变成1，电容213会接地(亦即耦接至一预定电压)，因此控制电压Vctrl会变为0(亦即相位比较结果被重置)，此时第二开关211是不导通的，因此比较结果OUT不会被输出，此时D型触发器亦同时锁住OUT值。之后控制信号CS会再度回到电平0，比较结果OUT会再度被输出至D型触发器207而被暂存住。如之前所述，信号中可能有噪声或抖动信号，其会对电容213进行不必要的充放电而造成控制电压Vctrl的错误。因此，通过这样的机制，可以在一段时间后将控制电压Vctrl，以避免长期累积的不必要充放电造成控制电压Vctrl的错误而形成误判。
图4绘示了根据本发明的实施例的相位检测方法的流程图。如图4所示，根据本发明的实施例的相位检测方法包含：
步骤401
比较一第一输入信号1st以及一第二输入信号2nd以产生一相位检测结果。
步骤403
比较一相位检测结果以及一预定电压以产生一比较结果。
步骤405
计数第一输入信号1st以及第二输入信号2nd其中之一以产生一计数值，其中计数值达到一预定值时相位检测结果被重置且计数值亦被重置，计数值达到预定值时比较结果从比较器被输出至一目标元件。
根据本发明的实施例的相位检测方法的其他详细技术特征已详述于图2和图3中，故在此不再赘述。
根据上述的实施例，可消除噪声或抖动信号的影响，而精确的检测出两信号相位的差异。
以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (6)
1.一种相位检测模块，包含：
一相位检测单元，用来比较一第一输入信号以及一第二输入信号以产生一相位检测结果；
一比较器，耦接于该相位检测单元，用来比较该相位检测结果以及一预定电压以产生一比较结果；以及
一计数器，用以计数该第一输入信号以及该第二输入信号其中之一以产生一计数值，其中该计数值达到一预定值时该相位检测结果被重置且该计数值亦被重置，该计数值达到该预定值时该比较结果从该比较器被输出至一目标元件；
其中该相位检测单元包含有：
一电容；
一相位检测器，用来依据该第一输入信号以及该第二输入信号以产生
一上升信号或一下降信号；以及
一电荷泵，用来依据该上升信号或该下降信号以相对应的对该电容进行充放电以产生该相位检测结果；
其中当该计数值达到该预定值时，该电容被耦接至一预定电位以重置该相位检测结果；
且该相位检测模块包含：
一第一开关，耦接于该电容以及一预定电位，当该计数值未达到该预定值时为不导通状态，而当该计数值达到该预定值时为导通状态以将该电容耦接至该预定电位来重置该相位检测结果；以及
一第二开关，耦接至该比较器的一输出端，当该计数值达到该预定值后为不导通状态，而当该计数值未达到该预定值时为导通状态以输出该比较结果至该目标元件。
2.如权利要求1所述的相位检测模块，还包含一控制信号产生单元，耦接至该计数器以根据该计数值产生一控制信号，其中当该计数值达到该预定值时该控制信号具有一第一电平，而当该计数值未达到该预定值时该控制信号具有一第二电平，当该控制信号具有该第一电平时，该第一开关为导通而该第二开关为不导通，当该控制信号具有该第二电平时，该第一开关为不导通而该第二开关为导通。
3.如权利要求1所述的相位检测模块，特征在于该目标元件为一寄存器，用以在该第二开关为不导通状态时锁住该比较结果。
4.一种相位检测方法，包含：
(a)比较一第一输入信号以及一第二输入信号以产生一相位检测结果；
(b)比较该相位检测结果以及一预定电压以产生一比较结果；以及
(c)计数该第一输入信号以及该第二输入信号其中之一以产生一计数值，其中该计数值达到一预定值时该相位检测结果被重置且该计数值亦被重置，该计数值达到该预定值时该比较结果从比较器被输出至一目标元件；
其中该步骤(b)包含有：
依据该第一输入信号以及该第二输入信号以产生一上升信号或一下降信号；以及
依据该上升信号或该下降信号以相对应的对一电容进行充放电以产生该相位检测结果；
其中当该计数值达到该预定值时，该电容被耦接至一预定电位以重置该相位检测结果；
且该相位检测方法更包含：
提供一第一开关使其耦接于该电容以及该预定电位，当该计数值未达到该预定值时使该第一开关为不导通状态，而当该计数值达到该预定值时使该第一开关为导通状态以将该电容耦接至该预定电位来重置该相位检测结果；以及
提供一第二开关，当该计数值达到该预定值后为不导通状态，并且该比较结果不会继续输出至该目标元件的输入端，而当该计数值未达到该预定值时为导通状态以输出该比较结果至该目标元件的该输入端。
5.如权利要求4所述的相位检测方法，还包含根据该计数值产生一控制信号，其中当该计数值达到该预定值时该控制信号具有一第一电平，而当该计数值未达到该预定值时该控制信号具有一第二电平，当该控制信号具有该第一电平时，该第一开关为导通而该第二开关为不导通，当该控制信号具有该第二电平时，该第一开关为不导通而该第二开关为导通。
6.如权利要求4所述的相位检测方法，特征在于该目标元件为一寄存器，用以在该第二开关为导通状态时暂存该比较结果，并在第二开关为不导通状态时锁住比较结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910128972A CN101841330B (zh) | 2009-03-20 | 2009-03-20 | 相位检测模块以及相关的相位检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910128972A CN101841330B (zh) | 2009-03-20 | 2009-03-20 | 相位检测模块以及相关的相位检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101841330A CN101841330A (zh) | 2010-09-22 |
| CN101841330B true CN101841330B (zh) | 2012-09-05 |
Family
ID=42744498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910128972A Active CN101841330B (zh) | 2009-03-20 | 2009-03-20 | 相位检测模块以及相关的相位检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101841330B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110460273B (zh) * | 2019-08-30 | 2021-03-30 | 义乌市牵手电子商务有限公司 | 云台摄像头电机跳步修正电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1269068A (zh) * | 1997-08-28 | 2000-10-04 | 艾利森公司 | 用于锁相环的环路滤波器的电荷泵引导系统和方法 |
| CN1992527A (zh) * | 2005-12-01 | 2007-07-04 | 瑞昱半导体股份有限公司 | 用于信号产生电路的切换电容回路滤波器 |
-
2009
- 2009-03-20 CN CN200910128972A patent/CN101841330B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1269068A (zh) * | 1997-08-28 | 2000-10-04 | 艾利森公司 | 用于锁相环的环路滤波器的电荷泵引导系统和方法 |
| CN1992527A (zh) * | 2005-12-01 | 2007-07-04 | 瑞昱半导体股份有限公司 | 用于信号产生电路的切换电容回路滤波器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101841330A (zh) | 2010-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8421661B1 (en) | Noise-shaping time to digital converter (TDC) using delta-sigma modulation method | |
| CN109639271B (zh) | 锁定指示电路及其构成的锁相环 | |
| US7786810B2 (en) | Phase locked loop with leakage current calibration | |
| US7564281B2 (en) | Wide-locking range phase locked loop circuit using adaptive post division technique | |
| KR101811020B1 (ko) | Pll 듀얼 에지 로크 검출기 | |
| EP2972598A2 (en) | Mixed signal tdc with embedded t2v adc | |
| JP6014181B2 (ja) | 冗長クロック切替 | |
| US9395728B2 (en) | Charge pump device and driving capability adjustment method thereof | |
| US9419783B1 (en) | Phase detecting apparatus and phase adjusting method | |
| US8686768B2 (en) | Phase locked loop | |
| JP2014533879A (ja) | 無線周波数ランプ用のｒｆシステム | |
| US9100024B2 (en) | Clock and data recovery tolerating long consecutive identical digits | |
| US7292070B1 (en) | Programmable PPM detector | |
| US8643402B2 (en) | Phase frequency detector circuit | |
| CN114499502A (zh) | 一种鉴频鉴相器及锁相环电路 | |
| US6646477B1 (en) | Phase frequency detector with increased phase error gain | |
| CN101841330B (zh) | 相位检测模块以及相关的相位检测方法 | |
| CN101431331A (zh) | 一种锁相环的自校准方法及电路 | |
| US11444626B2 (en) | Phase-locked loop slip detector | |
| US7675335B1 (en) | Phase detecting module and related phase detecting method | |
| CN108566199B (zh) | 一种锁相环及频率控制方法 | |
| US8508271B1 (en) | Phase locked loop | |
| CN107342767B (zh) | 判断锁相环锁定状态的方法和装置 | |
| CN101867369B (zh) | 相位检测模块及相位检测方法 | |
| US7355487B2 (en) | Method for reducing phase lock time and jittering and phase lock loop using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |