CN1992527A - 用于信号产生电路的切换电容回路滤波器 - Google Patents

用于信号产生电路的切换电容回路滤波器 Download PDF

Info

Publication number
CN1992527A
CN1992527A CNA200610163626XA CN200610163626A CN1992527A CN 1992527 A CN1992527 A CN 1992527A CN A200610163626X A CNA200610163626X A CN A200610163626XA CN 200610163626 A CN200610163626 A CN 200610163626A CN 1992527 A CN1992527 A CN 1992527A
Authority
CN
China
Prior art keywords
signal
clock
capacitor
phase
sequential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610163626XA
Other languages
English (en)
Other versions
CN1992527B (zh
Inventor
林嘉亮
周格至
管继孔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN1992527A publication Critical patent/CN1992527A/zh
Application granted granted Critical
Publication of CN1992527B publication Critical patent/CN1992527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

本发明揭露一种切换电容回路滤波器，用于信号产生电路，例如：锁相回路(PLL)中。此切换电容器电路以多相位方式运作，其包含至少两非重迭的相位：取样相位及转移相位。在此取样相位期间，一电流代表此锁相回路的参考时钟以及反馈时钟之间的相位差异，且此电流是通过取样电容进行积分。在于转移相位期间，储存于此取样电容上的电荷被转移至负载电容器。

Description

用于信号产生电路的切换电容回路滤波器
技术领域
本发明揭露一种信号产生电路，特别是一种具有切换电容回路滤波器的信号产生电路的方法及其装置。
背景技术
信号产生电路通常可由锁相回路或是频率合成器来完成。请参阅图1所示，传统锁相回路(PLL)是基于频率合成器100，其包含相位频率检测器110(PFD)、电荷泵浦电路120、回路滤波器130及电压控制振荡器(VCO)140。此相位频率检测器110用于比较参考时钟及反馈时钟(通常为电压控制振荡器的输出时钟)以决定相位差异。此相位频率检测器通常使用两种逻辑信号(向上(UP)及向下(DN)信号)来显示在上述两时钟之间的相位差异。每次完成相位比较，即产生UP信号脉冲及DN信号脉冲。若此参考时钟领先反馈时钟(亦是时钟相位)，则产生UP脉冲。反之，产生DN脉冲。此UP/DN脉冲的宽度是与在此两时钟间的相位差异成比例关系。此两种逻辑信号UP及DN通过电荷泵浦电路120而转换为电流信号。例如，电荷泵浦电路120根据UP脉冲产生正(如，向外流出)电流脉冲以及根据DN脉冲产生负(如，向内流入)电流脉冲。此电荷泵浦电路120的输出端与此回路滤波器130连接，其中一般的回路滤波器130包含串联的电阻及电容，用以将来自电荷泵浦电路的输出电流转换至电压。回路滤波器130的输出电压是传送至电压控制振荡器140，且用以控制电压控制振荡器140所产生的输出时钟的频率及其相应的相位。此电压控制振荡器140的输出时钟是用作反馈时钟并提供至相位频率检测器110。接着，相位频率检测器对此反馈时钟的相位及此参考时钟的相位进行比较。藉此，可建立闭回路(closed loop)控制系统以调整此电压控制振荡器140的频率/相位，来追踪此参考时钟的频率/相位。在稳态时，此电压控制振荡器140的输出时钟的频率将会与此参考时钟的频率完全一样。
在图2中，所绘示一实施时序示意图。而在此图示中揭示在已知的锁相回路(PLL)存有非均匀取样(non-uniform sampling)的问题，但可惜的是此问题很少被讨论或被提及。当参考时钟领先此反馈时钟时，产生UP脉冲；此UP脉冲上升在此参考时钟的上升边缘，及落下在此反馈时钟的上升边缘(见于脉冲210)。当此反馈时钟领先参考时钟时，产生DN脉冲；此DN脉冲上升在此反馈时钟的上升边缘，及落下在此参考时钟的上升边缘(见于脉冲230及240)。此UP脉冲总是出现在参考时钟的上升边缘之后。另一方面，DN脉冲总是出现在参考时钟的上升边缘之前。当这些上升边缘非常规律地出现，此参考时钟通常可视为一种稳定时钟。因此，UP脉冲的时序及有效取样瞬间(instant)皆不同于DN脉冲。因为此非均匀取样为高度非线性现象，所以导致在锁相回路输出信号内的相位噪声增加。然而，此问题，在已知的技术中很少被讨论或被提及，因为在稳态中，此电压控制振荡器的频率/相位对此参考时钟的频率/相位追纵良好，且这些UP/DN脉冲非常地短，所以非均匀取样的问题通常被忽略。然而，此问题已成为分数式N频率合成器(fractional-Nfrequency synthesizer)的效能降低的起因。
频率合成器对于锁相回路而言为一种重要的电路应用。频率合成器其作动方式与在图1及上述的一般锁相回路几乎相同。除了除频N电路(未见于图1)之外。电压控制振荡器140的输出时钟被提供至此除频N电路以产生此反馈时钟，以取代直接地使用电压控制振荡器140的输出时钟作为反馈时钟的做法。于电压控制振荡器140的输出时钟的每一N周期，则除频N电路产生此反馈时钟的周期。接着，此反馈时钟(亦为除频N电路的输出信号)的相位被输入至相位频率检测器110。此相位频率检测器110比较参考时钟及来自除频N电路的反馈时钟。藉此可建立闭回路系统以调整电压控制振荡器140的频率/相位及其相应的反馈时钟的频率/相位，来追踪参考时钟的频率/相位。在稳态中，反馈时钟的频率将会与此参考时钟的频率相同，所以电压控制振荡器140的输出时钟的频率将为此参考时钟的频率的N倍。
若N为整数时，用于频率合成器的除频N电路可使用除频N计数器(divide-by-Ncounter)而简易地实现。若N为分数数字时，使用具有固定除数值的计数器的实施例将无法作动，其因为计数器的除数值必须为整数。为了实施分数N，N＝Nint+α，(其中Nint为整数及α为在0与1之间的分数数字)，而用于此计数器的除数值为动态重组(dynamically shuffled)。举例来说，在Nint与Nint+1之间的此除数值会被动态重组；只要含有除数值Nint+1的机率为α(且含有Nint的机率为1-α)时，此有效的除数值将为N＝Nint+α。在某些已知的装置中，三角积分调制器(delta-sigma modulator)经常被用作动态重组除数值。
对除数值进行有效地动态重组以实现分数N除法。然而，此动态重组动作引起延伸UP/DN脉冲，其导致电荷泵浦电路的延伸电流脉冲，且必然地在电压控制振荡器的输出信号引起不必要的相位改变。因此，尽管平均频率为此参考时钟N倍，但电压控制振荡器140的输出时钟仍包含不必要的相位噪声。幸运地，像这种不必要相位噪声的问题由使用三角积分调制器即可解决。通过使用三角积分调制器是能重组此除数值，并对由重组所生成的不必要的相位噪声进行频谱成型(spectrally shape)。因此，通过使用回路滤波器有效地减少这些主要由高频成分组成的相位噪声。然而，由于存在的延伸UP/DN脉冲，使得先前所提及的非均匀取样问题变得更值得注意。由于非均匀取样所造成的非线性会在该些高频相位噪声间引起相互调制(inter-modulation)现象。无法用回路滤波器滤掉的低频相位噪声将会显著地增加。
因此，一种能减少非均匀取样的问题的方法是迫切需要的，特别是在分数式N频率合成器(fractional-N synthesizer)的应用方面。
发明内容
本领域技术人员在仔细研究附图并阅读完具体实施方式之后，通过对本发明的实践，将了解本发明的其它目的和特征。兹为使贵审查委员对本发明的技术特征及所达到的功效有更进一步的了解与认识，谨佐以较佳的实施例及配合详细的说明如后。
本发明揭露一种信号产生方法，此方法包含接收参考信号及反馈信号；检测参考信号及反馈信号间的相位差异；将此相位差异转换为电流信号；使用切换电容电路来处理此电流信号；使用此切换电容电路的输出信号来控制可变振荡器；使用此可变振荡器的输出信号以产生反馈信号；根据参考信号以产生多个时序信号；以及使用该多个时序信号以控制该切换电容电路的该多个开关。
本发明揭露一种信号产生电路，此电路包含：相位检测器，用于接收参考时钟及反馈时钟，以及用于产生多个逻辑信号以表示参考时钟及反馈时钟之间的相位差异；电荷泵浦电路，用于将此多个逻辑信号转换为电流信号；切换电容电路，包含第一取样电容、负载电容及由多个周期性控制信号分别所控制的多个开关，该切换电容电路用于将电流信号转换为电压信号；可变振荡器，由电压信号所控制，用于产生输出时钟，其中该反馈时钟是与该输出时钟相对应；以及控制产生器，根据由参考时钟来产生该多个周期性控制信号。
本领域技术人员在仔细研究附图并阅读完具体实施方式之后，通过对本发明的实践，将了解本发明的其它目的和特征。兹为使贵审查委员对本发明的技术特征及所达到的功效有更进一步的了解与认识，谨佐以较佳的实施例及配合详细的说明如后。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附图式的详细说明如下：
图1绘示已知锁相回路(PLL)的电路方块示意图；
图2绘示已知锁相回路的一实施时序图；
图3绘示根据本发明的一实施例，锁相回路使用切换电容回路滤波器的电路方块示意图；
图4绘示切换电容回路滤波器及其所相关连的时序图；
图5绘示切换电容回路滤波器的一实施例示意图；
图6绘示切换电容回路滤波器使用时间交错取样的一实施例示意图；
图7绘示切换电容回路滤波器使用时间交错取样的一实施例示意图；
图8绘示切换电容回路滤波器的一实施例示意图；
图9绘示只有当锁相回路达到稳态时，锁相回路运用控制器以致能切换电容功能的另一实施例示意图；
图10绘示锁相回路将切换电容回路滤波器使用于具相位噪声相消的分数式-N合成器的另一实施例示意图。
[元件标号说明]
100    频率合成器               320    电荷泵浦电路
110    相位频率检测器           330    切换电容回路滤波器
120    电荷泵浦电路             340    电压控制振荡器
130    回路滤波器               350    切换电容(SC)时钟产生器
140    电压控制振荡器           410    开关
210，220，230，240    脉冲       420    开关
300    电路                      430    运算放大器
310    相位频率检测器            500    切换电容回路滤波器
510，520，530及540    开关       930    切换电容回路滤波器
550    缓冲放大器                940    电压控制振荡器
600    切换电容回路滤波器        950    SC控制器
610、620、630及640    开关       960    SC时钟产生器
650    运算放大器                1000   分数式-N合成器
700    切换电容回路滤波器        1010   相位频率检测器
710、720、730、740、750、760、 1020     电荷泵浦(CP)电路
770及780    八个开关             1030   切换电容回路滤波器
790    缓冲放大器                1040   SC时钟产生器
800    切换电容回路滤波器        1050   电压控制振荡器(VCO)
810、820、830    三个开关        1060   多模除法器(MMD)
840    运算转导放大器            1070   三角积分调制器
900    频率合成器                1080   相位噪声估测电路
910    相位频率检测器            1090   数字模拟转换器
920    电荷泵浦电路
具体实施方式
在本说明书中，号码的标示说明被提供，多个装置、电路、元件及其方法，用以提供本发明的实施例的构思能够让人充分了解。本领域技术人员能清楚地明了，然而，在没有一个或多个实施详细说明下，本发明能被具体地实施。在其它的范例中，为人所熟知细节说明不会出现或描述，以避免会混淆本发明构思。
如图3所示，此图绘示根据本发明的信号产生电路的一实施例，如锁相回路的电路300的功能方块图。在此实施例中，相位频率检测器(PFD)310比较输入信号(如，参考时钟)与反馈信号(如，反馈时钟)。相位频率检测器310的输出信号可表示这两种信号之间的相位差异。在此描述的实施例中，相位频率检测器310的输出信号包含两种逻辑信号(向上(UP)及向下(DN)信号)。电荷泵浦电路(CP)320将此UP信号及DN信号转换至电流信号。此电荷泵浦电路320提供此电流信号至切换电容回路滤波器(switch-capacitor loopfilter，SCLF)330，其中此切换电容回路滤波器330将此电流信号转换为控制电压，以控制由电压控制振荡器340来具体实施的可变振荡器。此切换电容回路滤波器330根据由切换电容时钟产生器350所产生的多个时序信号而作动。此切换电容时钟产生器350根据由该参考时钟所提供时序参考而产生多个时序信号。因此，尽管DN脉冲与此参考时钟异步，但是用于可变振荡器(如电压控制振荡器)的控制电压与由切换电容电路所产生的参考时钟将同步。所以上述提及的非均匀取样问题将会减少。
而根据本发明，将会有多个实施例用以实施该切换电容回路滤波器330及该切换电容时钟产生器350。以下为本实施例介绍。
切换电容回路滤波器330的第一实施例揭示在图4中。此实施例中，切换电容回路滤波器包含第一开关410、取样电容CS、第二开关420、反馈电路及运算放大器430，其中，该反馈电路包含串联的电阻R及电容C。在图中可知，在电路方块示意图中的“接地”标号代表具固定DC电压的电路节点，不必然代表零电压值。此第一开关410是根据第一时序信号Φ1而运作，同时，此第二开关420是根据第二时序信号Φ2而运作。来自两相位非重迭时钟结构的两时序信号Φ1与Φ2是根据参考时钟而产生。此第一时序信号Φ1定义为“取样相位”，同时，此第二时序信号Φ2定义“转移相位”。在取样相位期间：Φ1为高逻辑电平；Φ2为低逻辑电平；且开关410呈打开状态，开关420呈关闭状态，以及来自电荷泵浦电路的电流信号被导通至取样电容CS及通过取样电容CS而进行积分。在转移相位期间：Φ1为低逻辑电平；Φ2为高逻辑电平；且开关410呈关闭状态，开关420呈打开状态，以及由取样电容CS所储存的电荷被移转至由反相放大器所形成的主动滤波器，其中，此反相放大器是由运算放大器430及含电阻R及电容C的反馈电路所建构。如图4的时序示意图所示，此第一时序信号Φ1是由大致上被集中在参考时钟的上升边缘的周围且具有略小于参考时钟周期的一半脉冲宽度的脉冲宽度的脉冲所组成。这意味着适当取样相位因为于稳态内的UP/DN脉冲大部分存在于此参考时钟的上升边缘的周围。而此第二时序信号Φ2是由多个被集中在参考时钟的下降边缘，且具有略小于参考时钟周期的脉冲宽度的一半的脉冲宽度的脉冲所组成。这意味者适当转移相位因为于稳态内几乎没有UP/DN脉冲存在于参考时钟的下降边缘的周围。此切换电容电路是根据本实施例需求而作处理，如达到基本稳态值，其值大约为此参考时钟周期的一半。
增加额外的电路元件能增进此回路滤波器的成效。举例来说，具有R-C电路的外加电容分流器(capacitor shunt)能被加入在此反馈路径中。同样地，第二组R-C电路能被增加至运算放大器的输出端及接地点之间。在此实施例中，第二组R-C电路的电阻及电容的节点的电压可作为用于电压控制振荡器的控制电压。
切换电容回路滤波器330的第二实施例揭露在图5中。在一实施例中，切换电容回路滤波器500包含取样电容CS、四个开关510，520，530及540、包含串联的电阻R及电容C的回路滤波器以及缓冲放大器550。此缓冲放大器具有非常高输入阻抗及非常低输出阻抗，且此缓冲放大器输出电压跟随自身的输入电压。缓冲放大器可用运算放大器来实现，此运算放大器具有“+”输入端、“-”输入端以及输出端，其中此“+”输入端被连接到是与此缓冲放大器的输入端，而输出端被连接到“-”输入端而且也被连接到此缓冲放大器的输出负载。此两开关510及530依据第一时序信号Φ1而工作。其余两开关520及540依据第二时序信号Φ2而工作。此两信号Φ1与Φ2形成依据参考时钟的两相位不重迭的时钟结构，如同在被图4中的时序图所绘示的第一实施例中的方式。在取样相位期间：Φ1为高逻辑电平；Φ2为低逻辑电平；且开关510及530呈打开状态；开关520及540呈关闭状态。因此，电荷泵浦(CP)的输出电流被连接到取样电容CS，且被取样电容CS积分。在转移相位期间：Φ1为低逻辑电平；Φ2为高逻辑电平；且该开关510及530呈关闭状态；开关520及540呈关闭状态。因此，取样电容CS的正端与电阻R的正端连接；取样电容CS的负端与缓冲放大器的输出端连接，而此缓冲放大器的输入端与电阻R的正端连接。因此，被储存在取样电容CS中的电荷会经由电阻R而被移转至电容C。根据本实施例的此切换电容电路需要在约略参考时钟周期的一半内确定。
增加额外的电路元件可增进回路滤波器的成效。举例来说，一外加电容或多个电容可被增加至电阻的正端及接地点之间。同样地，第二组R-C电路能被增加至电阻的负端R及接地点之间。在此实施例中，在第二组R-C电路的电容及电阻的节点的电压作为用于电压控制振荡器的控制电压。
请续参阅图5，此图显示另一实施例，其通过移除开关530及540，在没有改变时钟结构下，将取样电容CS的负端直接地连接至缓冲放大器550的输出端。请参阅图5，“电荷注入效应(charge injection)”的问题可能与切换电容电路有关联。在以下所揭示的实施例中，多种技术是通过适当地使用切换电容电路的时钟结构以减少电荷注入效应。举例来说，两种新的时钟，亦是Φ1N及Φ2N可分别取代用于控制开关530及540的Φ1及Φ2。这两种新的时钟为分别将Φ1及Φ2稍微地修正而产生，用以减少电荷注入效应。此时钟Φ1N的上升边缘稍微地领先时钟Φ1的上升边缘及时钟Φ1N的下降边缘稍微地落后时钟Φ1的下降边缘。同样地，时钟Φ2N的上升边缘稍微地领先时钟Φ2的上升边缘及时钟Φ2N的下降边缘稍微地落后时钟Φ2的下降边缘。“非重迭时钟”的原理仍符合时钟Φ1N及Φ2N之间。亦是，此新的时钟信号Φ1N及Φ2N的宽度分别长于时钟信号Φ1及Φ2的宽度。在一实施例中，新的时钟信号Φ1N及Φ2N的宽度皆小于但接近此参考时钟的一半周期。在一范例中，前述新时钟信号的宽度长于此参考时钟的40％周期的宽度。在一范例中，前述新时钟信号的宽度长于此参考时钟的45％周期的宽度。这些新的时钟信号的产生是符合时序关系，而此时序关系已为本领域技术人员所知悉，故在此不在撰述。
可选择的第三时钟相位，如“重置相位(reset phase)”，是由第三时序信号Φ3所定义，且不会与在图4内的第一实施例及图5内的第二实施例所实施的“取样相位”或“转移相位”重迭。此“重置相位”是在电荷转移尚未成功的过程中，如在取样电容内的电荷并没有完全在转移相位中被放电，用以重置取样电容CS上所储存的剩余电荷。在图4内所显示的第一实施例中，可选择的重置电路(未见于此图中)使用外加电路(根据第三信号Φ3而工作)以在重置相位期间，将此取样电容CS的正端连接到其负端。在图5内所显示的第二实施例中，可选择的重置电路(未见于此图中)使用外加电路(根据第三信号Φ3而工作)以在重置相位期间将取样电容CS的正端与负端连接起来，也就是将此电容短路。
于图4所揭示的第一实施例及在图5所揭示的第二实施例中，此切换电容电路需要在约略该参考时钟周期的一半内确定(settle)。假使某种情况下因技术困难度过高以致难以符合时序上的需求，本实施例可运用时间交错“time-interleaved”取样结构，是根据大致二者之一因素以减轻时序上的需求。在时间交错取样结构，将对此参考时钟在“偶周期”及“奇周期”之间进行交替及分别地处理前述周期。
请参阅图6，此图式绘示将“时间交错(time-interleaved)”取样技术运用至图4内的第一实施例。在此实施例，切换电容回路滤波器600包含四个开关610、620、630、640、两个取样电容CS e及CS o、反馈电路及运算放大器650，其中此反馈电路包含电阻R及其所串联的电容C。此第一开关610是根据第一时序信号Φ1e而工作。此第二开关620是根据第二时序信号Φ2e而工作。此第三开关630是根据第三时序信号Φ1o而工作。此第四开关640是根据第四时序信号Φ2o而工作。这些四个时序信号皆与参考时钟同步化。这些四个时序信号Φ1e，Φ2e，Φ1o及Φ2o定义交错取样-及-转移结构的四个相位。这四个相位分别是偶周期取样、偶周期转移、奇周期取样及奇周期转移。于偶周期取样相位期间，来自电荷泵浦电路的电流被连通及通过取样电容CS e而被积分。于偶周期转移相位期间，在取样电容CS e所储存的电荷被移转至主动滤波器。其中此主动滤波器包含运算放大器650及其所串联的R-C反馈电路。于奇周期取样相位期间，来自电荷泵浦电路的电流被连通及通过取样电容CS o而被积分。于奇周期转移相位期间，在取样电容CS e所储存的电荷被移转至主动回路滤波器，其中主动滤波器包含运算放大器650及其所串联的R-C反馈电路。一较佳实施例，而在“偶周期取样”及“偶周期转移”之间，或在“奇周期取样”及“奇周期转移”之间，或在“偶周期取样”及“奇周期转移”之间，或在“偶周期转移”及“奇周期转移”之间皆没有存相位重迭的问题。在图6显示四个相位时钟的时序示意图。
一种类似相同的技术能被应用在图5中的实施例。请参阅图7，将图5中的一实施例揭示的“时间交错”取样技术运用至图7。在图7的实施例中，切换电容回路滤波器700包含八个开关710、720、730、740、750、760、770及780，及两个取样电容CS e及CS o、缓冲放大器790以及包含串联R-C电路的回路滤波器。开关710及开关730依第一时序信号Φ1e而工作。开关720及开关740依第二时序信号Φ2e而工作。开关750及开关770依第三时序信号Φ1o而工作。开关760及开关780依第四时序信号Φ2o而工作。上述四个时序信号皆与参考时钟同步化。这些四个时钟Φ1e，Φ2e，Φ1o及Φ2o定义已交错取样-及-转移结构的四个相位：分别是偶周期取样、偶周期转移、奇周期取样及奇周期转移。于偶周期取样相位期间，来自电荷泵浦电路的电流被连通及通过第一取样电容CS e而被积分。于偶周期转移相位期间，在取样电容CS e所储存的电荷通过电阻R而被移转至电容C。于奇周期取样相位期间，来自电荷泵浦电路的电流被连通及通过第二取样电容CS o而被加总。于奇周期转移相位期间，在此第二取样电容CS o所储存的电荷通过电阻R而被移转至电容C。一较佳实施例中，在“偶周期取样”及“偶周期转移”之间，或在“奇周期取样”及“奇周期转移”之间，或在“偶周期取样”及“奇周期转移”之间，或在“偶周期转移”及“奇周期转移”之间皆没有存在相位重迭的问题。在图6内的此四个相位时钟的时序示意图被应用于此实施例中。
本领域技术人员可稍微地修正此时钟结构，即减少前述所提及的“电荷注入效应”的问题。举例来说，一种方式是将前述提及的四个新的时钟相位Φ1eN、Φ1oN、Φ2eN及Φ2oN分别取代用于控制开关730、770、740、及780的时钟相位Φ1e、Φ1o、Φ2e及Φ2o。时钟Φ1eN的上升边缘稍微地领先时钟Φ1e的上升边缘且时钟Φ1eN的下降边缘稍微地落后时钟Φ1e的下降边缘。相同类似的时关系应用至Φ1oN及Φ1o，Φ2eN及Φ2e，Φ2oN及Φ2o。
在图8所揭示切换电容回路滤波器330的第三实施例。在此实施例中，切换电容回路滤波器800包含三个开关810、820、830，取样电容CS，运算转导放大器(Operational Trans-conductance Amplifier，OTA)840及电阻R及其所串联的电容C。能将运算转导放大器840的输入电压转换为输出电流的运算转导放大器840有非常高的输入阻抗及有非常高的输出阻抗。此第一开关810依第一时序信号Φ1而工作。此第二开关820依第二时序信号Φ2而工作。此第三开关830依第三时序信号Φ3而工作。而来自三相非重迭时钟结构的三个信号Φ1、Φ2及Φ3亦相似于先前在第一实施例对应的“重置时钟”，其中三相非重迭时钟结构是根据参考时钟而来。第一时序信号Φ1定义“取样相位”。第二时序信号Φ2定义“转移相位”。第三时序信号Φ3定义“重置相位”。如图8所示，取样电容CS的负端及运算转导放大器840的反相输入端皆为接地端。在另一实施例中，取样电容CS的负端及运算转导放大器840的反相输入端皆被连接至固定DC电压端。于取样相位期间，Φ1为高逻辑电平；Φ2为低逻辑电平；Φ3为低逻辑电平；且开关810呈打开状态，开关820呈关闭状态；开关830呈关闭状态，以及来自电荷泵浦电路的电流信号被连通及通过取样电容CS而被加总。在转移相位期间：Φ1为低逻辑电平；Φ2为高逻辑电平；Φ3为低逻辑电平；且开关810呈关闭状态，开关820呈打开状态，开关830呈关闭状态，以及运算转导放大器840将跨越取样电容CS的电压转换为电流及驱动此电流至包含串联R-C电路的滤波器。于“重置相位”期间：Φ1为低逻辑电平；Φ2为低逻辑电平；Φ3为高逻辑电平；且开关810呈关闭状态，开关820呈关闭状态，开关830呈打开状态，以及所储存在取样电容CS(如接地端或负电压端)的电荷被放电。
在另一实施例中，根据时序信号Φ2而工作的可选择第四开关(未见于图式)可加入于运算转导放大器840的输出端及电阻R的正端之间。因而，当切换电容回路滤波器800不处于转移相位时，前述的电路配置可防止电容C产生漏电流现象。
仍请参阅图8，增加额外的电路元件可增进回路滤波器的成效。举例来说，外加电容分流器电路可被增加在反馈路径。同样地，第二组R-C电路能被增加至此运算转导放大器及接地点之间。在此实施例中，在第二组R-C电路的电阻及电容的节点的电压作为用于电压控制振荡器的控制电压。
前述实施例中提及的切换电容回路滤波器皆具有被集中在参考时钟的上升边缘的取样相位。这是因为在稳态时电流脉冲总是产生于参考时钟的上升边缘的周围。然而，锁相回路需要花费一些时间以进入稳态状况。根据本发明另一实施例，多相切换电容回路滤波器只有在稳态期间被致能。在转移相位期间，此切换电容电路被略过(bypass)而电荷泵浦(CP)的电流直接地通过至回路滤波器。举例来说，于图4内所揭示的第一实施例中，于瞬时期间，两相位时序信号Φ1e及Φ2e被迫处于高值。此举，将可有效地略过取样电容CS且使取样电容CS无效(由于运算放大器430的负反馈的效应，所以取样电容CS作为虚拟接地)及直接地将电荷泵浦的电流导通至主动滤波器，其中此主动滤波器包含被连接至配置成反相放大器的运算放大器430，而前述反相放大器包括电阻与该电阻所串联的电容C所组成的反馈电路。相类似的技术已在前述实施例所使用。
在图9的一实施例中，切换电容(SC)控制器950用以产生可致能该切换电容电路的致能信号SC_ENABLE。此SC控制器950接收参考时钟及根据参考信号而产生该致能信号SC_ENABLE。于瞬时期间，SC_ENABLE信号被设定为低，藉此禁能(disable)切换电容回路滤波器的切换电容功能，且直接地将电荷泵浦的电流导通至在切换电容回路滤波器内的回路滤波器。于稳态期间，SC_ENABLE信号被设定为高，藉此致能切换电容回路滤波器的切换电容的功能。在一实施例中，于已预定的时间内SC_ENABLE信号是被初始设定为低，之后，设为高。在一实施例中，使用适当的重置计数器且此SC_ENABLE信号被设定为低直到计数器输出信号在重置后达到已预定值。
如在图10内的一实施例，切换电容回路滤波器是应用于具相位噪声相消的分数式-N合成器(fractional-N synthesizer)。此分数式-N合成器1000包含相位频率检测器1010，此相位频率检测器1010接收参考时钟及反馈时钟及产生如UP信号及DN信号此些用于表示两种时钟之间的相位差异的逻辑信号；电荷泵浦电路1020，其将此些逻辑信号转换为第一电流信号；切换电容回路滤波器1030，其接收及处理第一电流信号及第二电流信号以产生输出电压；SC时钟产生器1040，其根据参考时钟而工作，用于产生多个时序信号以控制切换电容回路滤器1030；电压控制振荡器1050，其接收来自切换电容回路滤器1030的输出电压以及根据接收的电压而产生输出时钟；多模除法器(multi-modulus divider，MMD)1060，其接收输出时钟及除降此输出时钟至反馈时钟；三角积分调制器1070，其根据反馈时钟而运作。此三角积分调制器1070接收分数数字α及将此分数数字α调制至连续整数字以提供该多模除法器1060来控制多模除法器1060的除数值；相位噪声估测电路1080，其对此分数数字α及三角积分调制器1070的输出值进行处理以产生相位噪声的估测值；数字模拟转换器1090，其根据反馈时钟而工作，以将此相位噪声估测值转换成第二电流信号。电荷泵浦电路1020及数字模拟转换器1090皆具有非常高的输出阻抗。结果，两者的电流输出值通过直接连接自身的输出节点而被加总。在执行三角积分调制及对此相位噪声进行估测的方法已是本领域技术人员所知悉，故在此不在赘述。举例来说，前述所提及的技术内容已由作者Pamarti et al所撰写的文章标题“A wideband 2.4-GHz delta-sigmafractional-N PLL with 1-Mb/s in-loop modulator”及在January 2004 issueof the IEEE Journal of Solid-State Circuits出现。此切换电容回路滤器1030根据前述所提及的实施例可被实施。
一实施例，图10的数字模拟转换器1090需要在脉冲模式下运作，其输出电流只有在切换电容回路滤波器1030在进行取样相位期间才被开启。在稳态中，此反馈时钟在追踪此参考时钟有良好的成效，即使数字模拟转换器1090根据参考时钟运作，其时序需求亦可符合。在另一实施例中，计数器用以指出锁相回路已处于稳态。在另一实施例中，切换电容回路滤波器1030的切换电容功能只有在稳态期间被开启。在另一实施例中，此相位噪声估测电路1080及数字模拟转换器1090只有在稳态期间被致能。
本发明所标示的某些元件如开关，是用以运作于电性连接或是不连接其它元件。开关的一实施样态包含至少一个晶体管。此些晶体管具有运作速度，即切换速度，而切换速度为该切换电容电路的运作参数的一部分。
以上所述是利用较佳实施例详细说明本发明，而非限制本发明的范围。本领域技术人员皆能明了，适当而作些微的改变及调整，仍将不失本发明的要义所在，亦不脱离本发明的精神和范围。

Claims (22)

1.一种信号产生方法，该方法包含：
接收参考信号及反馈信号；
检测该参考信号及该反馈信号间的相位差异；
依据该相位差异产生电流信号；
使用切换电容电路来处理该电流信号，其中，该切换电容电路包含取样电容、负载电容及多个开关；
使用该切换电容电路的输出信号，以控制可变振荡器；
使用该可变振荡器的输出信号，以产生该反馈信号；
根据该参考信号以产生多个时序信号；以及
使用该多个时序信号，以控制该切换电容电路的该多个开关。
2.根据权利要求1所述的方法，其中该多个时序信号包含用以定义取样相位的第一时序信号及用以定义电荷转移相位的第二时序信号。
3.根据权利要求2所述的方法，其中该取样相位及电荷转移相位为非重迭。
4.根据权利要求2所述的方法，其中该取样相位几乎被集中至该参考信号的第一边缘。
5.根据权利要求4所述的方法，其中该电荷转移相位几乎被集中至该参考信号的第二边缘。
6.根据权利要求2所述的方法，其中该多个时序信号还包含用以定义重置相位的第三时序信号，该第三时序信号用以重置该取样电容上所储存的电荷。
7.根据权利要求1所述的方法，其中使用该多个时序信号以控制该些开关的步骤包含：于取样相位期间，允许该取样电容积分该电流信号，及于电荷转移相位期间，允许在该取样电容所储存的电荷被移转至该负载电容。
8.根据权利要求1所述的方法，其中产生多个时序信号的步骤包含产生的第一时序信号、第二时序信号、第三时序信号及第四时序信号，其中该第一时序信号不会与该第二时序信号重迭，该第一时序信号不会与该第三时序信号重迭，该第二时序信号不会与该第四时序信号重迭，以及该第三时序信号不会与该第四时序信号重迭。
9.根据权利要求8所述的方法，其中该参考信号为时钟信号，其在偶周期及奇周期之间进行交替；该第一时序信号几乎被集中在该参考信号的该偶周期的边缘；以及该第三时序信号几乎被集中在该参考信号的该奇周期的边缘。
10.根据权利要求1所述的方法，其中产生该多个时序信号的步骤包含产生逻辑信号，其中该逻辑信号是设定为第一值以在初始化时期禁能该切换电容电路功能，而该逻辑信号设定为第二值来致能该切换电容电路功能。
11.根据权利要求1所述的方法，其中产生该反馈信号的步骤还包含使用除法器以进行除降该可变振荡器的输出信号。
12.根据权利要求11所述的方法，其中该除法器是多模除法器。
13.一种信号产生电路包含：
相位检测器，用于接收参考时钟及反馈时钟，以及用于产生多个逻辑信号以表示该参考时钟及该反馈时钟之间的相位差异；
电荷泵浦电路，用于将该多个逻辑信号转换为电流信号；
切换电容电路，其包含第一取样电容、负载电容及分别由多个周期性控制信号所控制的多个开关，该切换电容电路将该电流信号转换为电压信号；
可变振荡器，是由该电压信号所控制，用于产生输出时钟，其中该反馈时钟是与该输出时钟相对应；以及
控制产生器，根据由该参考时钟，以产生该多个周期性控制信号。
14.根据权利要求13所述的信号产生电路，其中该多个周期性控制信号的周期是相同于与该参考时钟的周期。
15.根据权利要求14所述的信号产生电路，其中该多个周期性控制信号包含具有第一时序的第一控制信号及具有第二时序的第二控制信号。
16.根据权利要求15所述的信号产生电路，其中该第一时序几乎被集中至该参考时钟的第一边缘，及该第二时序几乎被集中至该参考时钟的第二边缘。
17.根据权利要求13所述的信号产生电路，其中该多个周期性控制信号包含具有第一时序的第一控制信号，具有第二时序的第二控制信号，具有第三时序的第三控制信号，及具有第四时序的第四控制信号。
18.根据权利要求17所述的信号产生电路，其中该第一时序及该第三时序的周期实质上二倍于该参考时钟的周期且其工作周期接近于几乎25％。
19.根据权利要求17所述的信号产生电路，其中该第二时序及该第四时序的周期实质上二倍于该参考时钟的周期且其工作周期接近于50％。
20.根据权利要求13所述的信号产生电路，其中该多个周期性控制信号包含具有第一时序的第一控制信号，及具有第二时序的第二控制信号。
21.根据权利要求20所述的信号产生电路，其中在该第一时序上该取样电容将该电流信号积分，以及在该第二时序上该取样电容将电荷转移到该负载电容。
22.根据权利要求13所述的信号产生电路，还包含：
反馈电路，用于接收该输出时钟并提供该反馈时钟予该相位检测器；
其中该反馈电路包含：
多模除法器，将该输出时钟除降至该反馈时钟；
三角积分调制器，根据该反馈时钟而运作，该调制器用于接收分数数字及将该分数数字调制成连续整数数字，且该连续整数数字被连续地使用以控制该多模除法器的除数值；
相位噪声估测电路，使用该连续整数数字作为该除数值的该分数数字，以产生相位噪声的估测值；以及
数字模拟转换器，用于将该相位噪声估测值转换为第二电流信号，其中，该第二电流信号与该电流信号加总后输入到该切换电容电路。
CN200610163626XA 2005-12-01 2006-12-01 用于信号产生电路的切换电容回路滤波器 Active CN1992527B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US74111905P 2005-12-01 2005-12-01
US60/741,119 2005-12-01

Publications (2)

Publication Number Publication Date
CN1992527A true CN1992527A (zh) 2007-07-04
CN1992527B CN1992527B (zh) 2011-06-01

Family

ID=38214517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610163626XA Active CN1992527B (zh) 2005-12-01 2006-12-01 用于信号产生电路的切换电容回路滤波器

Country Status (3)

Country Link
US (1) US7629854B2 (zh)
CN (1) CN1992527B (zh)
TW (1) TWI337809B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101841330B (zh) * 2009-03-20 2012-09-05 南亚科技股份有限公司 相位检测模块以及相关的相位检测方法
CN107809240A (zh) * 2016-09-08 2018-03-16 中芯国际集成电路制造(上海)有限公司 用于锁相环电路的环路滤波器及锁相环电路

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7634038B1 (en) * 2006-01-24 2009-12-15 Cadence Design Systems, Inc. Wideband phase-locked loop with adaptive frequency response that tracks a reference
JP2008035451A (ja) * 2006-08-01 2008-02-14 Niigata Seimitsu Kk 周波数シンセサイザおよびこれに用いるループフィルタ
US7916824B2 (en) * 2006-08-18 2011-03-29 Texas Instruments Incorporated Loop bandwidth enhancement technique for a digital PLL and a HF divider that enables this technique
CN102193607B (zh) * 2010-03-11 2013-12-11 鸿富锦精密工业（深圳）有限公司 供电电路
TWI447569B (zh) * 2010-03-17 2014-08-01 Hon Hai Prec Ind Co Ltd 供電電路
US8599985B2 (en) * 2011-04-05 2013-12-03 Intel IP Corporation System and method for reducing lock acquisition time of a phase-locked loop
TWI465046B (zh) * 2011-04-07 2014-12-11 Etron Technology Inc 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法
US9197225B2 (en) 2011-10-05 2015-11-24 International Business Machines Corporation Control voltage mirror circuit
JP5811937B2 (ja) * 2012-04-16 2015-11-11 株式会社ソシオネクスト Ｐｌｌ回路
US8558728B1 (en) * 2012-07-27 2013-10-15 Dust Networks, Inc. Phase noise tolerant sampling
JP5776657B2 (ja) * 2012-09-18 2015-09-09 株式会社デンソー 受信回路
US9130575B2 (en) * 2013-03-14 2015-09-08 Samsung Electronics Co., Ltd. Communication system with charge pump mechanism and method of operation thereof
US9024684B2 (en) * 2013-03-15 2015-05-05 Qualcomm Incorporated Area-efficient PLL with a low-noise low-power loop filter
US9660797B2 (en) 2013-03-21 2017-05-23 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for implementing clock holdover
TWI512714B (zh) * 2013-08-19 2015-12-11 Sitronix Technology Corp A power supply circuit of a display device
CN105814797B (zh) * 2014-08-01 2019-03-22 联发科技股份有限公司 开关电容回路滤波器
JP6503671B2 (ja) * 2014-09-26 2019-04-24 セイコーエプソン株式会社 Ｐｌｌ回路、集積回路装置、電子機器及び移動体
US9906227B2 (en) * 2015-08-13 2018-02-27 Maxlinear, Inc. Method and system for a sampled loop filter in a phase locked loop (PLL)
US9806724B1 (en) 2016-09-22 2017-10-31 Qualcomm Incorporated Switched-capacitor circuits in a PLL
TWI641229B (zh) * 2018-02-26 2018-11-11 國立交通大學 電荷泵電路及鎖相迴路系統
JP7336270B2 (ja) * 2019-06-12 2023-08-31 ローム株式会社 電源回路および集積回路
US11431345B2 (en) * 2019-12-03 2022-08-30 Cirrus Logic, Inc. Data conversion

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4329599A (en) * 1980-05-29 1982-05-11 American Microsystems, Inc. Switched-capacitor cosine filter
US4344050A (en) * 1980-09-22 1982-08-10 American Microsystems, Inc. Dual channel digitally switched capacitor filter
US4375625A (en) * 1981-05-21 1983-03-01 Gte Automatic Electric Laboratories, Inc. Switched-capacitor source resistor simulation circuit
JPS5839109A (ja) * 1981-09-01 1983-03-07 Toshiba Corp 低域通過フィルタ
US4446438A (en) * 1981-10-26 1984-05-01 Gte Automatic Electric Incorporated Switched capacitor n-path filter
GB2260833A (en) * 1991-10-22 1993-04-28 Burr Brown Corp Reference voltage circuit allowing fast power-up
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
US7459964B2 (en) * 2004-03-26 2008-12-02 Panasonic Corporation Switched capacitor filter and feedback system
EP1583221A1 (en) * 2004-03-31 2005-10-05 NEC Compound Semiconductor Devices, Ltd. PLL frequency synthesizer circuit and frequency tuning method thereof
US7019571B2 (en) * 2004-03-31 2006-03-28 Silicon Laboratories, Inc. Frequency synthesizer for a wireless communication system
CN1310430C (zh) * 2004-07-01 2007-04-11 威盛电子股份有限公司 锁相环电路
US7145400B2 (en) * 2004-12-02 2006-12-05 Ceva Services Limited Phase locked loop with a switch capacitor resistor in the loop filter
JP2006295343A (ja) * 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd スイッチトキャパシタフィルタ及びフィードバックシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101841330B (zh) * 2009-03-20 2012-09-05 南亚科技股份有限公司 相位检测模块以及相关的相位检测方法
CN107809240A (zh) * 2016-09-08 2018-03-16 中芯国际集成电路制造(上海)有限公司 用于锁相环电路的环路滤波器及锁相环电路

Also Published As

Publication number Publication date
US20070126514A1 (en) 2007-06-07
TW200723702A (en) 2007-06-16
TWI337809B (en) 2011-02-21
CN1992527B (zh) 2011-06-01
US7629854B2 (en) 2009-12-08

Similar Documents

Publication Publication Date Title
CN1992527A (zh) 用于信号产生电路的切换电容回路滤波器
CN1890881A (zh) △－σ型分数分频pll频率合成器
JP5811937B2 (ja) Ｐｌｌ回路
US8008955B2 (en) Semiconductor device
CN1768479A (zh) 用于抖动补偿的方法和系统
CN1202042A (zh) 环路状态受控的多频带锁相环频率合成器
CN1172444C (zh) 具有两个反馈环路的时钟倍增器
EP1164701B1 (en) Fractional-N-PLL frequency synthesizer and phase error canceling method therefor
CN1945974A (zh) 半导体装置、扩频时钟发生器及其方法
CN101141129B (zh) 电压控制振荡器电路
CN1728557A (zh) 用于产生时钟信号的方法和装置
JP2006295343A (ja) スイッチトキャパシタフィルタ及びフィードバックシステム
EP2591554A1 (en) Delta- sigma fractional - n frequency synthesizer with binary-weighted digital -to -analog differentiators for canceling quantization noise
CN105024693A (zh) 一种低杂散锁相环频率综合器电路
EP1458099B1 (en) A phase-locked loop circuit with switched-capacitor conditioning of the control current
CN1745518A (zh) 包括可变延迟和离散延迟的锁相环
WO2012173573A1 (en) Frequency shift keying transmitter
CN213906647U (zh) 基于脉宽扩展单元的n倍脉宽扩展电路及其锁相环
JP5792557B2 (ja) 周波数シンセサイザ
JPH1032486A (ja) 分数分周器及びｐｌｌ回路
KR101344893B1 (ko) 가변적인 이득을 갖는 전압제어 발진기를 포함하는 위상 동기 루프 회로
JP2018113501A (ja) 電圧制御発振回路及び電圧制御発振回路の制御方法
Sumi et al. Fast settling PLL frequency synthesizer utilizing the frequency detector method speedup circuit
Ye et al. Noise reduction in fractional-N frequency synthesizers with multiphase VCO
Miletic et al. Bandwidth Expansion in Sigma-Delta PLLs Using Multiphase VCOs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant