JP5792557B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP5792557B2 JP5792557B2 JP2011177834A JP2011177834A JP5792557B2 JP 5792557 B2 JP5792557 B2 JP 5792557B2 JP 2011177834 A JP2011177834 A JP 2011177834A JP 2011177834 A JP2011177834 A JP 2011177834A JP 5792557 B2 JP5792557 B2 JP 5792557B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- frequency
- phase
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
ただし、
N(n):n番目の実質的なFB分周数
N.F:目標逓倍数(図2では、4.2)
k:等差級数のk番目
RoundDown:切り捨て(8相の場合は0.125刻み)
[ ]内の1項:FB累積分周数の目標値
[ ]内の2項:FB累積分周数の実際値
である。
n=1では、RoundDown[4.2−0]=RoundDown[4.2]=4.125
n=2では、RoundDown[8.4−4.125]=RoundDown[4.275]=4.25
n=3では、RoundDown[12.6−8.375]=RoundDown[4.225]=4.125
・
・
となる。
Claims (1)
- 基準クロック信号と帰還クロック信号の位相を比較する位相比較器と、該位相比較器の出力信号から高周波成分を除去するローパスフィルタと、該ローパスフィルタから出力する電圧信号に応じた周波数のクロック信号を生成する電圧制御発振器と、該電圧制御発振器の出力クロック信号を小数点分周して前記帰還クロック信号を生成する帰還回路とを備え、前記基準クロック信号と前記帰還クロック信号との位相差が零となるように前記電圧制御発振器の周波数が制御される周波数シンセサイザであって、
前記帰還回路は、前記電圧制御発振器の出力クロック信号を分周する可変分周器と、前記電圧制御発振器の出力クロック信号の1周期を等分して位相をずらせた多相クロック信号から1つの位相のクロック信号を選択する選択回路と、該選択回路で選択した特定の位相のクロック信号により前記可変分周器のクロック信号をリタイミングするリタイミング回路と、前記可変分周器での分周数を設定するとともに前記選択回路でのクロック信号の選択を制御する分周数切替器とを備え、
前記分周数切替器が、前記可変分周器での分周数の設定切替を繰り返して行うとともに、この設定切替の周期内に前記選択回路でのクロック信号の選択切替を繰り返すことで、前記帰還回路における前記小数点分周が実施され、
前記小数点分周の値は、目標とする小数点分周の値のうちの整数数と一致し又は該整数数に1を足した分周数を前記分周数切替器が前記可変分周器に設定し、該可変分周器での設定切替の周期毎に、前記分周数切替器が前記選択回路で選択される特定位相のクロック信号を切り替えることにより、前記リタイミング回路から出力する帰還クロック信号の複数周期の平均値として得られるようにし、
前記可変分周器に設定する前記分周数と前記選択回路による特定位相のクロック信号の選択の組み合わせを、目標とする小数点分周の値と前回得られた小数点分周の値との差分に応じて、切り替えることを特徴とする周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011177834A JP5792557B2 (ja) | 2011-08-16 | 2011-08-16 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011177834A JP5792557B2 (ja) | 2011-08-16 | 2011-08-16 | 周波数シンセサイザ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013042358A JP2013042358A (ja) | 2013-02-28 |
JP2013042358A5 JP2013042358A5 (ja) | 2014-08-14 |
JP5792557B2 true JP5792557B2 (ja) | 2015-10-14 |
Family
ID=47890335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011177834A Expired - Fee Related JP5792557B2 (ja) | 2011-08-16 | 2011-08-16 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5792557B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7501375B2 (ja) | 2019-02-15 | 2024-06-18 | 株式会社ソシオネクスト | 位相同期回路 |
CN110324040A (zh) * | 2019-05-06 | 2019-10-11 | 杭州阿姆科技有限公司 | 一种时钟频率调整的方法及装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2709624B1 (fr) * | 1993-08-31 | 1995-11-17 | Sgs Thomson Microelectronics | Synthétiseur de fréquence. |
US6064272A (en) * | 1998-07-01 | 2000-05-16 | Conexant Systems, Inc. | Phase interpolated fractional-N frequency synthesizer with on-chip tuning |
DE19840241C1 (de) * | 1998-09-03 | 2000-03-23 | Siemens Ag | Digitaler PLL (Phase Locked Loop)-Frequenzsynthesizer |
US20030198311A1 (en) * | 2002-04-19 | 2003-10-23 | Wireless Interface Technologies, Inc. | Fractional-N frequency synthesizer and method |
US7356111B1 (en) * | 2003-01-14 | 2008-04-08 | Advanced Micro Devices, Inc. | Apparatus and method for fractional frequency division using multi-phase output VCO |
US7356312B2 (en) * | 2004-03-05 | 2008-04-08 | Telefonaktiebolaget Lm Ericsson (Publ) | Fractional frequency synthesizer |
JP2006148840A (ja) * | 2004-11-25 | 2006-06-08 | Renesas Technology Corp | 半導体集積回路およびクロック生成用電子部品 |
US20060132200A1 (en) * | 2004-12-22 | 2006-06-22 | Markus Dietl | Fractional-N divider, fractional-N phase locked loop and method of dividing a frequency f of an output signal by N, wherein N is a non-integer |
US7283010B2 (en) * | 2005-10-20 | 2007-10-16 | Honeywell International Inc. | Power supply compensated voltage and current supply |
US20070285176A1 (en) * | 2006-03-21 | 2007-12-13 | Leadis Technology, Inc. | Phase-Slipping Phase-Locked Loop |
JP5044434B2 (ja) * | 2008-02-14 | 2012-10-10 | 株式会社東芝 | 位相同期回路及びこれを用いた受信機 |
JP2011130518A (ja) * | 2009-12-15 | 2011-06-30 | New Japan Radio Co Ltd | チャージポンプ回路 |
US8278982B2 (en) * | 2009-12-29 | 2012-10-02 | Analog Devices, Inc. | Low noise fractional divider using a multiphase oscillator |
-
2011
- 2011-08-16 JP JP2011177834A patent/JP5792557B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013042358A (ja) | 2013-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1992527B (zh) | 用于信号产生电路的切换电容回路滤波器 | |
KR100712527B1 (ko) | 지터를 감소시킨 분산 스펙트럼 클럭 발생기 | |
JP5799536B2 (ja) | フラクショナルpll回路 | |
US8085101B2 (en) | Spread spectrum clock generation device | |
JP5672092B2 (ja) | スペクトラム拡散クロック発生回路 | |
US6919744B2 (en) | Spectrum profile control for a PLL and the like | |
US8008955B2 (en) | Semiconductor device | |
JP2011107750A (ja) | 半導体集積回路装置 | |
JP2012528526A (ja) | 多相発振器を有する位相ロックループ | |
WO2010097846A1 (ja) | 位相調整回路 | |
JP2010035015A (ja) | Pll回路、並びに通信装置及びその折り返し試験方法 | |
Sotiriadis et al. | Direct all-digital frequency synthesis techniques, spurs suppression, and deterministic jitter correction | |
US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
JP7324013B2 (ja) | 分数分周器および周波数シンセサイザ | |
EP2571165B1 (en) | Accumulator type fractional-n pll synthesizer and control method thereof | |
JPWO2007091516A1 (ja) | フラクショナル−n方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 | |
JPH04356804A (ja) | デジタル信号合成方法及び装置 | |
JP5792557B2 (ja) | 周波数シンセサイザ | |
WO2020012557A1 (ja) | 位相同期回路 | |
KR100360995B1 (ko) | 위상 동기 루프 회로 및 위상 동기 루프 회로에서의주파수 변조 방법 | |
JP2004032586A (ja) | 逓倍pll回路 | |
KR100972818B1 (ko) | 디엘엘 기반의 분수체배 주파수 합성 장치 및 방법 | |
JP4666670B2 (ja) | 通信装置及びその折り返し試験方法 | |
JP4392949B2 (ja) | 周波数シンセサイザ | |
JP2000341100A (ja) | 多相クロック信号発生回路、移相クロック信号発生回路及び逓倍クロック信号発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130430 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140702 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5792557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |