JP2012528526A - 多相発振器を有する位相ロックループ - Google Patents

Abstract

位相ロックループが複数のデジタル入力を有する多相発振器を利用する。時間に関して互いにオフセットされた複数のＤＱフリップフロップが、複数の制御信号を生成して、発振器から制御位相情報をデジタル形式で取り出す。発振器における任意の２つのデジタル入力間に接続されたＤＱフリップフロップが、進行波の方向を判定する。その方向と位相情報とにより、ルックアップテーブルがアドレス指定され、発振器の現時点のフラクショナル位相が判定される。発振器周波数を低減するために、Ｎ分周回路が用いられる。発振器に関する全位相表示信号が、現時点のフラクショナル位相を用いて判定される。この全位相を基準位相と比較して、発振器に対する修正を行うための制御信号を生成する。フィードフォワード経路において、分周器が、発振器からの高周波信号をより低い所望の周波数に分割し、それにより位相分解能を向上させる。
【選択図】図１

Description

本発明は、位相ロックループに関し、特に、多相発振器を用いた位相ロックループに関する。

位相ロックループにおける位相判定に関する先行技術は、多くの場合、困難で、資源消費型であり、充分に正確ではない。Ｓｔａｓｚｅｗｓｋｉら（米国特許第６，３２６，８５１号）が開示しているそのような先行技術システムでは、２．４ＧＨｚの電圧制御発振器からのクロック信号を一連のインバータに通すことで、デジタルフラクショナル位相を判定する。各インバータは、直前のインバータからわずかに遅れてクロックパルスを生成する。そして、その結果生じる互いにずれたクロック位相を、基準クロックを用いてサンプリングする。このインバータの遅れは、工程変動および温度変動の影響を受けやすく、また、技術の現状では、２０ｐｓの時間分解能に制限される。位相分解能は時間分解能に依存するため、位相分解能もまた制限される。

米国特許第６３２６８５１号明細書

より正確な位相分解能を有する位相ロックループに対する必要性は未だ満たされていない。

本発明の位相ロックループは、複数のデジタル入力を有する回転進行波発振器（ＲＴＷＯ）などの多相発振器を含むが、上記デジタル入力をクロックするために、１つのＤＱフリップフロップの代わりに複数のＤＱフリップフロップが用いられる。上記複数のＤＱフリップフロップは、時間に関して互いにオフセットされており、上記発振器を駆動して複数の多相信号を生成させる。上記複数のＤＱフリップフロップは、進行波のゼロクロス時に、上記発振器内の上記複数のデジタル入力を作動させ、それにより上記発振器からの位相信号における摂動を除去する。上記発振器に接続されたＤＱフリップフロップが、上記進行波の進行方向（時計回りまたは反時計回り）を判定する。上記発振器からの多相信号と上記進行波の方向とによってアドレス指定されるルックアップテーブルにより、上記発振器の現時点のフラクショナル位相が判定される。上記発振器では、より高いリング発振周波数が可能となり、それにより位相分解能が著しく向上する。この向上した位相分解能を、上記位相ロックループのフィードバック経路においてデジタル形式に変換することで、位相量子化ノイズを低減すると同時に、これまで可能であったものよりはるかに精密な位相分解能が実現される。フィードフォワード経路においては、分周器が、上記発振器の出力信号を所望の周波数に分割して、送信された信号における位相分解能を向上させる。

図全体を通じて同じ構成要素には同じ参照符号を付して示した添付の図面と共に、以下の記述を考慮することで、本発明の正確な性質、ならびに本発明の目的および利点が容易に明らかになるであろう。

本発明に係る位相ロックループのブロック図 図１の実施形態におけるクロック信号を示すパルスシーケンス 回転進行波発振器の概略図である。 図３の回転進行波発振器に用いられる可変キャパシタ回路の概略図 回転進行波発振器の位相信号のグラフである。 回転進行波発振器からの複数の位相信号を表す複数のパルスシーケンス 本発明に係る回転進行波発振器における異なる地点での進行波を示す一連の波形 従来の単一ＤＱフリップフロップ式回転進行波発振器 先行技術の回転進行波発振器における異なる地点での進行波を示す一連の波形 ＤＱフリップフロップの概略図 図１０のＤＱフリップフロップに関するパルスシーケンス 図１０のＤＱフリップフロップに関するパルスシーケンス 図１の実施形態にて用いられるルックアップテーブル 図１の実施形態にて用いられるルックアップテーブル 図１の実施形態における複数のパルスシーケンス 位相ロックループのブロック図 動作中の本発明の位相ロックループの時間に対する周波数チャート

図１は、本発明に係る位相ロックループを示している。位相検出器１１は、基準位相信号４１と、全位相信号４３と、クロック信号４５とを受信する。基準位相信号４１は、位相をロックさせるべきキャリア周波数を表す。位相検出器１１は、クロック信号４５を受信すると、基準位相信号４１を全位相信号４３と比較し、基準位相信号４１と全位相信号４３の位相差に対応する制御信号４７を生成する。理想的には、この位相差はゼロである。

フィルタ１３は、位相検出器１１から制御信号４７を受信し、制御信号４７を平均化して、ろ波された制御信号４９を生成する。ΔΣ変調器１５は、ろ波された制御信号４９を受信し、ろ波された制御信号４９に対してノイズシェーピング機能を果たす。ΔΣ変調器１５は、ろ波された制御信号４９をオーバーサンプリングして、ろ波された制御信号４９内のあらゆるノイズをより高い周波数領域へと押しやり、ノイズシェーピングされた、すなわち、ろ波された信号５１を生成する。ΔΣ変調器１５を用いるが、他の種類のノイズ抑制フィルタを用い得ると考えられる。

シリアル−パラレル変換器１７は、信号５１を４つの個別の信号５３、５５、５７、および５９に分割し、クロック速度を落とす。例えば、シリアル−パラレル変換器１７が受信した信号５１のクロック周波数が４００ＭＨｚであったとすると、４つの信号５３、５５、５７、および５９はそれぞれ、４００ＭＨｚの４分の１、すなわち１００ＭＨｚのクロック周波数を有することになる。

４つの信号５３、５５、５７、および５９は、それぞれ、ＤＱフリップフロップ１９、２１、２３、および２５に送信される。シリアル−パラレル変換器１７は、高周波信号５１を、４つのより周波数の低い信号５３、５５、５７、および５９に分割するものとして示しているが、このシリアル−パラレル変換器１７は、高周波信号５１を、任意の適当な数のより周波数の低い信号に分割し得る。

ＤＱフリップフロップ１９、２１、２３、および２５は、それぞれ、信号５３、５５、５７、および５９を受信すると共に、クロック信号６１、６３、６５、および６７を受信し、制御信号６９、７１、７３、および７５を生成する。制御信号６９、７１、７３、および７５は、クロック信号６１、６３、６５、および６７に応じて、互いに位相がずれている。

図２は、クロック信号６１、６３、６５、および６７を示している。クロック信号６１に対応する周波数クロック（ｆクロック１）、クロック信号６３に対応する周波数クロック（ｆクロック２）、クロック信号６５に対応する周波数クロック（ｆクロック３）、およびクロック信号６７に対応する周波数クロック（ｆクロック４）である。クロック信号６１、６３、６５、および６７はそれぞれ、多相発振器２７内のデジタル入力により生成されてもよく、この多相発振器２７は図示したような回転進行波発振器であるか、またはその同等物であり得る。クロック信号６１、６３、６５、および６７は、それぞれ異なる一定量だけ互いに位相がずれている。ＤＱフリップフロップ１９、２１、２３、および２５によってそれぞれ生成された制御信号６９、７１、７３、および７５は、多相発振器２７における各種デジタル入力に送信される。より具体的には、多相発振器２７にて用いられるキャパシタ制御回路（図３、４）に送信される。

図３において、多相発振器２７は、８つのデジタル入力９９、１０１、１０３、１０５、１０７、１０９、１１１、および１１３を通ってループを循環する進行波１２３を発している。時計回り方向に循環する進行波１２３を示しているが、進行波１２３は反時計回り方向にも循環し得る。４つのクロック信号６１、６３、６５、および６７は、上記８つのデジタル入力９９、 １０１、１０３、１０５、１０７、１０９、１１１、および１１３のうち４つのデジタル入力からの信号である。例えば、クロック信号６１はデジタル入力９９からの、クロック信号６３はデジタル入力１０３からの、クロック信号６５はデジタル入力１０７からの、そしてクロック信号６７はデジタル入力１１１からの信号であり得る。

進行波１２３がループを循環すると、多相発振器２７のループ内の各デジタル入力が位相信号を生成する。進行波がループを１周し終えることは、１８０°の位相変化を意味する。２周し終えることは、３６０°の位相変化を意味する。例えば、進行波上のある点が、あるデジタル入力を１回目に通過する際に、このデジタル入力が“１”を出力する場合、進行波上の同一の点が２回目にこのデジタル入力を通過する際には、このデジタル入力は“０”を出力することになる。本発明の多相発振器２７の発振１４１を図５に示す。各デジタル入力からのパルス出力Ｐ（１）９９、Ｐ（２）１０１、Ｐ（３）１０３、Ｐ（４）１０５、Ｐ（５）１０７、Ｐ（６）１０９、Ｐ（７）１１１、およびＰ（８）１１３を図６に示す。各デジタル入力からの位相信号は、互いに位相がずれている。

可変キャパシタ回路１１５、１１７、１１９、および１２１が、多相発振器２７に接続されている（図３）。可変キャパシタ回路１１５、１１７、１１９、および１２１は、それぞれ、低周波数ＤＱフリップフロップ１９、２１、２３、および２５から制御信号６９、７１、７３、および７５を受信する。図４に示すように、可変キャパシタ回路１１５、１１７、１１９、および１２１はそれぞれ、第１のインバータ１２４と、第２のインバータ１２５と、可変キャパシタ１２７とを含み、この可変キャパシタ１２７は並列に接続された複数の小さな可変容量ダイオードからなる。制御信号６９、７１、７３、および７５は、可変キャパシタ回路１１５、１１７、１１９、および１２１のそれぞれの可変容量ダイオードをトリガする。制御信号６９、７１、７３、および７５は可変容量ダイオードをオン／オフし、多相発振器２７の発振周波数を制御する。

図７において、Ｐ（１）、Ｐ（３）、Ｐ（５）、およびＰ（７）にそれぞれ対応する波形で示すように、制御信号６９、７１、７３、および７５（図１）を利用することで、可変キャパシタ回路１１５、１１７、１１９、および１２１（図３）のスイッチングのタイミングを、進行波のゼロクロス１４２、１４４、１４６、および１４８と一致するように選択することができる。このようにキャパシタのスイッチングのタイミングを調節することで、先行技術装置において見られるキャパシタのスイッチングによる摂動を除去することができる。

先行技術である従来の単一ＤＱフリップフロップ式デジタル制御発振器を図８に示す。この発振器は、ΔΣ変調器１４３と、単一のＤＱフリップフロップ１４５と、ＲＴＷＯ１４７とを含む。ΔΣ変調器１４３は、信号１４９を受信し整形して、単一のＤＱフリップフロップ１４５に送信される信号１５１を生成する。単一のＤＱフリップフロップ１４５はまた、信号１５１と共に制御信号１５５を生成するために用いられるクロック信号１５３を受信する。ＲＴＷＯ１４７は制御信号１５５を利用して、多相信号１５７を生成する。

図９を参照して、ＲＴＷＯ１４７が図３の多相発振器２７と同じデジタル入力構造を利用すると想定すると、Ｐ（３）およびＰ（７）の信号波で示すように、デジタル入力１０３および１１１は、キャパシタのスイッチングによる大きな摂動を受けることになる。これは、単一のＤＱフリップフロップが全てのデジタル入力を同時にスイッチングするために、ＲＴＷＯ１４７内の進行波のゼロクロスと一致するよう調整する余地がないからである。図９に示すような摂動が生じると、位相ノイズが大幅に増大する。

再度図１を参照して、多相発振器２７は、フィードフォワード経路における出力信号７２をマルチプレクサ８０、分周器７４、および分周器７６に送信する。出力信号７２の周波数は、多相発振器２７の動作周波数である。多相発振器２７が４ＧＨｚで動作しているとすると、出力信号７２は４ＧＨｚの周波数を有する。分周器７４および７６は、出力信号７２の周波数を分割して、より周波数の低い信号８６および８８をそれぞれ生成し、これらの信号８６および８８はマルチプレクサ８０に送信される。分周器７４は出力信号７２の周波数を２分割してもよく、一方、分周器７６は出力信号７２の周波数を４分割してもよい。この場合、信号８６は２ＧＨｚの周波数を有し、一方、信号８８は１ＧＨｚの周波数を有する。分周器７４および７６は、必要に応じて、多相発振器の周波数を任意の大きさで分割して、より低い周波数を生成できるものと考えられる。

マルチプレクサ８０は、出力信号７２、分周された信号８６、または分周された信号８８を選択して、送信器（図示せず）へと送る。マルチプレクサ８０は、送信器に用いられる信号の周波数に基づいて、上記信号のうち１つを選択する。例えば、送信器が９００ＭＨｚの周波数が用いられるＧＳＭモードで動作している場合、マルチプレクサ８０は分周された信号８８を選択する。一方、送信器が１９００ＭＨｚの周波数が用いられるＰＣＳモードで動作している場合、マルチプレクサ８０は分周された信号８６を選択する。

出力信号７２の分周数が大きいほど、その結果生成されるより周波数の低い信号の位相分解能が高くなる。例えば、出力信号７２の周波数が４ＧＨｚであり、多相発振器２７が８つのデジタル入力を有し、出力信号７２において１８０度毎に８個の位相、３６０度毎に１６個の位相を生成すると想定する。すると、位相分解能は３６０°／（８×２）＝２２．５度となる。出力信号７２を２分周して周波数が２ＧＨｚの分周された信号８６を生成する場合、１８０度毎に１６個の位相があり、３６０度毎に３２個の位相がある。分周された信号８６の位相分解能は、３６０°／（８×２×２）＝１１．２５度となる。出力信号７２を４分周して周波数が１ＧＨｚの分周された信号８６を生成する場合、１８０度毎に３２個の位相があり、３６０度毎に６４個の位相がある。分周された信号８８の位相分解能は、３６０°／（８×２×２×２）＝５．６２５度である。このように、多相発振器２７におけるデジタル入力の数を増やすことだけではなく、出力信号７２の分周によっても位相分解能を改善することができる。

ここで、図１および位相−デジタル変換器（フィードバック経路）７を参照して、方向判定ユニット兼フラクショナル位相ルックアップテーブル２９は、クロック基準信号８１と共に、多相発振器２７からの多相信号７７を受信する。方向判定ユニット兼フラクショナル位相ルックアップテーブル２９は、クロック基準信号８１によって示される時点において、多相発振器２７の現時点のフラクショナル位相を判定する。

進行波の方向は、方向判定ユニット兼フラクショナル位相ルックアップテーブル２９内に配置されるＤＱフリップフロップ１３１（図１０）により判定される。ＤＱフリップフロップ１３１は、Ｐ（１）デジタル入力９９とＰ（２）デジタル入力１０１の間など、多相発振器２７内の任意の２つのデジタル入力の間に接続される（図示せず）。ＤＱフリップフロップ１３１は、Ｐ（１）デジタル入力９９から信号１３３を、Ｐ（２）デジタル入力１０１から信号１３５を受信し、デジタル出力１３７を出力する。

図１１は、多相発振器２７の進行波１２３が時計回り方向に循環している際の、Ｐ（１）デジタル入力９９、Ｐ（２）デジタル入力１０１、およびＰ（３）デジタル入力１０３からのパルス信号を示している。図示のごとく、Ｐ（３）がローであるとき、Ｐ（１）およびＰ（２）の双方がハイである。

図１２は、多相発振器２７の進行波１２３が反時計回り方向に循環している際の、Ｐ（１）デジタル入力９９、Ｐ（２）デジタル入力１０１、およびＰ（３）デジタル入力１０３からのパルス信号を示している。この場合、Ｐ（３）がハイであるとき、Ｐ（１）はローで、Ｐ（２）はハイである。図１１および図１２の双方において、Ｐ（１）デジタル入力９９からの信号１３３およびＰ（２）デジタル入力１０１からの信号１３５を、時点１３９において取得することができる。信号１３３および信号１３５のデジタル値によって、ＤＱフリップフロップ１３１のデジタル出力１３７が判定される。このデジタル出力１３７により、進行波が時計回り方向に進行しているか、または反時計回り方向に進行しているかが判定される。

時点１３９において、進行波が、Ｐ（１）デジタル入力９９からＰ（２）デジタル入力１０１へと時計回り方向に回転している場合、デジタル出力１３７はハイ、すなわち“１”である。進行波が、時点１３９において、デジタル入力１０１からデジタル入力９９へと反時計回り方向に回転している場合、デジタル出力１３７はロー、すなわち“０”である。

方向判定ユニット兼フラクショナル位相ルックアップテーブル２９（図１）はまた、任意の時点における進行波の位相を判定するためのフラクショナル位相ルックアップテーブルを含む。一旦進行波の方向が判定されると、時計回りルックアップテーブルまたは反時計回りルックアップテーブルを用いて進行波の位相を判定する。例えば、進行波が時計回りに進行している場合、図１３に示すような時計回りフラクショナル位相ルックアップテーブルが用いられる。進行波が反時計回りに進行している場合、図１４に示すような反時計回りフラクショナル位相ルックアップテーブルが用いられる。

図１３および図１４において、任意の時点における８つのデジタル入力Ｐ（１）９９、Ｐ（２）１０１、Ｐ（３）１０３、Ｐ（４）１０５、Ｐ（５）１０７、Ｐ（６）１０９、Ｐ（７）１１１、およびＰ（８）１１３により、進行波の現時点のフラクショナル位相が判定される。例えば、進行波が時計回りに回転していて、デジタル入力が、Ｐ（１）＝１、Ｐ（２）＝１、Ｐ（３）＝１、Ｐ（４）＝０、Ｐ（５）＝０、Ｐ（６）＝０、Ｐ（７）＝０、およびＰ（８）＝０であると想定すると、図１３の時計回りテーブルから、進行波の現時点のフラクショナル位相は、４５度から６７．５度の間である。進行波が反時計回りに回転していて、デジタル入力が、Ｐ（１）＝１、Ｐ（２）＝１、Ｐ（３）＝１、Ｐ（４）＝０、Ｐ（５）＝０、Ｐ（６）＝０、Ｐ（７）＝０、およびＰ（８）＝０である場合、図１４の反時計回りテーブルから、進行波の現時点のフラクショナル位相は、３１５度から３３７．５度の間である。

図１３および図１４のフラクショナル位相ルックアップテーブルでは、進行波がデジタル入力９９からスタートすることを想定している。ただし、進行波は任意のデジタル入力からスタートすることができ、それに応じて、これらのフラクショナル位相ルックアップテーブルが調整される。これらの図示したフラクショナル位相ルックアップテーブルは、８つのデジタル入力に関する情報を含んでいる。ただし、より多くのデジタル入力を用い得る。多相発振器２７内のデジタル入力の数を増やすと、それに応じて各位相範囲が減少する。各位相範囲の大きさは、１８０度をデジタル入力の数で割ったものに相当する。図９および図１０において、位相範囲の大きさは、２２．５度である。しかし、１６個のデジタル入力があったとすると、位相範囲の大きさは、１８０度を１６で割ったもの、すなわち１１．２５度となる。デジタル入力の数を増やすことで、多相発振器２７の位相分解能が向上する。多相発振器２７においては、１０，０００個以上のデジタル入力を用い得ると考えられる。有利なことには、本発明において位相分解能はキャリア周波数に依存せず、そのため較正回路の必要性を除去することができる。さらに、位相分解能がインバータ遅れによって制限されない。

進行波の現時点のフラクショナル位相の値は、方向判定ユニット兼フラクショナル位相ルックアップテーブル２９によって判定され、フラクショナル位相信号８３としてリクロックユニット７９（図１）に与えられる。

図１に示した多相発振器２７と方向判定ユニット兼フラクショナル位相ルックアップテーブル２９とを含む位相−デジタル変換器７の実施形態によれば、動作周波数、サイズ、および消費電流を低減するシステムが提供される。加えて、位相−デジタル変換器７の設計の複雑さが軽減される。

Ｎ分周回路９（図１）は、３つのＤフリップフロップ３１、３３、および３５を含む。Ｄフリップフロップ３１は、複数の多相信号のうちの１つの信号７８を多相発振器２７から受信し、フィードバック信号８５をＤフリップフロップ３３から受信する。Ｄフリップフロップ３１は、信号８７をＤフリップフロップ３３に送信する。Ｄフリップフロップ３３は、信号８７と多相発振器２７からの多相信号のうちの１つの信号７８とを受信する。Ｄフリップフロップ３３は、デジタル位相表示信号８９（図１５のＤ１）をＤフリップフロップ３５、累算器３９、および高速カウントユニット３７に送信する。Ｄフリップフロップ３５は、デジタル位相表示信号８９と多相発振器２７からの多相信号のうちの１つの信号７８（図１５のＰ１）とを受信し、デジタル位相表示信号９１（図１５のＤ２）を高速カウントユニット３７に送信する。Ｎ分周回路９は、４分周回路であってもよい。この場合、デジタル位相表示信号８９（Ｄ１）は、２周期にわたってハイであり、かつ２周期にわたってローである。デジタル位相表示信号９１（Ｄ２）は、２周期にわたってハイであり、かつ２周期にわたってローであるが、デジタル位相表示信号８９（Ｄ１）から１周期遅れている。従って、デジタル位相表示信号８９（Ｄ１）とデジタル位相表示信号９１（Ｄ２）とは、Ｎ通りの組み合わせを作ることができ、この場合には、ハイ信号とロー信号の４通りの組み合わせである。例えば、デジタル位相表示信号８９（Ｄ１）とデジタル位相表示信号９１（Ｄ２）とには、ハイ−ロー、ハイ−ハイ、ロー−ハイ、およびロー−ローの組み合わせがあり得る。Ｎ分周回路９は、累算器３９に、１周期毎にではなくＮ周期毎に増分させることにより、累算器３９の動作速度を低減する。

高速カウントユニット３７は、多相発振器２７からの多相信号のうちの１つの信号７８（Ｐ１）を受信すると共に、Ｄフリップフロップ３５からデジタル位相表示信号９１（Ｄ２）を、Ｄフリップフロップ３３からデジタル位相表示信号８９（Ｄ１）を受信し、高速カウント信号９５（図１５のＦＩ）を生成する。Ｎ分周回路９が４分周回路であるとすると、高速カウント信号９５は、０、１、２、および３の値を有することになり、これを連続的に繰り返すことになる。高速カウント信号９５（ＦＩ）の全ての値は、多相発振器２７内の進行波が３６０度回転した時点を表す。多相発振器２７からの多相信号のうちの１つの信号７８（Ｐ１）が“０”から“１”、または“１”から“０”へと切り替わる毎に、進行波は１８０度進み終えたことになる。多相信号のうちの１つの信号７８（Ｐ１）が“０”から“１”へと切り替わり、そして“０”へと戻るとき、または、“１”から“０”へと切り替わり、そして“１”へと戻るとき、進行波は３６０度進み終えたことになる。多相発振器２７の進行波が３６０度進み終えると、高速カウント信号９５（ＦＩ）が増分される。

多相発振器２７の進行波が４５０度回転したとすると、４５０／３６０の商は１なので、高速カウント信号９５（ＦＩ）は１となる。多相発振器２７の進行波が９００度回転したとすると、９００／３６０の商は２なので、高速カウント信号９５（ＦＩ）は２となる。多相発振器２７の進行波が１６２０度回転したとすると、１６２０／３６０の商は４なので、高速カウント信号９５（ＦＩ）は０となる。

累算器３９は、Ｎ分周回路９内のＤフリップフロップ３３からデジタル位相表示信号８９（Ｄ１）を受信し累算して、累算器信号９３（図１５のＡＩ）を生成する。累算器信号９３（図１５のＡＩ）は、デジタル位相表示信号８９（Ｄ１）が立ち上がる毎に、１回増分される。従って、累算器信号９３は、多相発振器２７の進行波がＮ回３６０度進み終える毎に増分される。例えば、多相発振器２７の進行波が４５０度回転したとすると、高速カウント信号９５（ＦＩ）は１となり、累算器信号９３（ＡＩ）は０となる。多相発振器２７の進行波が９００度旋回したとすると、高速カウント信号９５（ＦＩ）は２となり、累算器信号９３（ＡＩ）は０となる。多相発振器２７の進行波が１６２０度回転したとすると、高速カウント信号９５（ＦＩ）は０となり、累算器信号９３（ＡＩ）は１となる。累算器信号９３（ＡＩ）は、リクロックユニット７９へと送られる。

リクロックユニット７９は、フラクショナル位相信号８３と、多相信号のうちの１つの信号７８と、高速カウント信号９５と、累算器信号９３とを受信し、全位相信号４３を生成する。全位相信号４３は下記式に従って算出される。
［（ＡＩ×Ｎ）＋ＦＩ］×３６０＋Ｆｒａｃ
式中、ＡＩは累算器信号９３、ＮはＮ分周回路９における分周因子、ＦＩは高速カウント信号９５、そしてＦｒａｃはフラクショナル位相信号８３である。全位相信号４３およびクロック信号４５は、位相検出器１１に送信される。

図１５は、図１の位相−デジタル変換器７におけるパルス信号を示している。ＣｌｋＲｅｆ信号は、クロック基準信号８１に相当する。Ｐ（１）は、Ｎ分周回路９に供給される多相信号のうちの１つの信号７８に相当する。Ｄ（１）は、Ｄフリップフロップ３３からのデジタル位相表示信号８９に相当する。Ｄ（２）は、Ｄフリップフロップ３５からのデジタル位相表示信号９１に相当する。ＦＩは、高速カウントユニット３７からの高速カウント信号９５に相当する。ＡＩは、累算器信号９３に相当する。Ｐ（１）の信号は、多相発振器２７（図１）内のデジタル入力９９の出力に相当する。Ｐ（１）の周期は、多相発振器２７の進行波が３６０度回転するのに要する時間に相当する。すなわち、Ｐ（１）信号は、多相発振器２７内の進行波が１８０度進む毎に、“１”と“０”の間で切り替わる。この信号は、多相発振器２７内の進行波が３６０度進む毎に、“０”と“１”の間で切り替わる。

Ｐ（１）の信号がスタートする時点をタイムライン１６３で示す。クロック基準ＣｌｋＲｅｆは、タイムライン１６１にて立ち上がる。従って、タイムライン１６１でのクロック基準ＣｌｋＲｅｆの立ち上がりと、タイムライン１６３での多相発振器２７のＰ（１）デジタル入力のスタート時点との間には、時間差１５９が存在する。この時間差１５９が、方向判定ユニット兼フラクショナル位相ルックアップテーブル２９によってリクロックユニット７９へと送られるフラクショナル位相信号８３に対応する。

ＦＩの値は、Ｄ（１）フリップフロップ３３およびＤ（２）フリップフロップ３５によって判定される。進行波の各３６０度回転を表すＦＩの値が、高速カウントユニット３７内のルックアップテーブルに保存される。

図１６は、本発明を用い得る、多相発振器を用いた位相ロックループの概略ブロック図である。この位相ロックループは、位相検出器１６５と、フィルタ１６７と、多相発振器１６９とを含む。位相検出器１６５は、基準位相信号１７１と、Ｍ−ビットインテジャ位相信号１７９と、Ｎ−ビットフラクショナル位相信号１７７とを受信して、フィルタ１６７に送信される制御信号１７３を生成する。フィルタ１６７は、制御信号１７３を平均化して、多相発振器１６９に送信されるろ波された信号１７５を生成する。そして、多相発振器１６９が、位相検出器１６５に送信されるＮ−ビットフラクショナル位相信号１７７とＭ−ビットインテジャ位相信号１７９とを生成する。Ｎ−ビットフラクショナル位相信号１７７が、上述したフラクショナル位相信号８３を反映している。Ｍ−ビットインテジャ位相信号１７９は、例えば、式ＡＩ×４＋ＦＩを用いて算出することができる。Ｍ−ビットインテジャ位相信号１７９に３６０を掛け、その積をＮ−ビットフラクショナル位相信号に加算して全位相信号を生成する。そして、この全位相信号を基準位相信号１７１と比較して、制御信号１７３を生成する。

図１７は、キャリア周波数を８２０ＭＨｚに設定し、電圧制御発振器（“ＶＣＯ”）の感度を３０ＭＨｚ／Ｖと同等のＫｖ値で設定し、クロック基準信号を５０ＭＨｚに設定して動作している本発明に係る位相ロックループの周波数応答を示している。このグラフからわかるように、位相補正が数マイクロ秒以内に行われ、その後回路は位相ロックされたままである。

本発明の位相ロックループは、複数のデジタル入力を有する、例えば回転進行波発振器（ＲＴＷＯ）といった多相発振器などを用いた位相ロックループとして有用である。

１１、１６５ 位相検出器
１３、１６７ フィルタ
１５、１４３ ΔΣ変調器
１７ シリアル−パラレル変換器
１９、２１、２３、２５、１３１、１４５ ＤＱフリップフロップ
２７、１６９ 多相発振器
２９ 方向判定ユニット兼フラクショナル位相ルックアップテーブル
３１、３３、３５ Ｄフリップフロップ
３７ 高速カウントユニット
３９ 累算器
７４、７６ 分周器
７９ リクロックユニット
８０ マルチプレクサ
１１５、１１７、１１９、１２１ 可変キャパシタ回路
１２４、１２５ インバータ
１２７ 可変キャパシタ
１４７ 回転進行波発振器（ＲＴＷＯ）

出力信号７２の分周数が大きいほど、その結果生成されるより周波数の低い信号の位相分解能が高くなる。例えば、出力信号７２の周波数が４ＧＨｚであり、多相発振器２７が８つのデジタル入力を有し、出力信号７２において１８０度毎に８個の位相、３６０度毎に１６個の位相を生成すると想定する。すると、位相分解能は３６０°／（８×２）＝２２．５度となる。出力信号７２を２分周して周波数が２ＧＨｚの分周された信号８６を生成する場合、１８０度毎に１６個の位相があり、３６０度毎に３２個の位相がある。分周された信号８６の位相分解能は、３６０°／（８×２×２）＝１１．２５度となる。出力信号７２を４分周して周波数が１ＧＨｚの分周された信号８８を生成する場合、１８０度毎に３２個の位相があり、３６０度毎に６４個の位相がある。分周された信号８８の位相分解能は、３６０°／（８×２×２×２）＝５．６２５度である。このように、多相発振器２７におけるデジタル入力の数を増やすことだけではなく、出力信号７２の分周によっても位相分解能を改善することができる。

Claims (44)

1. 位相ロックループであって、
   基準位相信号とフィードバック位相信号との差を表す制御信号を生成する位相検出器と、
   前記制御信号に応答し、複数の多相信号を生成する発振器と、
   前記複数の多相信号に応答し、フラクショナル位相信号を生成するフラクショナル位相ルックアップテーブルとを備える、位相ロックループ。
2. 前記発振器は回転進行波発振器（ＲＴＷＯ）である、請求項１に記載の位相ロックループ。
3. 前記フラクショナル位相ルックアップテーブルは、前記ＲＴＷＯ内の時計回りの回転波に関する第１のルックアップテーブルと、前記ＲＴＷＯ内の反時計回りの回転波に関する第２のルックアップテーブルとを備える、請求項２に記載の位相ロックループ。
4. 前記ＲＴＷＯに接続され、前記ＲＴＷＯ内の進行波が時計回り方向に進行しているか、または反時計回り方向に進行しているかを判定する進行波方向判定ユニットをさらに備える、請求項３に記載の位相ロックループ。
5. 前記進行波方向判定ユニットは、前記ＲＴＷＯからの前記複数の多相信号のうち２つを受信するＤＱフリップフロップを含む、請求項４に記載の位相ロックループ。
6. 前記位相検出器からの前記制御信号に応答する複数のＤＱフリップフロップをさらに備え、各ＤＱフリップフロップが、前記制御信号の何分の１かの周波数である低減されクロックされた制御信号を生成する、請求項２に記載の位相ロックループ。
7. 前記ＲＴＷＯは、前記低減されクロックされた制御信号に応答する、請求項６に記載の位相ロックループ。
8. 前記複数の多相信号のうちの１つを受信し、第１のデジタル位相表示信号と第２のデジタル位相表示信号とを生成するＮ分周回路をさらに備える、請求項２に記載の位相ロックループ。
9. 前記第１のデジタル位相表示信号と前記第２のデジタル位相表示信号とを受信し、高速カウント信号を生成する高速カウントユニットをさらに備える、請求項８に記載の位相ロックループ。
10. 前記第２のデジタル位相表示信号を受信し、累算器信号を生成する累算器をさらに備える、請求項９に記載の位相ロックループ。
11. 前記フラクショナル位相信号と、前記高速カウント信号と、前記累算器信号とを受信し、前記フィードバック位相信号を生成するリクロックユニットをさらに備える、請求項１０に記載の位相ロックループ。
12. 前記ＲＴＷＯからの出力信号を受信し、前記出力信号を分周して、分周された信号を生成する分周器と、
    前記ＲＴＷＯからの前記出力信号と、前記分周された信号とを受信し、前記出力信号または前記分周された信号のいずれかを選択するマルチプレクサとをさらに備える、請求項２に記載の位相ロックループ。
13. 基準位相にロックするための方法であって、
    基準位相信号とフィードバック位相信号との差を表す制御信号を生成するステップと、
    前記制御信号に応じて複数の多相信号を生成するステップと、
    前記複数の多相信号に応答するフラクショナル位相ルックアップテーブルを利用して、フラクショナル位相信号を生成するステップとを備える、方法。
14. 発振器内の波が時計回り方向に進行しているか、または反時計回り方向に進行しているかを判定するステップをさらに備える、請求項１３に記載の方法。
15. 前記フラクショナル位相ルックアップテーブルは、前記発振器内の時計回りの回転波に関する第１のルックアップテーブルと、前記発振器内の反時計回りの回転波に関する第２のルックアップテーブルとを備える、請求項１４に記載の方法。
16. 位相ロックループであって、
    基準位相信号とフィードバック位相信号との差を表す制御信号を生成する位相検出器と、
    前記制御信号に応答する複数のＤＱフリップフロップであって、各ＤＱフリップフロップが、前記制御信号の何分の１かの周波数であるクロック信号を生成する複数のＤＱフリップフロップと、
    前記クロック信号に応答し、フラクショナル位相信号を与えるために用いられる複数の多相信号を生成する多相発振器とを備える、位相ロックループ。
17. 前記多相発振器はＲＴＷＯである、請求項１６に記載の位相ロックループ。
18. 前記ＲＴＷＯは、複数のキャパシタを含み、前記複数のキャパシタのそれぞれは、前記ＲＴＷＯ内の進行波のゼロクロス時に、前記複数のＤＱフリップフロップのうちの１つによって作動される、請求項１７に記載の位相ロックループ。
19. 前記位相検出器からの前記制御信号を受信し、複数の周波数が低減された信号を生成するシリアル−パラレル変換ユニットをさらに備え、前記複数の周波数が低減された信号のそれぞれは、前記複数のＤＱフリップフロップのうちの１つに送信される、請求項１８に記載の位相ロックループ。
20. 前記ＲＴＷＯ内の時計回りの回転波に関する第１のルックアップテーブルと、前記ＲＴＷＯ内の反時計回りの回転波に関する第２のルックアップテーブルとを含むフラクショナル位相ルックアップテーブルをさらに備え、前記フラクショナル位相ルックアップテーブルは、前記複数の多相信号に応答し、前記フラクショナル位相信号を生成する、請求項１７に記載の位相ロックループ。
21. 前記ＲＴＷＯに接続され、前記ＲＴＷＯ内の前記進行波が時計回り方向に回転しているか、または反時計回り方向に回転しているかを判定する進行波方向判定ユニットをさらに備える、請求項１８に記載の位相ロックループ。
22. 前記ＲＴＷＯからの前記複数の多相信号のうちの１つを受信し、第１のデジタル位相表示信号と第２のデジタル位相表示信号とを生成するＮ分周回路をさらに備える、請求項１７に記載の位相ロックループ。
23. 前記第１のデジタル位相表示信号と前記第２のデジタル位相表示信号とを受信し、高速カウント信号を生成する高速カウントユニットと、
    前記第２のデジタル位相表示信号を受信し、累算器信号を生成する累算器と、
    前記フラクショナル位相信号と、前記高速カウント信号と、前記累算器信号とを受信して、前記フィードバック位相信号を生成するリクロックユニットとをさらに備える、請求項２２に記載の位相ロックループ。
24. 前記ＲＴＷＯからの出力信号を受信し、前記出力信号を分周して、分周された信号を生成する分周器と、
    前記ＲＴＷＯからの前記出力信号と、前記分周された信号とを受信し、前記出力信号または前記分周された信号のいずれかを選択するマルチプレクサとをさらに備える、請求項１７に記載の位相ロックループ。
25. 基準位相にロックするための方法であって、
    基準位相信号とフィードバック位相信号との差を表す制御信号を生成するステップと、
    前記制御信号から複数の周波数が低減された制御信号を並行して生成するステップと、
    前記複数の周波数が低減された制御信号に応じて、発振器において複数の多相信号を生成するステップと、
    前記複数の多相デジタル信号に応答するフラクショナル位相ルックアップテーブルを利用して、フラクショナル位相信号を生成するステップとを備える、方法。
26. 前記発振器内の進行波のゼロクロス時に、前記複数の周波数が低減された制御信号を用いて複数のキャパシタを作動させるステップをさらに備える、請求項２５に記載の方法。
27. 位相ロックループであって、
    基準位相信号とフラクショナル位相信号との差を表す制御信号を生成する位相検出器と、
    前記制御信号に応答し、複数の多相信号を生成する多相発振器と
    を備え、前記複数の多相信号を用いてフラクショナル位相信号を生成する、位相ロックループ。
28. 前記多相発振器はＲＴＷＯである、請求項２７に記載の位相ロックループ。
29. 前記発振器からの前記複数の多相信号のうちの１つを受信し、第１のデジタル位相表示信号と第２のデジタル位相表示信号とを生成するＮ分周回路をさらに備える、請求項２８に記載の位相ロックループ。
30. 前記第１のデジタル位相表示信号と前記第２のデジタル位相表示信号とを受信し、高速カウント信号を生成する高速カウントユニットをさらに備える、請求項２９に記載の位相ロックループ。
31. 前記第２のデジタル位相表示信号を受信し、累算器信号を生成する累算器をさらに備える、請求項３０に記載の位相ロックループ。
32. 前記フラクショナル位相信号と、前記高速カウント信号と、前記累算器信号とを受信して、フィードバック位相信号を生成するリクロックユニットをさらに備える、請求項３１に記載の位相ロックループ。
33. 前記ＲＴＷＯは、複数のキャパシタを含み、前記複数のキャパシタのそれぞれは、前記ＲＴＷＯ内の進行波のゼロクロス時に作動される、請求項３２に記載の位相ロックループ。
34. 複数のＤＱフリップフロップをさらに備え、前記複数のＤＱフリップフロップのそれぞれは、前記複数のキャパシタのうちの１つを作動させる、請求項３３に記載の位相ロックループ。
35. 前記位相検出器からの前記制御信号を受信し、前記複数のＤＱフリップフロップを作動させるための複数の周波数が低減された制御信号を並行して生成するシリアル−パラレル変換ユニットをさらに備える、請求項３４に記載の位相ロックループ。
36. 前記ＲＴＷＯからの出力信号を受信し、前記出力信号を分周して、分周された信号を生成する分周器と、
    前記ＲＴＷＯからの前記出力信号と、前記分周された信号とを受信し、前記出力信号または前記分周された信号のいずれかを選択するマルチプレクサとをさらに備える、請求項２８に記載の位相ロックループ。
37. 位相−デジタル変換器であって、
    複数の多相信号を生成する発振器と、
    前記複数の多相信号に応答し、フラクショナル位相信号を生成するフラクショナル位相ルックアップテーブルとを備える、位相−デジタル変換器。
38. 前記発振器は回転進行波発振器（ＲＴＷＯ）である、請求項３７位相−デジタル変換器の位相−デジタル変換器。
39. 前記発振器からの前記複数の多相信号のうちの１つを受信し、第１のデジタル位相表示信号と第２のデジタル位相表示信号とを生成するＮ分周回路をさらに備える、請求項３７に記載の位相−デジタル変換器。
40. 前記第１のデジタル位相表示信号と、前記第２のデジタル位相表示信号と、前記発振器からの多相信号とを受信し、前記発振器からの多相信号が３６０度の位相変化を示す毎に高速カウント信号を生成する高速カウントユニットをさらに備える、請求項３９に記載の位相−デジタル変換器。
41. 前記第２のデジタル位相表示信号を受信し、前記発振器からの多相信号がＮ回目の３６０度の位相変化を示す毎に累算器信号を生成する累算器をさらに備える、請求項４０に記載の位相−デジタル変換器。
42. 前記フラクショナル位相ルックアップテーブルは、前記ＲＴＷＯ内の時計回りの回転波に関する第１のルックアップテーブルと、前記ＲＴＷＯ内の反時計回りの回転波に関する第２のルックアップテーブルとを備える、請求項３８に記載の位相−デジタル変換器。
43. 前記ＲＴＷＯに接続され、前記ＲＴＷＯ内の進行波が時計回り方向に進行しているか、または反時計回り方向に進行しているかを判定する進行波方向判定ユニットをさらに備える、請求項３８に記載の位相−デジタル変換器。
44. 前記進行波方向判定ユニットは、前記ＲＴＷＯからの前記複数の多相信号のうち２つを受信するＤＱフリップフロップを含む、請求項４３に記載の位相−デジタル変換器。

Images