TWI519119B - 時脈資料回復電路與方法 - Google Patents

時脈資料回復電路與方法 Download PDF

Info

Publication number
TWI519119B
TWI519119B TW103114056A TW103114056A TWI519119B TW I519119 B TWI519119 B TW I519119B TW 103114056 A TW103114056 A TW 103114056A TW 103114056 A TW103114056 A TW 103114056A TW I519119 B TWI519119 B TW I519119B
Authority
TW
Taiwan
Prior art keywords
signal
data
phase
clock
clock signal
Prior art date
Application number
TW103114056A
Other languages
English (en)
Other versions
TW201541922A (zh
Inventor
喻柏莘
汪鼎豪
葉詩涵
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Priority to TW103114056A priority Critical patent/TWI519119B/zh
Priority to US14/686,763 priority patent/US9432176B2/en
Publication of TW201541922A publication Critical patent/TW201541922A/zh
Application granted granted Critical
Publication of TWI519119B publication Critical patent/TWI519119B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

時脈資料回復電路與方法
本發明是有關於一種積體電路，且特別是有關於一種時脈資料回復電路。
由於製程技術快速發展，而使積體電路之操作速度有了大幅的提昇，在通訊系統效能將被限制於資料傳輸的介面頻寬。在高速傳輸的通訊系統中，時脈資料回復電路(Clock and Data Recovery Circuit，CDR)常被用來確保可以正確地讀取所傳輸的資料信號。
隨著資料處理速度的提昇，資料傳輸端會引起的雜訊與頻率誤差量也越來越多。為了能夠容忍時脈資料回復電路，時脈資料回復電路需要具有較高的操作頻率，因此受限於硬體的限制而較難以實現。
為了解決此問題，可以透過放大時脈資料回復電路於一單位時間內所調整的相位步階，以放寬時脈資料回復電路的操作頻率。然而，此種方式會使得時脈資料回復電路無法即時地調整高速的資料信號。由此可見，上述現有的方式，顯然仍存在不便與缺陷，而有待加以進一步改進。
為解決上述的問題，本發明之一態樣提供了一種時脈資料回復電路。時脈資料回復電路包含取樣模組、相位偵測模組、平行序列轉換器與相位調整模組。取樣模組用以根據輸入資料、第一時脈信號與第二時脈信號而產生資料信號與邊緣信號。相位偵測模組用以偵測資料信號與邊緣信號之相位，以產生第一輸出回復資料與第一相位調整信號。平行序列轉換器用以對第一輸出回復資料與第一相位調整信號進行平行序列轉換而產生第二輸出回復資料與第二相位調整信號。相位調整模組用以產生第一時脈信號與第二時脈信號，其中相位調整模組根據第二輸出回復資料與第二相位調整信號調整第一時脈信號與第二時脈信號。
本發明之另一態樣提供了一種時脈資料回復電路。時脈資料回復電路包含鎖相迴路電路、第一相位內插器、第二相位內插器、取樣模組、序列平行轉換器、相位偵測器、濾波單元與平行序列轉換器。第一相位內插器電性耦接鎖相迴路電路，並用以產生第一時脈信號。第二相位內插器電性耦接鎖相迴路電路，並用以產生第二時脈信號，其中第一時脈信號與第二時脈信號具有90度之相位差。取樣模組用以接收輸入資料、第一時脈信號與第二時脈信號。序列平行轉換器電性耦接取樣模組。相位偵測器電性耦接序列平行轉換器。其中序列平行轉換器具有第一 操作頻率。濾波單元電性耦接相位偵測器。平行序列轉換器電性耦接於第一相位內插器與第二相位內插器，其中第一相位內插器與第二相位內插器具有第二操作頻率，其中第二操作頻率高於第一操作頻率。
本發明之又一態樣提供了一種時脈資料回復方法。時脈資料回復方法包含下列步驟：根據第一時脈信號與第二時脈信號對輸入資料分別進行取樣，以產生資料信號與邊緣信號；偵測資料信號與邊緣信號之相位，以產生第一輸出回復資料與第一相位調整信號；對第一輸出資料與第一相位調整信號進行平行序列轉換，以產生第二輸出回復資料與第二相位調整信號；以及根據第二輸出回復資料與第二相位調整信號調整第一時脈信號與第二時脈信號。
綜上所述，本發明之技術方案與現有技術相比具有明顯的優點和有益效果。藉由上述技術方案，可達到相當的技術進步，並具有產業上的廣泛利用價值，本揭示內容藉由平行序列轉換器降低硬體實作上的限制，並同時維持了相位的更新頻率，藉此達到即時地調整相位誤差之優點。
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下：
100、200、300‧‧‧時脈資料回復電路
120‧‧‧取樣模組
122‧‧‧資料取樣器
124‧‧‧邊緣取樣器
140‧‧‧相位偵測模組
142‧‧‧序列平行轉換器
144‧‧‧相位偵測器
146‧‧‧濾波單元
146a‧‧‧平行處理數位濾波器
160‧‧‧平行序列轉換器
180‧‧‧相位調整模組
182‧‧‧第一相位內插器
184‧‧‧第二相位內插器
210‧‧‧鎖相迴路電路
220、240‧‧‧曲線
400‧‧‧方法
S402、S404、S406、S408‧‧‧步驟
VCLK1‧‧‧第一時脈信號
VCLK2‧‧‧第二時脈信號
VREF1~VREF6‧‧‧參考時脈信號
DATA‧‧‧輸入資料
D1‧‧‧資料信號
D2‧‧‧邊緣信號
A1‧‧‧第一輸出回復資料
A2‧‧‧第一相位調整信號
B1‧‧‧第二輸出回復資料
B2‧‧‧第二相位調整信號
E1、E2‧‧‧誤差信號
PD1‧‧‧平行資料信號
PD2‧‧‧平行相位信號
VCKO‧‧‧外部時脈信號
TU1、TU2‧‧‧單位週期時間
PH1、PH2‧‧‧單位調整相位步階
Q2~Q20、D0~D29、B0~B29、00、01、10‧‧‧位元
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖根據本發明之一實施例繪示一種時脈資料回復電路之示意圖； 第2A圖根據本發明之一實施例繪示時脈資料回復電路之示意圖；第2B圖根據本發明之一實施例繪示第2A圖所示之時脈資料回復電路之操作波形示意圖；第2C圖根據本發明之一實施例繪示相位區間與時間之關係示意圖；第3A圖根據本發明之一實施例繪示一種時脈資料回復電路之示意圖；第3B圖根據本發明之一實施例繪示第3A圖之時脈資料回復電路操作波形之示意圖；以及第4圖根據本發明之一實施例繪示一種時脈資料回復的方法之流程圖。
下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件將以相同之符號標示來說明。
關於本文中所使用之『第一』、『第二』、...等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅僅是為了區別以相同技術用語描述的元件或操作而已。
另外，關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
請參照第1圖，第1圖根據本發明之一實施例繪示一種時脈資料回復電路之示意圖。如第1圖所示，時脈資料回復電路100包含取樣模組120、相位偵測模組140、平行序列轉換器160與相位調整模組180。
取樣模組120用以根據輸入資料DATA、第一時脈信號VCLK1與第二時脈信號VCLK2而產生資料信號D1與邊緣信號D2。於此實施例中，資料信號D1與邊緣信號D2各自可為複數個位元所組成的信號。
相位偵測模組140電性耦接至取樣模組120，以接收資料信號D1與邊緣信號D2。相位偵測模組140用以偵測資料信號D1與邊緣信號D2的相位而產生第一輸出回復資料A1與第一相位調整信號A2。
平行序列轉換器160用以對第一輸出回復資料A1與第一相位調整信號A2進行平行序列轉換，而產生第二輸出回復資料B1與第二相位調整信號B2。
舉例來說，第一輸出回復資料A1與第一相位調整信號A2可為具有第一頻率(例如：750MHZ)的二位元的數位資料。在進行序列轉換後，平行序列轉換器160會產生具有第二頻率(例如：1500MHZ)的第二輸出回復資料B1與第二相位調整信號B2，其中第二輸出回復資料B1與第二相 位調整信號B2為一位元的數位資料。也就是說，平行序列轉換器160用以加快第一輸出回復資料A1與第一相位調整信號A2之信號頻率，並以序列輸出的方式產生前述的第二輸出回復資料B1與第二相位調整信號B2。
相位調整模組180用以產生前述的第一時脈信號VCLK1與第二時脈信號VCLK2。相位調整模組180更根據第二輸出回復資料B1與第二相位調整信號B2而調整第一時脈信號VCLK1與第二時脈信號VCLK2。
本發明以下段落將提出數個實施例，可用以實現上述的時脈資料回復電路100所述之功能與操作，但本發明並不僅以下列的實施例為限。
請參照第2A圖，第2A圖根據本發明之一實施例繪示時脈資料回復電路之示意圖。相較於第1圖，時脈資料回復電路200更包含了鎖相迴路電路210。鎖相迴路電路210用以根據外部時脈信號VCKO而產生多個參考時脈信號VREF1~VREF6至相位調整模組180。實作上，多個參考時脈信號VREF1~VREF6各自具有60度的相位差。
第2B圖根據本發明之一實施例繪示第2A圖所示之時脈資料回復電路之操作波形示意圖。為了較清楚的解釋，請一併參照第2A圖與第2B圖，以下段落之說明將以第2B圖所示之波形具體解釋時脈資料回復電路200之操作。
於本實施例中，相位調整模組180包含第一相位內插器182與第二相位內插器184。第一相位內插器182與第 二相位內插器184分別電性耦接至鎖相迴路電路210以接收多個參考時脈信號VREF1~VREF6。第一相位內插器182用以根據多個參考時脈信號VREF1~VREF6與第二輸出回復資料B1而產生出第一時脈信號VCLK1。第二相位內插器184用以根據多個參考時脈信號VREF1~VREF6與第二相位調整信號B2而產生出第二時脈信號VCLK2。
再者，如第2A圖所示，取樣模組120包含資料取樣器122與邊緣取樣器124。資料取樣器122用以根據第一時脈信號VCLK1而對輸入資料DATA進行取樣，以產生資料信號D1。邊緣取樣器124用以根據第二時脈信號VCLK2而對輸入資料DATA的上升邊緣或下降邊緣進行取樣，以產生邊緣信號D2。
具體而言，於此實施例中，如第2B圖所示，輸入資料DATA表示為多個連續傳送的位元Q0~Q20，而第一時脈信號VCLK1與第二時脈信號VCLK2彼此可具有90度的相位差。因此，資料取樣器122可根據第一時脈信號VCLK1而對輸入資料DATA的每一位元Q0~Q20之中間值的時間進行紀錄而產生多位元D0~D20的資料信號D1(第2B圖未繪示)。同樣的，邊緣取樣器124可根據第二時脈信號VCLK2而對輸入資料DATA的上升邊緣或下降邊緣之時間進行紀錄而產生多位元B0~B20的邊緣信號D2(第2B圖未繪示)。
於此實施例中，如第2A圖所示，相位偵測模組140包含序列平行轉換器142、相位偵測器144與濾波單元146。序列平行轉換器142電性耦接至資料取樣器122與邊 緣取樣器124，以接收資料信號D1與邊緣信號D2。序列平行轉換器142用以對資料信號D1與邊緣信號D2進行序列平行轉換，而產生平行資料信號PD1與平行相位信號PD2。
舉例而言，資料信號D1與邊緣信號D2為具有第一頻率(例如：6GHz)的1位元的資料，經由序列平行轉換器142可分別轉換並輸出為具有第二頻率的(例如：600MHz)的10位元的平行資料信號PD1與平行相位信號PD2，其中第二頻率低於第一頻率。例如，如第2B圖所示，每一筆的平行資料信號PD1由對應於資料信號D1之10個位元[D9,…,D0]、[D19,…,D10]之資料所組成，每一筆的平行相位信號PD2由對應於邊緣信號D2之10個位元[B9,…,B0]、[B19,…,B10]之資料所組成。
換句話說，於本實施例中，藉由序列平行轉換器142可降低於相位偵測模組140中所傳輸的各信號的頻率，進而降低硬體實現上的限制。
相位偵測器144用以偵測平行資料信號PD1與平行相位信號PD2之相位而產生誤差信號E1。於本實施例中，如第2B圖所示，誤差信號E1為具有二位元資料的信號。例如，當平行資料信號PD1之相位領先於平行相位信號PD2之相位，則誤差信號E1之狀態為00。當平行資料信號PD1之相位相同於平行相位信號PD2之相位，則誤差信號E1之狀態為01。同樣地，當平行資料信號PD1之相位落後於平行相位信號PD2之相位，則誤差信號E1之狀態 為10。
濾波單元146電性耦接相位偵測器144，以接收該誤差信號E1。濾波單元146用以根據誤差信號E1而產生第一輸出回復資料A1與第一相位調整信號A2。於本實施例中，濾波單元146可為數位濾波器。
請參照第2C圖，第2C圖根據本發明之一實施例繪示相位區間與時間之關係示意圖。在第2C圖所示之相位誤差之定義為輸入資料DATA中頻率偏移所引起的相位誤差。舉例來說，若輸入資料DATA是透過序列式先進技術附件(Serial Advanced Technology Attachment,SATA)介面或序列式SCSI(Serial Attached SCSI,SAS)介面傳輸而來，而由於SATA介面或SAS介面中之內部時脈信號偏移所引起之相位誤差量可能約為5200百萬分率(parts per million,PPM)。
如先前所述，習知技術對應之曲線220利用較大的單位調整相位步階PH1來調整第一時脈信號VCLK1與第二時脈信號VCLK2，然而此種作法需要較多的單位週期時間TU1才可校正一定量的相位誤差。相對的，在具有相同的相位誤差校正量的情況下，本發明所對應之曲線240利用較快的單位週期時間TU2與較小的單位調整相位步階PH2來調整第一時脈信號VCLK1與第二時脈信號VCLK2，藉此達到即時地校正相位誤差。
換句話說，時脈資料回復電路200藉由平行序列轉換器160加快第一相位內插器182與第二相位內插器184 的操作頻率(對應於單位週期時間TU2)，進而即時地校正相位誤差。另一方面，第一相位內插器182與第二相位內插器184之操作頻率可較快於相位偵測器144之操作頻率，其操作頻率相差至少為2倍。因此，相位偵測器144與濾波單元146可以以較慢的操作頻率工作。據此，本實施例所示之時脈資料回復電路200不僅可即時地校正相位誤差，還可降低相位偵測器144與濾波單元146硬體實作上之限制。
請一併參照第3A圖與第3B圖，第3A圖根據本發明之一實施例繪示一種時脈資料回復電路之示意圖，第3B圖根據本發明之一實施例繪示第3A圖之時脈資料回復電路操作波形之示意圖。
相較於第2A圖，在第3A圖所示之時脈資料回復電路300所使用之濾波單元146為平行處理數位濾波器146a。相較於前述之各實施例，本實施例可藉由平行處理數位濾波器146a可同時平行處理輸入資料DATA，相位偵測器144相應地同時產生誤差信號E1與E2。平行處理數位濾波器146a用以平行處理誤差信號E1與誤差信號E2而產生第一輸出回復資料A1與第一相位調整信號A2。
舉例而言，假設前述的輸入資料DATA為20個位元之信號。如第3B圖所示，藉由平行處理輸入資料DATA，相位偵測器144對4個位元[D3,…,D0]所組成的平行資料信號PD1與4個位元[B3,…,B0]所組成的平行相位信號PD2進行比對而產生誤差信號E1。於同樣的時間內，相位偵測 器144還對後續4個位元[D7,…,D4]所組成的平行資料信號PD1與4個位元[B7,…,B4]所組成的平行相位信號PD2進行比對而產生誤差信號E2，依此類推可平行處理完20個位元的輸入資料DATA。相較於前述的實施例，本實施例可藉由平行處理的方式來處理更多位元數的輸入資料DATA。
請參照第4圖，第4圖根據本發明之一實施例繪示一種時脈資料回復的方法之流程圖。如第4圖所示，時脈資料回復方法400包含步驟S402、S404、S406與S408。
於步驟S402中，根據第一時脈信號VCLK1與第二時脈信號VCLK2對輸入資料VDATA分別進行取樣，以產生資料信號D1與邊緣信號D2。
舉例來說，如第2A圖與第2B圖所示，藉由鎖相迴路電路210、第一相位內插器182與第二相位內插器184可產生具有90度相位差的第一時脈信號VCLK1與第二時脈信號VCLK2。資料取樣器122可根據而對輸入資料DATA之中間值的時間進行取樣，以產生資料信號D1。邊緣取樣器124根據第二時脈信號VCLK2而對輸入資料DATA的上升邊緣或下降邊緣進行取樣，以產生邊緣信號D2。
於步驟S404中，偵測資料信號D1與邊緣信號D2之相位，以產生第一輸出回復資料A1與第一相位調整信號A2。
例如，如先前所述，序列平行轉換器142先對資料信號D1與邊緣信號D2進行進行序列平行轉換，而產生平行資料信號PD1與平行相位信號PD2。相位偵測器144偵 測平行資料信號PD1與平行相位信號PD2之相位而產生誤差信號E1，再經由濾波單元146對誤差信號E1進行綠坡後產生第一輸出回復資料A1與第一相位調整信號A2。
於步驟S406中，對第一輸出回復資料A1與第一相位調整信號A2進行平行序列轉換，以產生第二輸出回復資料B1與第二相位調整信號B2。
於步驟S408中，根據第二輸出回復資料B1與該第二相位調整信號B2調整第一時脈信號VCLK1與第二時脈信號VCLK2。
如第2A圖所示，藉由平行序列轉換器160對第一輸出回復資料A1與第一相位調整信號A2進行平行序列轉換，以產生具有高頻率的第二輸出回復資料B1與第二相位調整信號B2，第一相位內插器182與第二相位內插器184進而分別根據此第二輸出回復資料B1與第二相位調整信號B2來調整第一時脈信號VCLK1與第二時脈信號VCLK2，藉此增加時脈資料回復的相位更新率。
綜上所述，本發明所示之時脈資料回復電路與方法藉由平行序列轉換器降低硬體實作上的限制，並同時維持了相位的更新頻率，藉此達到即時地調整相位誤差之優點。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧時脈資料回復電路
120‧‧‧取樣模組
140‧‧‧相位偵測模組
160‧‧‧平行序列轉換器
180‧‧‧相位調整模組
VCLK1‧‧‧第一時脈信號
VCLK2‧‧‧第二時脈信號
DATA‧‧‧輸入資料
D1‧‧‧資料信號
D2‧‧‧邊緣信號
A1‧‧‧第一輸出回復資料
A2‧‧‧第一相位調整信號
B1‧‧‧第二輸出回復資料
B2‧‧‧第二相位調整信號

Claims (14)

  1. 一種時脈資料回復電路，包含：一取樣模組，用以根據一輸入資料、一第一時脈信號與一第二時脈信號而產生一資料信號與一邊緣信號；一相位偵測模組，用以偵測該資料信號與邊緣信號之相位，以產生一第一輸出回復資料與一第一相位調整信號；一平行序列轉換器，用以對該第一輸出回復資料與該第一相位調整信號進行平行序列轉換而產生一第二輸出回復資料與一第二相位調整信號；以及一相位調整模組，用以產生該第一時脈信號與該第二時脈信號，其中該相位調整模組根據該第二輸出回復資料與該第二相位調整信號調整該第一時脈信號與該第二時脈信號。
  2. 如請求項1所述之時脈資料回復電路，更包含：一鎖相迴路電路，用以根據一外部時脈信號而產生至少一參考時脈信號至該相位調整模組，其中該相位調整模組根據該至少一參考時脈信號產生該第一時脈信號與該第二時脈信號。
  3. 如請求項2所述之時脈資料回復電路，其中該相位調整模組包含：一第一相位內插器，用以根據該至少一參考時脈信號與該第二輸出回復資料產生該第一時脈信號；以及 一第二相位內插器，用以根據該至少一參考時脈信號與該第二相位調整信號產生該第二時脈信號。
  4. 如請求項1所述之時脈資料回復電路，其中該取樣模組包含：一資料取樣器，用以根據該第一時脈信號而對該輸入資料取樣，以產生該資料信號；以及一邊緣取樣器，用以根據該第二時脈信號而偵測該輸入資料之一上升邊緣與一下降邊緣，以產生該邊緣信號。
  5. 如請求項1所述之時脈資料回復電路，其中該相位偵測模組包含：一序列平行轉換器，用以對該資料信號與邊緣信號進行序列平行轉換，以產生一平行資料信號與一平行邊緣信號；一相位偵測器，用以偵測該平行資料信號與該平行邊緣信號之相位，以產生至少一誤差信號；以及一濾波單元，用以根據該至少一誤差信號產生該第一輸出回復資料與該第一相位調整信號。
  6. 如請求項5所述之時脈資料回復電路，其中該濾波單元為一數位濾波器。
  7. 如請求項5所述之時脈資料回復電路，其中該濾 波單元為一平行處理數位濾波器，用以平行處理該至少一誤差信號而產生該第一輸出回復資料與該第一相位調整信號。
  8. 一種時脈資料回復電路，包含：一鎖相迴路電路；一第一相位內插器，電性耦接該鎖相迴路電路，並用以產生一第一時脈信號；一第二相位內插器，電性耦接該鎖相迴路電路，並用以產生一第二時脈信號，其中該第一時脈信號與該第二時脈信號具有90度之相位差；一取樣模組，用以接收一輸入資料、該第一時脈信號與該第二時脈信號；一序列平行轉換器，電性耦接該取樣模組；一相位偵測器，電性耦接該序列平行轉換器，其中該序列平行轉換器具有一第一操作頻率；一濾波單元，電性耦接該相位偵測器；以及一平行序列轉換器，電性耦接於該第一相位內插器與該第二相位內插器，其中該第一相位內插器與該第二相位內插器具有一第二操作頻率，其中該第二操作頻率高於該第一操作頻率。
  9. 如請求項8所述之時脈資料回復電路，其中該濾波單元包含一平行處理數位濾波器。
  10. 一種時脈資料回復方法，包含：根據一第一時脈信號與一第二時脈信號對一輸入資料分別進行取樣，以產生一資料信號與一邊緣信號；偵測該資料信號與該邊緣信號之相位，以產生一第一輸出回復資料與一第一相位調整信號；對該第一輸出資料與該第一相位調整信號進行平行序列轉換，以產生一第二輸出回復資料與一第二相位調整信號；以及根據該第二輸出回復資料與該第二相位調整信號調整該第一時脈信號與該第二時脈信號。
  11. 如請求項10所述之時脈資料回復方法，更包含：輸入一外部時脈信號至一鎖相迴路電路，以產生至少一參考時脈信號；以及輸入該至少一參考時脈信號至一第一相位內插器，以產生該第一時脈信號；以及輸入該至少一參考時脈信號至一第二相位內插器，以產生該第二時脈信號。
  12. 如請求項10所述之時脈資料回復方法，其中產生該資料信號與該邊緣信號之步驟包含：根據該第一時脈信號對該輸入資料取樣，而產生該資料信號；以及根據該第二時脈信號而偵測該輸入資料之一上升邊緣 與一下降邊緣，以產生該邊緣信號，其中該第一時脈信號與該第二時脈信號具有90度之相位差。
  13. 如請求項10所述之時脈資料回復方法，其中產生該第一輸出回復資料與該第一相位調整信號之步驟包含：對該資料信號與該邊緣信號進行序列平行轉換，一平行資料信號與一平行邊緣信號；偵測該平行資料信號與該平行邊緣信號之相位，以產生至少一誤差信號；以及將該至少一誤差信號輸入至一濾波單元，以產生該第一輸出回復資料與該第一相位調整信號。
  14. 如請求項10所述之時脈資料回復方法，其中該濾波單元為為一平行處理數位濾波器，用以平行處理該至少一誤差信號而產生該第一輸出回復資料與該第一相位調整信號。
TW103114056A 2014-04-17 2014-04-17 時脈資料回復電路與方法 TWI519119B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103114056A TWI519119B (zh) 2014-04-17 2014-04-17 時脈資料回復電路與方法
US14/686,763 US9432176B2 (en) 2014-04-17 2015-04-14 Circuit and method for clock and data recovery

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103114056A TWI519119B (zh) 2014-04-17 2014-04-17 時脈資料回復電路與方法

Publications (2)

Publication Number Publication Date
TW201541922A TW201541922A (zh) 2015-11-01
TWI519119B true TWI519119B (zh) 2016-01-21

Family

ID=54322917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103114056A TWI519119B (zh) 2014-04-17 2014-04-17 時脈資料回復電路與方法

Country Status (2)

Country Link
US (1) US9432176B2 (zh)
TW (1) TWI519119B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI628918B (zh) * 2016-09-05 2018-07-01 創意電子股份有限公司 時脈資料回復模組

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9787468B2 (en) * 2014-04-22 2017-10-10 Capital Microelectronics Co., Ltd. LVDS data recovery method and circuit
US9461811B1 (en) * 2015-07-09 2016-10-04 Global Unichip Corporation Clock and data recovery circuit and clock and data recovery method
CN106921386B (zh) * 2015-12-24 2019-11-01 瑞昱半导体股份有限公司 半速率时钟数据回复电路
US9853807B2 (en) * 2016-04-21 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic detection of change in PLL locking trend
US9800438B1 (en) * 2016-10-25 2017-10-24 Xilinx, Inc. Built-in eye scan for ADC-based receiver
US10355889B1 (en) * 2016-12-12 2019-07-16 Cadence Design Systems, Inc. Adaptive pattern filtering for clock and data recovery to minimize interaction with decision feedback equalization
US10084621B2 (en) * 2017-02-01 2018-09-25 Qualcomm Incorporated Clock data recovery with non-uniform clock tracking
US10340897B2 (en) * 2017-07-28 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Clock generating circuit and method of operating the same
CN110611496B (zh) * 2018-06-14 2023-04-07 创意电子股份有限公司 时脉数据回复装置与相位控制方法
TWI672035B (zh) 2018-06-14 2019-09-11 創意電子股份有限公司 時脈資料回復裝置與相位控制方法
TWI658700B (zh) * 2018-07-16 2019-05-01 創意電子股份有限公司 積體電路、多通道傳輸裝置及其信號傳輸方法
TWI699989B (zh) * 2019-07-22 2020-07-21 創意電子股份有限公司 時脈資料回復裝置與方法
CN112260685B (zh) * 2019-07-22 2023-08-11 创意电子股份有限公司 时脉数据回复装置与方法
TWI715229B (zh) 2019-10-01 2021-01-01 瑞昱半導體股份有限公司 時脈資料回復裝置
US11240073B2 (en) * 2019-10-31 2022-02-01 Oracle International Corporation Adapative receiver with pre-cursor cancelation
US11038602B1 (en) 2020-02-05 2021-06-15 Credo Technology Group Limited On-chip jitter evaluation for SerDes
CN113364452B (zh) * 2020-03-05 2024-07-12 瑞昱半导体股份有限公司 时钟数据恢复装置与时钟数据恢复方法
US11031939B1 (en) * 2020-03-19 2021-06-08 Mellanox Technologies, Ltd. Phase detector command propagation between lanes in MCM USR serdes
US10992501B1 (en) 2020-03-31 2021-04-27 Credo Technology Group Limited Eye monitor for parallelized digital equalizers
US11502813B2 (en) * 2020-04-09 2022-11-15 SK Hynix Inc. Clock generator circuit and integrated circuit including the same
KR20210125799A (ko) 2020-04-09 2021-10-19 에스케이하이닉스 주식회사 지연 회로 및 위상 보간기
KR20210129327A (ko) * 2020-04-20 2021-10-28 주식회사 엘엑스세미콘 데이터구동장치 및 이의 구동 방법
US10892763B1 (en) * 2020-05-14 2021-01-12 Credo Technology Group Limited Second-order clock recovery using three feedback paths
US11489657B1 (en) * 2021-10-20 2022-11-01 Diodes Incorporated Bit-level mode retimer
US11870880B2 (en) * 2022-01-31 2024-01-09 Samsung Display Co., Ltd. Clock data recovery (CDR) with multiple proportional path controls

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5950115A (en) * 1997-08-29 1999-09-07 Adaptec, Inc. GHz transceiver phase lock loop having autofrequency lock correction
WO2001084724A2 (en) * 2000-04-28 2001-11-08 Broadcom Corporation Methods and systems for adaptive receiver equalization
US6552619B2 (en) * 2001-02-05 2003-04-22 Pmc Sierra, Inc. Multi-channel clock recovery circuit
US7366267B1 (en) * 2001-03-07 2008-04-29 Altera Corporation Clock data recovery with double edge clocking based phase detector and serializer/deserializer
US7076377B2 (en) * 2003-02-11 2006-07-11 Rambus Inc. Circuit, apparatus and method for capturing a representation of a waveform from a clock-data recovery (CDR) unit
US7149269B2 (en) * 2003-02-27 2006-12-12 International Business Machines Corporation Receiver for clock and data recovery and method for calibrating sampling phases in a receiver for clock and data recovery
US7295644B1 (en) * 2003-07-14 2007-11-13 Marvell International Ltd. Apparatus for clock data recovery
US7315596B2 (en) * 2004-02-17 2008-01-01 Texas Instruments Incorporated Interpolator based clock and data recovery (CDR) circuit with digitally programmable BW and tracking capability
US7415089B2 (en) * 2004-03-16 2008-08-19 Industrial Technology Research Institute High-speed serial link clock and data recovery
US7349509B2 (en) * 2004-04-21 2008-03-25 Kawasaki Lsi U.S.A., Inc. Multi rate clock data recovery based on multi sampling technique
US8050373B2 (en) * 2004-06-28 2011-11-01 Broadcom Corporation Phase interpolator based transmission clock control
US7038510B2 (en) * 2004-07-02 2006-05-02 Broadcom Corporation Phase adjustment method and circuit for DLL-based serial data link transceivers
JP4657662B2 (ja) * 2004-09-10 2011-03-23 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路
US7466787B1 (en) * 2004-11-19 2008-12-16 Xilinx, Inc. Multi-stage phase detector
US8085893B2 (en) * 2005-09-13 2011-12-27 Rambus, Inc. Low jitter clock recovery circuit
US7907023B2 (en) * 2009-05-29 2011-03-15 Panasonic Corporation Phase lock loop with a multiphase oscillator
US8509371B2 (en) * 2009-09-29 2013-08-13 Analog Devices, Inc. Continuous-rate clock recovery circuit
US8675724B2 (en) * 2009-10-20 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Decision feedback equalizers and operating methods thereof
US8798217B2 (en) * 2010-11-03 2014-08-05 Qualcomm Incorporated Method and digital circuit for recovering a clock and data from an input signal using a digital frequency detection
TWI477796B (zh) * 2012-04-16 2015-03-21 Global Unichip Corp 眼圖掃描電路與相關方法
JP5926125B2 (ja) * 2012-06-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
TWI513193B (zh) * 2012-11-30 2015-12-11 Global Unichip Corp 相位偏移抵消電路及相關的時脈產生器
US9036764B1 (en) * 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit
JP2014143672A (ja) * 2012-12-25 2014-08-07 Renesas Electronics Corp 等化器および半導体装置
US9106230B1 (en) * 2013-03-14 2015-08-11 Altera Corporation Input-output circuitry for integrated circuits
US20140334584A1 (en) * 2013-05-13 2014-11-13 Ismail Lakkis Systems and methods for tracking a received data signal in a clock and data recovery circuit
US20140362962A1 (en) * 2013-06-10 2014-12-11 Avago Technologies General Ip (Singapore) Pte. Ltd. System and Method For Adaptive N-Phase Clock Generation For An N-Phase Receiver
TWI543596B (zh) * 2013-12-26 2016-07-21 晨星半導體股份有限公司 多媒體介面接收電路
TWI547102B (zh) * 2014-08-08 2016-08-21 瑞昱半導體股份有限公司 多通道時序回復裝置
US9184909B1 (en) * 2015-01-12 2015-11-10 Analog Devices, Inc. Apparatus and methods for clock and data recovery
US9369313B1 (en) * 2015-03-02 2016-06-14 Global Unichip Corp. Pre-amplifier and a decision feedback equalizer using the same for reducing tap weight variations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI628918B (zh) * 2016-09-05 2018-07-01 創意電子股份有限公司 時脈資料回復模組

Also Published As

Publication number Publication date
US20150304097A1 (en) 2015-10-22
TW201541922A (zh) 2015-11-01
US9432176B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
TWI519119B (zh) 時脈資料回復電路與方法
CN107147379B (zh) 基于fpga的边沿检测方法、系统及时钟数据恢复电路
US10009166B2 (en) Hybrid clock data recovery circuit and receiver
CN106059574B (zh) 用于数字化相位差的电路、pll电路及用于其的方法
US9485039B1 (en) Calibration and tracking of receiver
TWI535213B (zh) 時脈資料回復電路與方法
US10374785B2 (en) Clock phase adjustment using clock and data recovery scheme
TWI831885B (zh) 用於提供快速穩定正交偵測與校正的設備及方法
JP2017517937A (ja) 高速シリアライザ／デシリアライザのために正確なクロック位相信号を生成するための回路
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
JP5086014B2 (ja) データリカバリ方法およびデータリカバリ回路
JP5153766B2 (ja) データ受信回路それを利用した試験装置
US8594264B1 (en) Phase detection and aligned signal selection with multiple phases of clocks
JP2009219021A (ja) データリカバリ回路
US8610476B1 (en) Apparatus and methods for lock detection for semi-digital and fully-digital clock data recovery
JP2016515321A (ja) １０ｇｂａｓｅ−ｔシステムにおけるデータ支援型タイミング回復のための方法および装置
US20140301515A1 (en) Clock and data recovery tolerating long consecutive identical digits
US9698808B1 (en) Phase measurement and correction circuitry
US7679404B2 (en) Missing clock pulse detector
CN105162543A (zh) 一种用于sdh时钟抖动测试的装置及方法
US20150193288A1 (en) Precursor Adaptation Algorithm for Asynchronously Clocked SERDES
JP5369524B2 (ja) クロック・データ・リカバリ回路
CN110971238B (zh) 一种σ-δ型ad的连续等间隙采样的外同步装置
TWI628918B (zh) 時脈資料回復模組
US12021538B2 (en) Clock frequency limiter