TWI547102B - 多通道時序回復裝置 - Google Patents

多通道時序回復裝置 Download PDF

Info

Publication number
TWI547102B
TWI547102B TW103127390A TW103127390A TWI547102B TW I547102 B TWI547102 B TW I547102B TW 103127390 A TW103127390 A TW 103127390A TW 103127390 A TW103127390 A TW 103127390A TW I547102 B TWI547102 B TW I547102B
Authority
TW
Taiwan
Prior art keywords
signal
clock
phase
generating
circuit
Prior art date
Application number
TW103127390A
Other languages
English (en)
Other versions
TW201607248A (zh
Inventor
吳佩憙
張豐證
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW103127390A priority Critical patent/TWI547102B/zh
Priority to US14/817,588 priority patent/US9313019B2/en
Publication of TW201607248A publication Critical patent/TW201607248A/zh
Application granted granted Critical
Publication of TWI547102B publication Critical patent/TWI547102B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0332—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with an integrator-detector
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

多通道時序回復裝置
本發明是關於時序回復裝置，尤其是關於多通道時序回復裝置。
傳統的多通道時序回復架構包含複數組時序回復電路，分別對應複數個資料通道，在沒有時脈通道的應用中，上述每一時序回復電路會依據其對應的資料通道所傳輸之訊號來產生自身專用的取樣時脈，亦即每個時序回復電路都為獨立之完整電路，因此整體電路面積與功耗會增加，成本也會相對應地提高；而在有時脈通道的應用中，該時脈通道會傳送一參考時脈，此時會有一共用的鎖相迴路依據該參考時脈提供一同相訊號與一正交相訊號予每一時序回復電路（請參專利號7158587之美國專利），而每一時序回復電路再依據其對應的資料通道所傳輸之訊號以及該同相與正交相訊號來產生取樣時脈，雖然此作法無需多套鎖相迴路，然僅適用於有時脈通道的應用中。
更多先前技術的內容可由下列文獻得知： （1）Behzad Razavi "Design of integrated circuits for optical communications" Boston: McGraw-Hill, c2003. pp. 306-309； （2）Guanghua Shu, Saurabh Saxena, Woo-Seok Choi, Mrunmay Talegaonkar, Rajesh Inti, Amr Elshazly, Brian Young and Pavan Kumar Hanumolu,“A Reference-Less Clock and Data Recovery Circuit Using Phase-Rotating Phase-Locked Loop,” IEEE J. Solid-State Circuits, vol.49, no. 4, pp. 1036–1047, April. 2014.； （3）專利號7158587之美國專利； （4）專利號6204705之美國專利；以及 （5）公開號2011/0286562之美國專利申請。
鑑於先前技術之不足，本發明之一目的在於提出一種多通道時序回復裝置，以解決先前技術的問題。
本發明之另一目的在於提出一種多通道時序回復裝置，可應用於無時脈通道之多通道傳輸，並可減少電路面積與功耗。
本發明之又一目的在於提出一種多通道時序回復裝置，可藉由選擇電路適應性地支援有時脈通道及無時脈通道之多通道傳輸。
本發明提出一種多通道時序回復裝置，用來產生一共用時脈以供複數個資料通道運作。該多通道時序回復裝置之一實施例包含：一第一通道時序回復電路，用來產生一共用時脈；以及一第二通道時序回復電路，用來依據該共用時脈產生一第二時脈。所述第一通道時序回復電路包含：一第一相位及/或頻率偵測電路，用來依據一第一時脈偵測一第一通道訊號以產生一第一偵測訊號；一振盪控制電路，用來依據該第一偵測訊號產生一振盪控制訊號；一振盪器，用來依據該振盪控制訊號產生該共用時脈；以及一回授電路，用來依據該共用時脈提供該第一時脈。所述第二通道時序回復電路包含：一第二相位偵測電路，用來依據該第二時脈偵測一第二通道訊號以產生一第二相位偵測訊號；一第二相位控制電路，用來依據該第二相位偵測訊號產生一第二相位控制訊號；以及一第二時脈輸出電路，用來依據該共用時脈產生該第二時脈，並依據該第二相位控制訊號決定該第二時脈之相位。本實施例中，第一通道訊號可為時脈訊號或資料訊號；而第二通道訊號為資料訊號。
前述多通道時序回復裝置之另一實施例包含：一第一通道時序回復電路，用來產生一共用時脈；一第二通道時序回復電路，用來依據該共用時脈產生一第二時脈；以及一選擇電路，用來輸出一第一偵測訊號或其衍生訊號至該第一通道時序回復電路，以供其產生該共用時脈。所述第一通道時序回復電路包含：一第一相位及/或頻率偵測電路，用來依據一第一時脈偵測一第一通道訊號以產生一第一偵測訊號；一振盪控制電路，用來依據該第一偵測訊號產生一振盪控制訊號；一振盪器，用來依據該振盪控制訊號產生該共用時脈；以及一回授電路，用來依據該共用時脈提供該第一時脈。所述第二通道時序回復電路包含：一第二相位偵測電路，用來依據該第二時脈偵測一第二通道訊號以產生一第二相位偵測訊號；一第二相位控制電路，用來依據該第二相位偵測訊號產生一第二相位控制訊號；以及一第二時脈輸出電路，用來依據該共用時脈產生該第二時脈，並依據該第二相位控制訊號決定該第二時脈之相位。所述選擇電路用來接收該第一偵測訊號或其衍生訊號與接收該第二相位偵測訊號或其衍生訊號，並依據一選擇控制訊號輸出該第一偵測訊號或其衍生訊號至該振盪控制電路或該振盪器。本實施例中，第一通道訊號可為時脈訊號或資料訊號；而第二通道訊號為資料訊號。
有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
以下說明內容之技術用語是參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋應以本說明書之說明或定義為準。另外，在實施為可能的前提下，本說明書所描述之物件間的相對關係可包含直接或間接的關係，所謂「間接」是指物件間尚有中間物或物理空間之存在。此外，以下內容是關於時序回復，對於本領域習見之技術或原理，若不涉及本發明之技術特徵，將不予贅述。再者，圖示中元件之形狀、尺寸以及比例等僅為示意，是供本技術領域具有通常知識者瞭解本發明之用，非對本發明之實施範圍加以限制。
本發明之多通道時序回復裝置能夠應用於多通道傳輸（例如多通道串列傳輸）之資料與時脈回復（Clock and Data Recovery）架構，像是快速周邊組件互連（Peripheral Component Interconnect Express, PCIE）架構、雙倍數據率（Double Data Rate, DDR）架構、顯示埠（DisplayPort）架構、高解析度多媒體介面（High Definition Multimedia Interface, HDMI）架構、低壓差分訊號（Low Voltage Differential Signal, LVDS）架構等。無論在有無來自於傳送端的參考時脈的情形下，本發明均可產生一共用時脈以供複數個資料通道運作，藉此減少電路面積與功耗，並提高應用相容性，更精確地說，本發明針對有時脈通道與無時脈通道之多通道時序回復應用提供了數位與類比解決方案，以滿足不同的應用與實施需求。
請參閱圖1，其是本發明之多通道時序回復裝置之一實施例的示意圖，如圖1所示，多通道時序回復裝置100包含：一第一通道時序回復電路110，用來接收一第一通道訊號，並據以產生一共用時脈；以及一第二通道時序回復電路120，用來接收一第二通道訊號，依據該共用時脈產生一第二時脈，並依據該第二通道訊號決定該第二時脈的相位。上述第一通道訊號可以是時脈訊號或資料訊號，而第二通道訊號是資料訊號；當第一通道訊號是時脈訊號時，多通道時序回復裝置100會再包含至少一資料通道時序回復電路（例如圖4之第三通道時序回復電路130），以達成本發明支援複數個資料通道之時序回復的目的。本實施例中，第一通道時序回復電路110包含：一第一相位及/或頻率偵測電路112，用來依據一第一時脈偵測一第一通道訊號（例如時脈訊號或資料訊號）以產生一第一偵測訊號；一振盪控制電路114，用來依據該第一偵測訊號產生一振盪控制訊號；一振盪器116，用來依據該振盪控制訊號產生前述共用時脈；以及一回授電路118，用來依據該共用時脈提供該第一時脈予第一相位及/或頻率偵測電路112，其中振盪控制電路114、振盪器116與回授電路118會隨著不同的實施需求而以不同的手段來實現，此部分容後分說。另外，前述第二通道時序回復電路120包含：一第二相位偵測電路122，用來依據前述第二時脈偵測一第二通道訊號以產生一第二相位偵測訊號；一第二相位控制電路124，用來依據該第二相位偵測訊號產生一第二相位控制訊號；以及一第二時脈輸出電路126，用來依據該共用時脈提供該第二時脈予第二相位偵測電路122，並依據該第二相位控制訊號決定該第二時脈之相位，其中第二相位控制電路124與第二時脈輸出電路126會隨著不同的實施需求而以不同的手段來實現，此部分於接下來的實施例中會有更清楚的說明。
如前所述，圖1的多通道時序回復裝置100可透過數位與類比的手段來實現，且支援複數個資料通道之時序回復，舉例來說，前述第一與第二通道訊號均為資料訊號，如圖2之顯示埠（DisplayPort）訊號時序圖所示，且顯示埠訊號尚包含第三與第四通道訊號，二者同為資料訊號；另舉例而言，前述第一與第二通道訊號分別為時脈訊號與資料訊號，如圖3之高解析度多媒體介面（HDMI）訊號時序圖所示，且高解析度多媒體介面訊號尚包含第三與第四通道訊號，本例中，第二、第三與第四通道訊號分別是紅、綠、藍資料訊號。
承前所述，當第一通道訊號是時脈訊號時，由於本發明的目的在於支援複數個資料通道的時序回復，多通道時序回復裝置100會如圖4般進一步包含：一第三通道時序回復電路130，用來接收一第三通道訊號，依據前述共用時脈產生一第三時脈，並依據該第三通道訊號決定該第三時脈的相位。更詳細地說，第三通道訊號是資料訊號，且第三通道時序回復電路130包含：一第三相位偵測電路132，用來依據該第三時脈偵測該第三通道訊號以產生一第三相位偵測訊號；一第三相位控制電路134，用來依據該第三相位偵測訊號產生一第三相位控制訊號；以及一第三時脈輸出電路136，用來依據該共用時脈產生該第三時脈，並依據該第三相位控制訊號決定該第三時脈之相位。
請參閱圖5，若欲透過數位手段來實現圖4之多通道時序回復裝置100時，振盪控制電路114之一實施例包含：一時間至數位轉換器（Timing-to-Digital Converter, TDC）510，用來依據前述第一偵測訊號產生一頻率調整訊號；以及一第一濾波器520（Filter），用來依據該頻率調整訊號產生前述振盪控制訊號，其中時間至數位轉換器510單獨而言屬本領域之習知技藝，而第一濾波器520例如是一數位低通濾波器，單獨而言亦屬本領域之通常技藝。另外，在圖5之實施例的基礎下，若欲保留依據前述第二/第三相位偵測訊號或第二/第三相位控制訊號來產生共用時脈的可能性，亦即保留本實施例應用於無時脈通道之多通道傳輸的可能性，多通道時序回復裝置100可如圖6般進一步包含：一選擇電路610（例如一多工器），用來接收該頻率調整訊號或振盪控制訊號，與接收該第二及/或第三相位偵測訊號或接收該第二及/或第三相位控制訊號，並依據一選擇控制訊號輸出該頻率調整訊號至該第一濾波器520或輸出該振盪控制訊號至該振盪器116，藉此產生該共用時脈，其中選擇控制訊號可由一控制電路（未顯示）產生，或是一固定或可變的儲存值。再者，同樣在圖4與圖5之實施例的基礎下，振盪器116之一實施例包含一數位控制振盪器（Digital Control Oscillator, DCO），用來依據該振盪控制訊號產生該共用時脈，其於本例中為一單一時脈，非複數個多相位時脈（例如一同相時脈與一正交相時脈）；回授電路118之一實施例包含一除頻器（例如十倍除頻器），用來依據該共用時脈產生該第一時脈；第二/第三相位控制電路124/134之一實施例包含一第二/第三濾波器（例如一數位低通濾波器），用來依據該第二/第三相位偵測訊號產生該第二/第三相位控制訊號；以及第二/第三時脈輸出電路126/136之一實施例包含一第二/第三相位旋轉器（Phase Rotator）或其它已知/自行設計且適用的相位選擇器，用來依據該共用時脈產生該第二/第三時脈並依據該第二/第三相位控制訊號決定該第二/第三時脈之相位。原則上，同一實施例中用來接收資料訊號的資料通道時序回復電路（例如第二與第三通道時序回復電路120、130）之電路架構均相同或均等。
除圖5之數位解決方案外，圖4之多通道時序回復裝置100亦可透過類比手段來實現，此時，如圖7所示，振盪控制電路114之一實施例包含：一第一電荷幫浦（Charge Pump, CP）710，用來依據該第一偵測訊號產生一第一頻率調整訊號；以及一第一濾波器720（Filter），用來依據該第一頻率調整訊號產生該振盪控制訊號，其中第一電荷幫浦710單獨而言屬本領域之習知技藝，而第一濾波器720例如是一低通濾波器，單獨而言亦屬本領域之通常技藝。而在圖4與圖7之實施例的基礎下，若欲保留依據前述第二/第三相位偵測訊號或第二/第三相位控制訊號來產生共用時脈的可能性，亦即保留本實施例應用於無時脈通道之多通道傳輸的可能性，多通道時序回復裝置100可如圖8般進一步包含：一選擇電路810（例如一多工器），用來接收該第一偵測訊號、該第一頻率調整訊號或該振盪控制訊號，以及接收該第二及/或第三相位偵測訊號或其衍生訊號，並依據一選擇控制訊號輸出該第一偵測訊號至該第一電荷幫浦710、輸出該第一頻率調整訊號至該第一濾波器720、或輸出該振盪控制訊號至該振盪器116，藉此產生該共用時脈，其中選擇控制訊號可由一控制電路（未顯示）產生，或是一固定或可變的儲存值。同樣在圖7之實施例的基礎下，振盪器116之一實施例包含一電壓控制振盪器（Voltage Control Oscillator, VCO），用來依據該振盪控制訊號產生該共用時脈，其於本例中為一單一時脈，非複數個多相位時脈（例如一同相時脈與一正交相時脈）；回授電路118之一實施例包含一除頻器（例如一十倍除頻器），用來依據該共用時脈產生該第一時脈；第二/第三相位控制電路124/134包含一第二/第三電荷幫浦與一第二/第三濾波器（例如一低通濾波器），分別用來依據第二/第三相位偵測訊號產生一第二/第三頻率調整訊號以及依據該第二/第三頻率調整訊號產生該第二/第三相位控制訊號；以及第二/第三時脈輸出電路126/136之一實施例包含一第二/第三電壓控制延遲線（Voltage Control Delay Line, VCDL）或其它已知/自行設計且適用的相位決定電路，用來依據該共用時脈產生該第二/第三時脈並依據該第二/第三相位控制訊號決定該第二/第三時脈之相位。請注意，同一實施例中用來接收資料訊號的資料通道時序回復電路（例如第二與第三通道時序回復電路120、130）之電路架構均相同或均等。
另一方面，當前述第一通道訊號是資料訊號時，若欲透過數位手段來實現圖1之多通道時序回復裝置100，振盪控制電路114之一實施例如圖9所示包含：一第一濾波器910（Filter）（例如一數位低通濾波器），用來依據該第一偵測訊號產生該振盪控制訊號。另外，在圖9的基礎下，若欲保留依據前述第二相位偵測訊號或第二相位控制訊號來產生共用時脈的可能性，多通道時序回復裝置100可如圖10般進一步包含：一選擇電路1010（例如一多工器），用來接收該第一偵測訊號與第二相位偵測訊號或接收該振盪控制訊號與該第二相位控制訊號，並依據一選擇控制訊號輸出該第一偵測訊號至該第一濾波器910或輸出該振盪控制訊號至該振盪器116，藉此產生該共用時脈，其中選擇控制訊號可由一控制電路（未顯示）產生，或是一固定或可變的儲存值。再者，同樣在圖9的基礎下，振盪器116之一實施例包含一數位控制振盪器，用來依據該振盪控制訊號產生該共用時脈，其於本例中為一單一時脈或複數個多相位時脈；回授電路118之一實施例包含一除頻器（當第一相位偵測電路112之取樣頻率低於第一通道訊號之頻率），或是一無頻率調整之回授路徑（當第一相位偵測電路112之取樣頻率等於第一通道訊號之頻率），用來依據該共用時脈提供該第一時脈；第二相位控制電路124包含一第二濾波器（例如一數位低通濾波器），用來依據該第二相位偵測訊號產生該第二相位控制訊號；以及第二時脈輸出電路126包含一第二相位旋轉器或其它已知/自行設計且適用的相位選擇器，用來依據該共用時脈產生該第二時脈並依據該第二相位控制訊號決定該第二時脈之相位。
同樣在第一通道訊號為資料訊號的前提下，除上述之數位解決方案外，圖1之多通道時序回復裝置100亦可透過類比手段來實現，此時，如圖11所示，振盪控制電路114之一實施例包含：一第一電荷幫浦1110（CP），用來依據該第一偵測訊號產生一第一頻率調整訊號；以及一第一濾波器1120（Filter）（例如一低通濾波器），用來依據該第一頻率調整訊號產生該振盪控制訊號。而在圖11的基礎下，若欲保留振盪器116依據前述第二相位偵測訊號或第二相位控制訊號來產生共用時脈的可能性，多通道時序回復裝置100可如圖12般進一步包含：一選擇電路1210（例如一多工器），用來接收該第一偵測訊號、該第一頻率調整訊號或該振盪控制訊號，與接收該第二相位偵測訊號或其衍生訊號，並依據一選擇控制訊號輸出該第一偵測訊號至該第一電荷幫浦1110、輸出該第一頻率調整訊號至該第一濾波器1120或輸出該振盪控制訊號至該振盪器116，藉此產生該共用時脈，其中選擇控制訊號可由一控制電路（未顯示）產生，或是一固定或可變的儲存值。同樣在圖11的基礎下，振盪器116之一實施例包含一電壓控制振盪器，用來依據該振盪控制訊號產生該共用時脈，其於本例中為一單一時脈或複數個多相位時脈；回授電路118包含一除頻器或是一無頻率調整之回授路徑，用來依據該共用時脈提供該第一時脈；第二相位控制電路124包含一第二電荷幫浦與一第二濾波器（例如一低通濾波器），分別用來依據第二相位偵測訊號產生一第二頻率調整訊號以及依據該第二頻率調整訊號產生該第二相位控制訊號；以及第二時脈輸出電路126包含一第二電壓控制延遲線或其它已知/自行設計且適用的相位決定電路，用來依據該共用時脈產生該第二時脈並依據該第二相位控制訊號決定該第二時脈之相位。
請注意，前述之偵測電路（例如第一相位及/或頻率偵測電路122以及第二與第三相位偵測電路122、132）可經由已知或自行設計的偵測手段來實現。舉例而言，在圖9的基礎上，第一相位及/或頻率偵測電路112如圖13所示包含：一第一取樣單元1310（Sampler），用來依據該第一通道訊號產生一第一取樣訊號；一第一解多工單元1320（Demux），用來依據該第一取樣訊號產生一第一輸出訊號；以及一第一相位偵測單元1330（PD），用來依據該第一輸出訊號產生該第一偵測訊號。類似地，第二相位偵測電路122包含：一第二取樣單元1340，用來依據該第二通道訊號產生一第二取樣訊號；一第二解多工單元1350，用來依據該第二取樣訊號產生一第二輸出訊號；以及一第二相位偵測單元1360，用來依據該第二輸出訊號產生該第二相位偵測訊號。原則上，同一實施例中每一相位偵測電路之架構均相同或均等。
請注意，前述各實施例中，任二資料訊號（例如圖4之第二與第三通道訊號，或圖9之第一與第二通道訊號）之頻率相同，相位不同或相同；而時脈訊號（例如圖4之第一通道訊號）之頻率與任一資料訊號之頻率不同或相同，舉例來說，時脈訊號之頻率與任一資料訊號之頻率間存在一整數倍數關係。
前揭各實施例包含一或複數個技術特徵，於實施為可能的前提下，本技術領域人士可依本發明之揭露內容及自身的需求選擇性地實施任一實施例之部分或全部技術特徵，或者選擇性地實施複數個實施例之部分或全部技術特徵之組合，藉此增加實施本發明的彈性。另外，本說明書之用語「第一、第二…」等等是用於元件命名以資區別，非指排序關係、功能限制或申請範圍的限制。
綜上所述，本發明之多通道時序回復裝置能夠產生共用時脈，以減少電路面積與功耗，並能應用於無時脈通道與有時脈通道之多通道傳輸，且該多通道時序回復裝置能夠以數位或類比手段來實現，藉此因應不同實施與應用的需求。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100‧‧‧多通道時序回復裝置
110‧‧‧第一通道時序回復電路
112‧‧‧第一相位及/或頻率偵測電路
114‧‧‧振盪控制電路
116‧‧‧振盪器
118‧‧‧回授電路
120‧‧‧第二通道時序回復電路
122‧‧‧第二相位偵測電路
124‧‧‧第二相位控制電路
126‧‧‧第二時脈輸出電路
130‧‧‧第三通道時序回復電路
132‧‧‧第三相位偵測電路
134‧‧‧第三相位控制電路
136‧‧‧第三時脈輸出電路
510‧‧‧TDC（時間至數位轉換器）
520‧‧‧Filter（第一濾波器）
610‧‧‧選擇電路
710‧‧‧CP（第一電荷幫浦）
720‧‧‧Filter（第一濾波器）
810‧‧‧選擇電路
910‧‧‧Filter（第一濾波器）
1010‧‧‧選擇電路
1110‧‧‧CP（第一電荷幫浦）
1120‧‧‧Filter（第一濾波器）
1210‧‧‧選擇電路
1310‧‧‧Sampler（第一取樣單元）
1320‧‧‧Demux（第一解多工單元）
1330‧‧‧PD（第一相位偵測單元）
1340‧‧‧Sampler（第二取樣單元）
1350‧‧‧Demux（第二解多工單元）
1360‧‧‧PD（第二相位偵測單元）
圖1是本發明之多通道時序回復裝置之一實施例的示意圖； 圖2是顯示埠訊號時序圖； 圖3是高解析度多媒體介面訊號時序圖； 圖4是圖1之多通道時序回復裝置依據時脈訊號產生共用時脈之一實施例的示意圖； 圖5是圖4之多通道時序回復裝置以數位手段來實現的一實施例的示意圖； 圖6是圖5之實施例進一步包含選擇電路的示意圖； 圖7是圖4之多通道時序回復裝置以類比手段來實現的一實施例的示意圖； 圖8是圖7之實施例進一步包含選擇電路的示意圖； 圖9是圖1之多通道時序回復裝置依據資料訊號產生共用時脈之一數位方案的實施例的示意圖； 圖10是圖9之實施例進一步包含選擇電路的示意圖； 圖11是圖1之多通道時序回復裝置依據資料訊號產生共用時脈之一類比方案的實施例的示意圖； 圖12是圖11之實施例進一步包含選擇電路的示意圖；以及 圖13是圖1之第一相位及/或頻率偵測電路與第二相位偵測電路之一實施例的示意圖。
100‧‧‧多通道時序回復裝置
110‧‧‧第一通道時序回復電路
112‧‧‧第一相位及/或頻率偵測電路
114‧‧‧振盪控制電路
116‧‧‧振盪器
118‧‧‧回授電路
120‧‧‧第二通道時序回復電路
122‧‧‧第二相位偵測電路
124‧‧‧第二相位控制電路
126‧‧‧第二時脈輸出電路

Claims (20)

  1. 一種多通道時序回復裝置，用來產生一共用時脈以供複數個資料通道運作，包含：一第一通道時序回復電路，用來產生該共用時脈，包含：一第一相位及/或頻率偵測電路，用來依據一第一時脈偵測一第一通道訊號以產生一第一偵測訊號；一振盪控制電路，用來依據該第一偵測訊號產生一振盪控制訊號，其中該振盪控制電路包含下列其中之一：一時間至數位轉換器與一第一數位濾波器之組合；一第一電荷幫浦與一第一類比濾波器之組合；以及一數位濾波器；一振盪器，用來依據該振盪控制訊號產生該共用時脈；以及一回授電路，用來依據該共用時脈提供該第一時脈；一第二通道時序回復電路，用來依據該共用時脈產生一第二時脈，包含：一第二相位偵測電路，用來依據該第二時脈偵測一第二通道訊號以產生一第二相位偵測訊號；一第二相位控制電路，用來依據該第二相位偵測訊號產生一第二相位控制訊號；以及一第二時脈輸出電路，用來依據該共用時脈產生該第二時脈，並依據該第二相位控制訊號決定該第二時脈之相位；以及一選擇電路，用來接收該第一偵測訊號或其衍生訊號與該第二相位偵測訊號或其衍生訊號，並依據一選擇控制訊號輸出該第一偵測訊號或其衍生訊號至該振盪控制電路或該振盪器。
  2. 如申請專利範圍第1項所述之多通道時序回復裝置，進一步包含：一第三通道時序回復電路，用來依據該共用時脈產生一第三時脈，包含：一第三相位偵測電路，用來依據該第三時脈偵測一第三通道訊號以產生一第三相位偵測訊號；一第三相位控制電路，用來依據該第三相位偵測訊號產生一第三相位控制訊號；以及一第三時脈輸出電路，用來依據該共用時脈產生該第三時脈，並依據該第三相位控制訊號決定該第三時脈之相位，其中該第一通道訊號是一時脈訊號或一第一資料訊號，該第二與第三通道訊號分別是第二與第三資料訊號。
  3. 如申請專利範圍第2項所述之多通道時序回復裝置，其中該第一通道訊號是該時脈訊號。
  4. 如申請專利範圍第3項所述之多通道時序回復裝置，其中該振盪控制電路包含：該時間至數位轉換器(Timing-to-Digital Converter,TDC)，用來依據該第一偵測訊號產生一頻率調整訊號；以及該第一數位濾波器，用來依據該頻率調整訊號產生該振盪控制訊號。
  5. 如申請專利範圍第4項所述之多通道時序回復裝置，其應用於高解析度多媒體介面(HDMI)架構。
  6. 如申請專利範圍第4項所述之多通道時序回復裝置，其中該振盪器包含一數位控制振盪器(Digital Control Oscillator,DCO)，用來依據該振盪控制訊號產生該共用時脈；該回授電路包含一 除頻器，用來依據該共用時脈產生該第一時脈；該第二相位控制電路包含一第二濾波器，用來依據該第二相位偵測訊號產生該第二相位控制訊號；以及該第二時脈輸出電路包含一第二相位旋轉器(Phase Rotator)，用來依據該共用時脈產生該第二時脈並依據該第二相位控制訊號決定該第二時脈之相位。
  7. 如申請專利範圍第3項所述之多通道時序回復裝置，其中該振盪控制電路包含：該第一電荷幫浦(Charge Pump,CP)，用來依據該第一偵測訊號產生一第一頻率調整訊號；以及該第一類比濾波器，用來依據該第一頻率調整訊號產生該振盪控制訊號。
  8. 如申請專利範圍第7項所述之多通道時序回復裝置，其應用於高解析度多媒體介面(HDMI)架構。
  9. 如申請專利範圍第7項所述之多通道時序回復裝置，其中該振盪器包含一電壓控制振盪器(Voltage Control Oscillator,VCO)，用來依據該振盪控制訊號產生該共用時脈；該回授電路包含一除頻器，用來依據該共用時脈產生該第一時脈；該第二相位控制電路包含一第二電荷幫浦與一第二濾波器，分別用來依據第二相位偵測訊號產生一第二頻率調整訊號以及依據該第二頻率調整訊號產生該第二相位控制訊號；以及該第二時脈輸出電路包含一第二電壓控制延遲線(Voltage Control Delay Line,VCDL)，用來依據該共用時脈產生該第二時脈並依據該第二相位控制訊號決定該第二時脈之相位。
  10. 如申請專利範圍第2項所述之多通道時序回復裝置，其中該第一通道訊號是該第一資料訊號。
  11. 如申請專利範圍第10項所述之多通道時序回復裝置，其中該振盪控制電路包含：該數位濾波器，用來依據該第一偵測訊號產生該振盪控制訊號。
  12. 如申請專利範圍第11項所述之多通道時序回復裝置，其應用於顯示埠(DisplayPort)架構。
  13. 如申請專利範圍第11項所述之多通道時序回復裝置，其中該振盪器包含一數位控制振盪器，用來依據該振盪控制訊號產生該共用時脈；該回授電路包含一除頻器，或是一無頻率調整之回授路徑，用來依據該共用時脈提供該第一時脈；該第二相位控制電路包含一第二濾波器，用來依據該第二相位偵測訊號產生該第二相位控制訊號；以及該第二時脈輸出電路包含一第二相位旋轉器，用來依據該共用時脈產生該第二時脈並依據該第二相位控制訊號決定該第二時脈之相位。
  14. 如申請專利範圍第10項所述之多通道時序回復裝置，其中該振盪控制電路包含：該第一電荷幫浦，用來依據該第一偵測訊號產生一第一頻率調整訊號；以及該第一類比濾波器，用來依據該第一頻率調整訊號產生該振盪控制訊號。
  15. 如申請專利範圍第14項所述之多通道時序回復裝置，其應用於顯示埠(DisplayPort)架構。
  16. 如申請專利範圍第14項所述之多通道時序回復裝置，其中該振盪器包含一電壓控制振盪器，用來依據該振盪控制訊號產生該共用時脈；該回授電路包含一除頻器，或是一無頻率調整之回授路徑用來依據該共用時脈產生該第一時脈；該第二相位控制電路包含一第二電荷幫浦與一第二濾波器，分別用來依據第 二相位偵測訊號產生一第二頻率調整訊號以及依據該第二頻率調整訊號產生該第二相位控制訊號；以及該第二時脈輸出電路包含一第二電壓控制延遲線，用來依據該共用時脈產生該第二時脈並依據該第二相位控制訊號決定該第二時脈之相位。
  17. 如申請專利範圍第1項所述之多通道時序回復裝置，其中該第一相位及/或頻率偵測電路包含：一第一取樣單元，用來依據該第一通道訊號產生一第一取樣訊號；一第一解多工單元，用來依據該第一取樣訊號產生一第一輸出訊號；以及一第一相位偵測單元，用來依據該第一輸出訊號產生該第一偵測訊號，以及該第二相位偵測電路包含：一第二取樣單元，用來依據該第二通道訊號產生一第二取樣訊號；一第二解多工單元，用來依據該第二取樣訊號產生一第二輸出訊號；以及一第二相位偵測單元，用來依據該第二輸出訊號產生該第二相位偵測訊號。
  18. 一種多通道時序回復裝置，用來產生一共用時脈以供複數個資料通道運作，包含：一第一通道時序回復電路，用來產生該共用時脈，包含：一第一相位及/或頻率偵測電路，用來依據一第一時脈偵測一第一通道訊號以產生一第一偵測訊號；一振盪控制電路，用來依據該第一偵測訊號產生一振盪控制訊號； 一振盪器，用來依據該振盪控制訊號產生該共用時脈；以及一回授電路，用來依據該共用時脈產生該第一時脈；一第二通道時序回復電路，用來依據該共用時脈產生一第二時脈，包含：一第二相位偵測電路，用來依據該第二時脈偵測一第二通道訊號以產生一第二相位偵測訊號；一第二相位控制電路，用來依據該第二相位偵測訊號產生一第二相位控制訊號；以及一第二時脈輸出電路，用來依據該共用時脈產生該第二時脈，並依據該第二相位控制訊號決定該第二時脈之相位；以及一選擇電路，用來接收該第一偵測訊號或其衍生訊號與該第二相位偵測訊號或其衍生訊號，並依據一選擇控制訊號輸出該第一偵測訊號或其衍生訊號至該振盪控制電路或該振盪器。
  19. 如申請專利範圍第18項所述之多通道時序回復裝置，進一步包含：一第三通道時序回復電路，用來依據該共用時脈產生一第三時脈，包含：一第三相位偵測電路，用來依據該第三時脈偵測一第三通道訊號以產生一第三相位偵測訊號；一第三相位控制電路，用來依據該第三相位偵測訊號產生一第三相位控制訊號；以及一第三時脈輸出電路，用來依據該共用時脈產生該第三時脈，並依據該第三相位控制訊號決定該第三時脈之相位， 其中該第一通道訊號是一時脈訊號或一第一資料訊號，該第二與第三通道訊號分別是第二與第三資料訊號。
  20. 如申請專利範圍第19項所述之多通道時序回復裝置，其中該時脈訊號之頻率與第二及第三資料訊號之頻率不同。
TW103127390A 2014-08-08 2014-08-08 多通道時序回復裝置 TWI547102B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103127390A TWI547102B (zh) 2014-08-08 2014-08-08 多通道時序回復裝置
US14/817,588 US9313019B2 (en) 2014-08-08 2015-08-04 Multi-channel timing recovery device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103127390A TWI547102B (zh) 2014-08-08 2014-08-08 多通道時序回復裝置

Publications (2)

Publication Number Publication Date
TW201607248A TW201607248A (zh) 2016-02-16
TWI547102B true TWI547102B (zh) 2016-08-21

Family

ID=55268254

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127390A TWI547102B (zh) 2014-08-08 2014-08-08 多通道時序回復裝置

Country Status (2)

Country Link
US (1) US9313019B2 (zh)
TW (1) TWI547102B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI519119B (zh) * 2014-04-17 2016-01-21 創意電子股份有限公司 時脈資料回復電路與方法
US10447282B2 (en) 2017-07-20 2019-10-15 Qualcomm Incorporated Phase locked loop (PLL)
CN110417407B (zh) 2018-04-27 2022-11-22 瑞昱半导体股份有限公司 时钟数据恢复装置
TWI768690B (zh) * 2021-01-29 2022-06-21 瑞昱半導體股份有限公司 無參考時脈之時脈資料回復裝置及其方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694062A (en) * 1996-02-02 1997-12-02 Lsi Logic Corporation Self-timed phase detector and method
US6204705B1 (en) 1999-05-28 2001-03-20 Kendin Communications, Inc. Delay locked loop for sub-micron single-poly digital CMOS processes
JP4542286B2 (ja) * 2001-06-06 2010-09-08 富士通株式会社 並列信号自動位相調整回路
US7158587B2 (en) 2001-09-18 2007-01-02 Agere Systems Inc. Multi-channel serdes receiver for chip-to-chip and backplane interconnects and method of operation thereof
US7110485B2 (en) * 2002-09-26 2006-09-19 Stmicroelectronics, Inc. System and method for clock synchronization of multi-channel baud-rate timing recovery systems
JP4468298B2 (ja) * 2005-12-28 2010-05-26 富士通株式会社 適応的遅延調整を有する位相補間器
US20080218226A1 (en) * 2007-03-06 2008-09-11 Texas Instruments Incorporated Circuits and apparatus to implement digital phase locked loops
US7860190B2 (en) * 2007-03-19 2010-12-28 Quantum Corporation Multi-channel timing recovery system
US20100085086A1 (en) * 2008-07-29 2010-04-08 Fujitsu Limited Digital Frequency Detector
KR101169210B1 (ko) 2009-02-13 2012-07-27 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치

Also Published As

Publication number Publication date
US20160043862A1 (en) 2016-02-11
TW201607248A (zh) 2016-02-16
US9313019B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
TWI547102B (zh) 多通道時序回復裝置
US20140037033A1 (en) Techniques for Varying a Periodic Signal Based on Changes in a Data Rate
US9008261B2 (en) Circuits and methods for using a flying-adder synthesizer as a fractional frequency divider
US8922264B1 (en) Methods and apparatus for clock tree phase alignment
RU2011103161A (ru) Электронная схема, электронное устройство и способ цифровой обработки сигналов
US10141940B2 (en) Forwarded clock receiver based on delay-locked loop
US8994431B2 (en) Flip-flop circuit having set/reset circuit
WO2012147258A1 (ja) チャネル間スキュー調整回路
TW201534941A (zh) 半導體裝置及具有該半導體裝置之半導體系統
TW201635714A (zh) 相位內插器及時脈與資料回復電路
US8816743B1 (en) Clock structure with calibration circuitry
US8868827B2 (en) FIFO apparatus for the boundary of clock trees and method thereof
US9935639B2 (en) Frequency divider and phase-locked loop including the same
US9780767B2 (en) Clock generating circuit and semiconductor apparatus including the same
Soh et al. A 2.5–12.5 Gbps interpolator-based clock and data recovery circuit for FPGA
TWI700914B (zh) 時脈資料回復裝置
JP2007053685A (ja) 半導体集積回路装置
TWI473432B (zh) 多相位時脈除頻器
JP2013034087A (ja) シリアル通信用インターフェース回路及びパラレルシリアル変換回路
KR102163877B1 (ko) Serdes 회로 구동 방법
US20120126862A1 (en) Frequency divider with phase selection functionality
US20160142058A1 (en) Delay circuit
Tsimpos et al. Multi-rate phase interpolator for high speed serial interfaces
US20150365071A1 (en) Capacitance phase interpolation circuit and method thereof, and multi-phase generator applying the same
CN105450221B (zh) 多信道时序恢复装置