CN105450221B - 多信道时序恢复装置 - Google Patents

多信道时序恢复装置 Download PDF

Info

Publication number
CN105450221B
CN105450221B CN201410404078.XA CN201410404078A CN105450221B CN 105450221 B CN105450221 B CN 105450221B CN 201410404078 A CN201410404078 A CN 201410404078A CN 105450221 B CN105450221 B CN 105450221B
Authority
CN
China
Prior art keywords
signal
clock pulse
phase
circuit
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410404078.XA
Other languages
English (en)
Other versions
CN105450221A (zh
Inventor
吴佩憙
张丰证
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201410404078.XA priority Critical patent/CN105450221B/zh
Publication of CN105450221A publication Critical patent/CN105450221A/zh
Application granted granted Critical
Publication of CN105450221B publication Critical patent/CN105450221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种多信道时序恢复装置。该装置包含:第一信道时序恢复电路,产生共用时脉,包含:第一相位及/或频率侦测电路,依据第一时脉侦测第一信道信号以产生第一侦测信号;振荡控制电路,依据该第一侦测信号产生振荡控制信号;振荡器,依据该振荡控制信号产生该共用时脉;以及反馈电路,依据该共用时脉提供该第一时脉;及第二信道时序恢复电路,依据该共用时脉产生第二时脉,包含:第二相位侦测电路,依据该第二时脉侦测第二信道信号以产生第二相位侦测信号;第二相位控制电路,依据该第二相位侦测信号产生第二相位控制信号;以及第二时脉输出电路,依据该共用时脉产生该第二时脉,并依据该第二相位控制信号决定该第二时脉的相位。

Description

多信道时序恢复装置
技术领域
本发明是关于时序恢复装置,尤其是关于多信道时序恢复装置。
背景技术
更多现有技术的内容可由下列文献得知:
(1)Behzad Razavi"光通信集成电路设计(Design of integrated circuits foroptical communications)"波士顿:麦格罗-希尔出版社(Boston:McGraw-Hill),c2003.pp.306-309;
(2)Guanghua Shu,Saurabh Saxena,Woo-Seok Choi,Mrunmay Talegaonkar,Rajesh Inti,Amr Elshazly,Brian Young and Pavan Kumar Hanumolu,“一使用相位旋转锁位回路的无参考时脉与数据恢复电路(A Reference-Less Clock and Data RecoveryCircuit Using Phase-Rotating Phase-Locked Loop),”国际电机电子工程师学会,固态电路期刊,2014年4月第49卷第4期,第1036-1047页(IEEE J.Solid-State Circuits,vol.49,no.4,pp.1036–1047,April.2014.);
(3)专利号7158587的美国专利;
(4)专利号6204705的美国专利;以及
(5)公开号2011/0286562的美国专利申请。
发明内容
鉴于现有技术的不足,本发明的一目的在于提出一种多信道时序恢复装置,以解决现有技术的问题。
本发明的另一目的在于提出一种多信道时序恢复装置,可应用于无时脉信道的多信道传输,并可减少电路面积与功耗。
本发明的又一目的在于提出一种多信道时序恢复装置,可藉由选择电路适应性地支援有时脉信道及无时脉信道的多信道传输。
本发明提出一种多信道时序恢复装置,用来产生一共用时脉以供多个数据信道运作。该多信道时序恢复装置的一实施例包含:一第一信道时序恢复电路,用来产生一共用时脉;以及一第二信道时序恢复电路,用来依据该共用时脉产生一第二时脉。所述第一信道时序恢复电路包含:一第一相位及/或频率侦测电路,用来依据一第一时脉侦测一第一信道信号以产生一第一侦测信号;一振荡控制电路,用来依据该第一侦测信号产生一振荡控制信号;一振荡器,用来依据该振荡控制信号产生该共用时脉;以及一反馈电路,用来依据该共用时脉提供该第一时脉。所述第二信道时序恢复电路包含:一第二相位侦测电路,用来依据该第二时脉侦测一第二信道信号以产生一第二相位侦测信号;一第二相位控制电路,用来依据该第二相位侦测信号产生一第二相位控制信号;以及一第二时脉输出电路,用来依据该共用时脉产生该第二时脉,并依据该第二相位控制信号决定该第二时脉的相位。本实施例中,第一信道信号可为时脉信号或数据信号;而第二信道信号为数据信号。
前述多信道时序恢复装置的另一实施例包含:一第一信道时序恢复电路,用来产生一共用时脉;一第二信道时序恢复电路,用来依据该共用时脉产生一第二时脉;以及一选择电路,用来输出一第一侦测信号或其衍生信号至该第一信道时序恢复电路,以供其产生该共用时脉。所述第一信道时序恢复电路包含:一第一相位及/或频率侦测电路,用来依据一第一时脉侦测一第一信道信号以产生一第一侦测信号;一振荡控制电路,用来依据该第一侦测信号产生一振荡控制信号;一振荡器,用来依据该振荡控制信号产生该共用时脉;以及一反馈电路,用来依据该共用时脉提供该第一时脉。所述第二信道时序恢复电路包含:一第二相位侦测电路,用来依据该第二时脉侦测一第二信道信号以产生一第二相位侦测信号;一第二相位控制电路,用来依据该第二相位侦测信号产生一第二相位控制信号;以及一第二时脉输出电路,用来依据该共用时脉产生该第二时脉,并依据该第二相位控制信号决定该第二时脉的相位。所述选择电路用来接收该第一侦测信号或其衍生信号与接收该第二相位侦测信号或其衍生信号,并依据一选择控制信号输出该第一侦测信号或其衍生信号至该振荡控制电路或该振荡器。本实施例中,第一信道信号可为时脉信号或数据信号;而第二信道信号为数据信号。
有关本发明的特征、实作与功效,兹配合附图作较佳实施例详细说明如下。
附图说明
图1是本发明的多信道时序恢复装置的一实施例的示意图;
图2是显示端口信号时序图;
图3是高解析度多媒体界面信号时序图;
图4是图1的多信道时序恢复装置依据时脉信号产生共用时脉的一实施例的示意图;
图5是图4的多信道时序恢复装置以数字手段来实现的一实施例的示意图;
图6是图5的实施例进一步包含选择电路的示意图;
图7是图4的多信道时序恢复装置以模拟手段来实现的一实施例的示意图;
图8是图7的实施例进一步包含选择电路的示意图;
图9是图1的多信道时序恢复装置依据数据信号产生共用时脉的一数字方案的实施例的示意图;
图10是图9的实施例进一步包含选择电路的示意图;
图11是图1的多信道时序恢复装置依据数据信号产生共用时脉的一模拟方案的实施例的示意图;
图12是图11的实施例进一步包含选择电路的示意图;以及
图13是图1的第一相位及/或频率侦测电路与第二相位侦测电路的一实施例的示意图。
其中,附图标记说明如下:
100 多信道时序恢复装置
110 第一信道时序恢复电路
112 第一相位及/或频率侦测电路
114 振荡控制电路
116 振荡器
118 反馈电路
120 第二信道时序恢复电路
122 第二相位侦测电路
124 第二相位控制电路
126 第二时脉输出电路
130 第三信道时序恢复电路
132 第三相位侦测电路
134 第三相位控制电路
136 第三时脉输出电路
510 TDC(时间至数字转换器)
520 Filter(第一滤波器)
610 选择电路
710 CP(第一电荷泵)
720 Filter(第一滤波器)
810 选择电路
910 Filter(第一滤波器)
1010 选择电路
1110 CP(第一电荷泵)
1120 Filter(第一滤波器)
1210 选择电路
1310 Sampler(第一取样单元)
1320 Demux(第一解多工单元)
1330 PD(第一相位侦测单元)
1340 Sampler(第二取样单元)
1350 Demux(第二解多工单元)
1360 PD(第二相位侦测单元)
具体实施方式
以下说明内容的技术用语是参照本技术领域的习惯用语,如本说明书对部分用语有加以说明或定义,该部分用语的解释应以本说明书的说明或定义为准。另外,在实施为可能的前提下,本说明书所描述的物件间的相对关系可包含直接或间接的关系,所谓「间接」是指物件间尚有中间物或物理空间的存在。此外,以下内容是关于时序恢复,对于本领域习见的技术或原理,若不涉及本发明的技术特征,将不予赘述。再者,附图中元件的形状、尺寸以及比例等仅为示意,是供本技术领域技术人员了解本发明之用,非对本发明的实施范围加以限制。
本发明的多信道时序恢复装置能够应用于多信道传输(例如多信道串列传输)的数据与时脉恢复(Clock and Data Recovery)架构,像是快速周边组件互连(PeripheralComponent Interconnect Express,PCIE)架构、双倍数据率(Double Data Rate,DDR)架构、显示端口(DisplayPort)架构、高解析度多媒体界面(High Definition MultimediaInterface,HDMI)架构、低压差分信号(Low Voltage Differential Signal,LVDS)架构等。无论在有无来自于传送端的参考时脉的情形下,本发明均可产生一共用时脉以供多个数据信道运作,藉此减少电路面积与功耗,并提高应用相容性,更精确地说,本发明针对有时脉信道与无时脉信道的多信道时序恢复应用提供了数字与模拟解决方案,以满足不同的应用与实施需求。
请参阅图1,其是本发明的多信道时序恢复装置的一实施例的示意图,如图1所示,多信道时序恢复装置100包含:一第一信道时序恢复电路110,用来接收一第一信道信号,并据以产生一共用时脉;以及一第二信道时序恢复电路120,用来接收一第二信道信号,依据该共用时脉产生一第二时脉,并依据该第二信道信号决定该第二时脉的相位。上述第一信道信号可以是时脉信号或数据信号,而第二信道信号是数据信号;当第一信道信号是时脉信号时,多信道时序恢复装置100会再包含至少一数据信道时序恢复电路(例如图4的第三信道时序恢复电路130),以达成本发明支援多个数据信道的时序恢复的目的。本实施例中,第一信道时序恢复电路110包含:一第一相位及/或频率侦测电路112,用来依据一第一时脉侦测一第一信道信号(例如时脉信号或数据信号)以产生一第一侦测信号;一振荡控制电路114,用来依据该第一侦测信号产生一振荡控制信号;一振荡器116,用来依据该振荡控制信号产生前述共用时脉;以及一反馈电路118,用来依据该共用时脉提供该第一时脉予第一相位及/或频率侦测电路112,其中振荡控制电路114、振荡器116与反馈电路118会随着不同的实施需求而以不同的手段来实现,此部分容后分说。另外,前述第二信道时序恢复电路120包含:一第二相位侦测电路122,用来依据前述第二时脉侦测一第二信道信号以产生一第二相位侦测信号;一第二相位控制电路124,用来依据该第二相位侦测信号产生一第二相位控制信号;以及一第二时脉输出电路126,用来依据该共用时脉提供该第二时脉予第二相位侦测电路122,并依据该第二相位控制信号决定该第二时脉的相位,其中第二相位控制电路124与第二时脉输出电路126会随着不同的实施需求而以不同的手段来实现,此部分于接下来的实施例中会有更清楚的说明。
如前所述,图1的多信道时序恢复装置100可通过数字与模拟的手段来实现,且支援多个数据信道的时序恢复,举例来说,前述第一与第二信道信号均为数据信号,如图2的显示端口(DisplayPort)信号时序图所示,且显示端口信号尚包含第三与第四信道信号,二者同为数据信号;另举例而言,前述第一与第二信道信号分别为时脉信号与数据信号,如图3的高解析度多媒体界面(HDMI)信号时序图所示,且高解析度多媒体界面信号尚包含第三与第四信道信号,本例中,第二、第三与第四信道信号分别是红、绿、蓝数据信号。
承前所述,当第一信道信号是时脉信号时,由于本发明的目的在于支援多个数据信道的时序恢复,多信道时序恢复装置100会如图4般进一步包含:一第三信道时序恢复电路130,用来接收一第三信道信号,依据前述共用时脉产生一第三时脉,并依据该第三信道信号决定该第三时脉的相位。更详细地说,第三信道信号是数据信号,且第三信道时序恢复电路130包含:一第三相位侦测电路132,用来依据该第三时脉侦测该第三信道信号以产生一第三相位侦测信号;一第三相位控制电路134,用来依据该第三相位侦测信号产生一第三相位控制信号;以及一第三时脉输出电路136,用来依据该共用时脉产生该第三时脉,并依据该第三相位控制信号决定该第三时脉的相位。
请参阅图5,若欲通过数字手段来实现图4的多信道时序恢复装置100时,振荡控制电路114的一实施例包含:一时间至数字转换器(Timing-to-Digital Converter,TDC)510,用来依据前述第一侦测信号产生一频率调整信号;以及一第一滤波器520(Filter),用来依据该频率调整信号产生前述振荡控制信号,其中时间至数字转换器510单独而言属本领域的公知技艺,而第一滤波器520例如是一数字低通滤波器,单独而言亦属本领域的通常技艺。另外,在图5的实施例的基础下,若欲保留依据前述第二/第三相位侦测信号或第二/第三相位控制信号来产生共用时脉的可能性,亦即保留本实施例应用于无时脉信道的多信道传输的可能性,多信道时序恢复装置100可如图6般进一步包含:一选择电路610(例如一多工器),用来接收该频率调整信号或振荡控制信号,与接收该第二及/或第三相位侦测信号或接收该第二及/或第三相位控制信号,并依据一选择控制信号输出该频率调整信号至该第一滤波器520或输出该振荡控制信号至该振荡器116,藉此产生该共用时脉,其中选择控制信号可由一控制电路(未显示)产生,或是一固定或可变的储存值。再者,同样在图4与图5的实施例的基础下,振荡器116的一实施例包含一数字控制振荡器(Digital ControlOscillator,DCO),用来依据该振荡控制信号产生该共用时脉,其于本例中为一单一时脉,非多个多相位时脉(例如一同相时脉与一正交相时脉);反馈电路118的一实施例包含一除频器(例如十倍除频器),用来依据该共用时脉产生该第一时脉;第二/第三相位控制电路124/134的一实施例包含一第二/第三滤波器(例如一数字低通滤波器),用来依据该第二/第三相位侦测信号产生该第二/第三相位控制信号;以及第二/第三时脉输出电路126/136的一实施例包含一第二/第三相位旋转器(Phase Rotator)或其它已知/自行设计且适用的相位选择器,用来依据该共用时脉产生该第二/第三时脉并依据该第二/第三相位控制信号决定该第二/第三时脉的相位。原则上,同一实施例中用来接收数据信号的数据信道时序恢复电路(例如第二与第三信道时序恢复电路120、130)的电路架构均相同或均等。
除图5的数字解决方案外,图4的多信道时序恢复装置100亦可通过模拟手段来实现,此时,如图7所示,振荡控制电路114的一实施例包含:一第一电荷泵(Charge Pump,CP)710,用来依据该第一侦测信号产生一第一频率调整信号;以及一第一滤波器720(Filter),用来依据该第一频率调整信号产生该振荡控制信号,其中第一电荷泵710单独而言属本领域的公知技艺,而第一滤波器720例如是一低通滤波器,单独而言亦属本领域的通常技艺。而在图4与图7的实施例的基础下,若欲保留依据前述第二/第三相位侦测信号或第二/第三相位控制信号来产生共用时脉的可能性,亦即保留本实施例应用于无时脉信道的多信道传输的可能性,多信道时序恢复装置100可如图8般进一步包含:一选择电路810(例如一多工器),用来接收该第一侦测信号、该第一频率调整信号或该振荡控制信号,以及接收该第二及/或第三相位侦测信号或其衍生信号,并依据一选择控制信号输出该第一侦测信号至该第一电荷泵710、输出该第一频率调整信号至该第一滤波器720、或输出该振荡控制信号至该振荡器116,藉此产生该共用时脉,其中选择控制信号可由一控制电路(未显示)产生,或是一固定或可变的储存值。同样在图7的实施例的基础下,振荡器116的一实施例包含一电压控制振荡器(Voltage Control Oscillator,VCO),用来依据该振荡控制信号产生该共用时脉,其于本例中为一单一时脉,非多个多相位时脉(例如一同相时脉与一正交相时脉);反馈电路118的一实施例包含一除频器(例如一十倍除频器),用来依据该共用时脉产生该第一时脉;第二/第三相位控制电路124/134包含一第二/第三电荷泵与一第二/第三滤波器(例如一低通滤波器),分别用来依据第二/第三相位侦测信号产生一第二/第三频率调整信号以及依据该第二/第三频率调整信号产生该第二/第三相位控制信号;以及第二/第三时脉输出电路126/136的一实施例包含一第二/第三电压控制延迟线(Voltage ControlDelay Line,VCDL)或其它已知/自行设计且适用的相位决定电路,用来依据该共用时脉产生该第二/第三时脉并依据该第二/第三相位控制信号决定该第二/第三时脉的相位。请注意,同一实施例中用来接收数据信号的数据信道时序恢复电路(例如第二与第三信道时序恢复电路120、130)的电路架构均相同或均等。
另一方面,当前述第一信道信号是数据信号时,若欲通过数字手段来实现图1的多信道时序恢复装置100,振荡控制电路114的一实施例如图9所示包含:一第一滤波器910(Filter)(例如一数字低通滤波器),用来依据该第一侦测信号产生该振荡控制信号。另外,在图9的基础下,若欲保留依据前述第二相位侦测信号或第二相位控制信号来产生共用时脉的可能性,多信道时序恢复装置100可如图10般进一步包含:一选择电路1010(例如一多工器),用来接收该第一侦测信号与第二相位侦测信号或接收该振荡控制信号与该第二相位控制信号,并依据一选择控制信号输出该第一侦测信号至该第一滤波器910或输出该振荡控制信号至该振荡器116,藉此产生该共用时脉,其中选择控制信号可由一控制电路(未显示)产生,或是一固定或可变的储存值。再者,同样在图9的基础下,振荡器116的一实施例包含一数字控制振荡器,用来依据该振荡控制信号产生该共用时脉,其于本例中为一单一时脉或多个多相位时脉;反馈电路118的一实施例包含一除频器(当第一相位侦测电路112的取样频率低于第一信道信号的频率),或是一无频率调整的反馈路径(当第一相位侦测电路112的取样频率等于第一信道信号的频率),用来依据该共用时脉提供该第一时脉;第二相位控制电路124包含一第二滤波器(例如一数字低通滤波器),用来依据该第二相位侦测信号产生该第二相位控制信号;以及第二时脉输出电路126包含一第二相位旋转器或其它已知/自行设计且适用的相位选择器,用来依据该共用时脉产生该第二时脉并依据该第二相位控制信号决定该第二时脉的相位。
同样在第一信道信号为数据信号的前提下,除上述的数字解决方案外,图1的多信道时序恢复装置100亦可通过模拟手段来实现,此时,如图11所示,振荡控制电路114的一实施例包含:一第一电荷泵1110(CP),用来依据该第一侦测信号产生一第一频率调整信号;以及一第一滤波器1120(Filter)(例如一低通滤波器),用来依据该第一频率调整信号产生该振荡控制信号。而在图11的基础下,若欲保留振荡器116依据前述第二相位侦测信号或第二相位控制信号来产生共用时脉的可能性,多信道时序恢复装置100可如图12般进一步包含:一选择电路1210(例如一多工器),用来接收该第一侦测信号、该第一频率调整信号或该振荡控制信号,与接收该第二相位侦测信号或其衍生信号,并依据一选择控制信号输出该第一侦测信号至该第一电荷泵1110、输出该第一频率调整信号至该第一滤波器1120或输出该振荡控制信号至该振荡器116,藉此产生该共用时脉,其中选择控制信号可由一控制电路(未显示)产生,或是一固定或可变的储存值。同样在图11的基础下,振荡器116的一实施例包含一电压控制振荡器,用来依据该振荡控制信号产生该共用时脉,其于本例中为一单一时脉或多个多相位时脉;反馈电路118包含一除频器或是一无频率调整的反馈路径,用来依据该共用时脉提供该第一时脉;第二相位控制电路124包含一第二电荷泵与一第二滤波器(例如一低通滤波器),分别用来依据第二相位侦测信号产生一第二频率调整信号以及依据该第二频率调整信号产生该第二相位控制信号;以及第二时脉输出电路126包含一第二电压控制延迟线或其它已知/自行设计且适用的相位决定电路,用来依据该共用时脉产生该第二时脉并依据该第二相位控制信号决定该第二时脉的相位。
请注意,前述的侦测电路(例如第一相位及/或频率侦测电路122以及第二与第三相位侦测电路122、132)可经由已知或自行设计的侦测手段来实现。举例而言,在图9的基础上,第一相位及/或频率侦测电路112如图13所示包含:一第一取样单元1310(Sampler),用来依据该第一信道信号产生一第一取样信号;一第一解多工单元1320(Demux),用来依据该第一取样信号产生一第一输出信号;以及一第一相位侦测单元1330(PD),用来依据该第一输出信号产生该第一侦测信号。类似地,第二相位侦测电路122包含:一第二取样单元1340,用来依据该第二信道信号产生一第二取样信号;一第二解多工单元1350,用来依据该第二取样信号产生一第二输出信号;以及一第二相位侦测单元1360,用来依据该第二输出信号产生该第二相位侦测信号。原则上,同一实施例中每一相位侦测电路的架构均相同或均等。
请注意,前述各实施例中,任二数据信号(例如图4的第二与第三信道信号,或图9的第一与第二信道信号)的频率相同,相位不同或相同;而时脉信号(例如图4的第一信道信号)的频率与任一数据信号的频率不同或相同,举例来说,时脉信号的频率与任一数据信号的频率间存在一整数倍数关系。
前揭各实施例包含一或多个技术特征,于实施为可能的前提下,本技术领域技术人员可依本发明的公开内容及自身的需求选择性地实施任一实施例的部分或全部技术特征,或者选择性地实施多个实施例的部分或全部技术特征的组合,藉此增加实施本发明的弹性。另外,本说明书的用语「第一、第二…」等等是用于元件命名以资区别,非指排序关系、功能限制或申请范围的限制。
综上所述,本发明的多信道时序恢复装置能够产生共用时脉,以减少电路面积与功耗,并能应用于无时脉信道与有时脉信道的多信道传输,且该多信道时序恢复装置能够以数字或模拟手段来实现,藉此因应不同实施与应用的需求。
虽然本发明的实施例如上所述,然而该些实施例并非用来限定本发明,本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化,凡此种种变化均可能属于本发明所寻求的专利保护范畴,换言之,本发明的专利保护范围须视本说明书的权利要求所界定者为准。

Claims (20)

1.一种多信道时序恢复装置,用来产生一共用时脉以供多个数据信道运作,包含:
一第一信道时序恢复电路,用来产生该共用时脉,包含:
一第一相位及/或频率侦测电路,用来依据一第一时脉侦测一第一信道信号以产生一第一侦测信号;
一振荡控制电路,用来依据该第一侦测信号产生一振荡控制信号;
一振荡器,用来依据该振荡控制信号产生该共用时脉;以及
一反馈电路,用来依据该共用时脉提供该第一时脉;以及
一第二信道时序恢复电路,用来依据该共用时脉产生一第二时脉,包含:
一第二相位侦测电路,用来依据该第二时脉侦测一第二信道信号以产生一第二相位侦测信号;
一第二相位控制电路,用来依据该第二相位侦测信号产生一第二相位控制信号;以及
一第二时脉输出电路,用来依据该共用时脉产生该第二时脉,并依据该第二相位控制信号决定该第二时脉的相位;以及
一选择电路,用来接收该第一侦测信号、该振荡控制信号或一第一频率调整信号,与接收该第二相位侦测信号或其衍生信号,并依据一选择控制信号输出该第一侦测信号、该振荡控制信号或该第一频率调整信号至该振荡控制电路及振荡器其中一者,以产生该共用时脉。
2.如权利要求1所述的多信道时序恢复装置,进一步包含:
一第三信道时序恢复电路,用来依据该共用时脉产生一第三时脉,包含:
一第三相位侦测电路,用来依据该第三时脉侦测一第三信道信号以产生一第三相位侦测信号;
一第三相位控制电路,用来依据该第三相位侦测信号产生一第三相位控制信号;以及
一第三时脉输出电路,用来依据该共用时脉产生该第三时脉,并依据该第三相位控制信号决定该第三时脉的相位,
其中该第一信道信号是一时脉信号或一第一数据信号,该第二与第三信道信号分别是第二与第三数据信号。
3.如权利要求2所述的多信道时序恢复装置,其中该第一信道信号是该时脉信号。
4.如权利要求3所述的多信道时序恢复装置,其中该振荡控制电路包含:
一时间至数字转换器,用来依据该第一侦测信号产生该第一频率调整信号;以及
一第一滤波器,用来依据该第一频率调整信号产生该振荡控制信号。
5.如权利要求4所述的多信道时序恢复装置,其中,
该选择电路,用来接收该第一频率调整信号或该振荡控制信号,与接收该第二相位侦测信号或该第二相位控制信号,并依据该选择控制信号输出该第一频率调整信号至该第一滤波器或输出该振荡控制信号至该振荡器。
6.如权利要求4所述的多信道时序恢复装置,其中该振荡器包含一数字控制振荡器,用来依据该振荡控制信号产生该共用时脉;该反馈电路包含一除频器,用来依据该共用时脉产生该第一时脉;该第二相位控制电路包含一第四滤波器,用来依据该第二相位侦测信号产生该第二相位控制信号;以及该第二时脉输出电路包含一第二相位旋转器,用来依据该共用时脉产生该第二时脉并依据该第二相位控制信号决定该第二时脉的相位。
7.如权利要求3所述的多信道时序恢复装置,其中该振荡控制电路包含:
一第一电荷泵,用来依据该第一侦测信号产生该第一频率调整信号;以及
一第二滤波器,用来依据该第一频率调整信号产生该振荡控制信号。
8.如权利要求7所述的多信道时序恢复装置,其中,
该选择电路,用来接收该第一侦测信号、该第一频率调整信号或该振荡控制信号,与接收该第二相位侦测信号或其衍生信号,并依据该选择控制信号输出该第一侦测信号至该第一电荷泵、输出该第一频率调整信号至该第二滤波器或输出该振荡控制信号至该振荡器。
9.如权利要求7所述的多信道时序恢复装置,其中该振荡器包含一电压控制振荡器,用来依据该振荡控制信号产生该共用时脉;该反馈电路包含一除频器,用来依据该共用时脉产生该第一时脉;该第二相位控制电路包含一第二电荷泵与一第四滤波器,分别用来依据第二相位侦测信号产生一第二频率调整信号以及依据该第二频率调整信号产生该第二相位控制信号;以及该第二时脉输出电路包含一第二电压控制延迟线,用来依据该共用时脉产生该第二时脉并依据该第二相位控制信号决定该第二时脉的相位。
10.如权利要求2所述的多信道时序恢复装置,其中该第一信道信号是该第一数据信号。
11.如权利要求10所述的多信道时序恢复装置,其中该振荡控制电路包含:
一第三滤波器用来依据该第一侦测信号产生该振荡控制信号。
12.如权利要求11所述的多信道时序恢复装置,其中,
该选择电路,用来接收该第一侦测信号与该第二相位侦测信号或接收该振荡控制信号与该第二相位控制信号,并依据该选择控制信号输出该第一侦测信号至该第三滤波器或输出该振荡控制信号至该振荡器。
13.如权利要求11所述的多信道时序恢复装置,其中该振荡器包含一数字控制振荡器,用来依据该振荡控制信号产生该共用时脉;该反馈电路包含一除频器,或是一无频率调整的反馈路径,用来依据该共用时脉提供该第一时脉;该第二相位控制电路包含一第四滤波器,用来依据该第二相位侦测信号产生该第二相位控制信号;以及该第二时脉输出电路包含一第二相位旋转器,用来依据该共用时脉产生该第二时脉并依据该第二相位控制信号决定该第二时脉的相位。
14.如权利要求10所述的多信道时序恢复装置,其中该振荡控制电路包含:
一第一电荷泵,用来依据该第一侦测信号产生一第一频率调整信号;以及
一第二滤波器,用来依据该第一频率调整信号产生该振荡控制信号。
15.如权利要求14所述的多信道时序恢复装置,其中,
该选择电路,用来接收该第一侦测信号、该第一频率调整信号或该振荡控制信号,与接收该第二相位侦测信号或其衍生信号,并依据该选择控制信号输出该第一侦测信号至该第一电荷泵、输出该第一频率调整信号至该第二滤波器或输出该振荡控制信号至该振荡器。
16.如权利要求14所述的多信道时序恢复装置,其中该振荡器包含一电压控制振荡器,用来依据该振荡控制信号产生该共用时脉;该反馈电路包含一除频器,或是一无频率调整的反馈路径用来依据该共用时脉产生该第一时脉;该第二相位控制电路包含一第二电荷泵与一第四滤波器,分别用来依据第二相位侦测信号产生一第二频率调整信号以及依据该第二频率调整信号产生该第二相位控制信号;以及该第二时脉输出电路包含一第二电压控制延迟线,用来依据该共用时脉产生该第二时脉并依据该第二相位控制信号决定该第二时脉的相位。
17.如权利要求1所述的多信道时序恢复装置,其中该第一相位及/或频率侦测电路包含:
一第一取样单元,用来依据该第一信道信号产生一第一取样信号;
一第一解多工单元,用来依据该第一取样信号产生一第一输出信号;以及
一第一相位侦测单元,用来依据该第一输出信号产生该第一侦测信号,
以及该第二相位侦测电路包含:
一第二取样单元,用来依据该第二信道信号产生一第二取样信号;
一第二解多工单元,用来依据该第二取样信号产生一第二输出信号;以及
一第二相位侦测单元,用来依据该第二输出信号产生该第二相位侦测信号。
18.一种多信道时序恢复装置,用来产生一共用时脉以供多个数据信道运作,包含:
一第一信道时序恢复电路,用来产生该共用时脉,包含:
一第一相位及/或频率侦测电路,用来依据一第一时脉侦测一第一信道信号以产生一第一侦测信号;
一振荡控制电路,用来依据该第一侦测信号产生一振荡控制信号;
一振荡器,用来依据该振荡控制信号产生该共用时脉;以及
一反馈电路,用来依据该共用时脉产生该第一时脉;
一第二信道时序恢复电路,用来依据该共用时脉产生一第二时脉,包含:
一第二相位侦测电路,用来依据该第二时脉侦测一第二信道信号以产生一第二相位侦测信号;
一第二相位控制电路,用来依据该第二相位侦测信号产生一第二相位控制信号;以及
一第二时脉输出电路,用来依据该共用时脉产生该第二时脉,并依据该第二相位控制信号决定该第二时脉的相位;以及
一选择电路,用来接收该第一侦测信号或其衍生信号与该第二相位侦测信号或其衍生信号,并依据一选择控制信号输出该第一侦测信号或其衍生信号至该振荡控制电路或该振荡器。
19.如权利要求18所述的多信道时序恢复装置,进一步包含:
一第三信道时序恢复电路,用来依据该共用时脉产生一第三时脉,包含:
一第三相位侦测电路,用来依据该第三时脉侦测一第三信道信号以产生一第三相位侦测信号;
一第三相位控制电路,用来依据该第三相位侦测信号产生一第三相位控制信号;以及
一第三时脉输出电路,用来依据该共用时脉产生该第三时脉,并依据该第三相位控制信号决定该第三时脉的相位,
其中该第一信道信号是一时脉信号或一第一数据信号,该第二与第三信道信号分别是第二与第三数据信号。
20.如权利要求19所述的多信道时序恢复装置,其中该时脉信号的频率与第二及第三数据信号的频率不同。
CN201410404078.XA 2014-08-15 2014-08-15 多信道时序恢复装置 Active CN105450221B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410404078.XA CN105450221B (zh) 2014-08-15 2014-08-15 多信道时序恢复装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410404078.XA CN105450221B (zh) 2014-08-15 2014-08-15 多信道时序恢复装置

Publications (2)

Publication Number Publication Date
CN105450221A CN105450221A (zh) 2016-03-30
CN105450221B true CN105450221B (zh) 2018-09-04

Family

ID=55560078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410404078.XA Active CN105450221B (zh) 2014-08-15 2014-08-15 多信道时序恢复装置

Country Status (1)

Country Link
CN (1) CN105450221B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6939261B2 (ja) * 2017-08-29 2021-09-22 セイコーエプソン株式会社 時間デジタル変換回路、回路装置、物理量測定装置、電子機器及び移動体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694062A (en) * 1996-02-02 1997-12-02 Lsi Logic Corporation Self-timed phase detector and method
WO2003077465A1 (en) * 2002-03-08 2003-09-18 Optillion Ab Device and method for recovering data
US7139347B2 (en) * 2001-06-06 2006-11-21 Fujitsu Limited Parallel signal automatic phase adjusting circuit
EP1791262A3 (en) * 1996-05-08 2007-07-25 Fujitsu Limited Semiconductor integrated circuit operable as a phase-locked loop
US7342521B1 (en) * 2006-06-28 2008-03-11 Chrontel, Inc. System and method for multi-channel delay cell based clock and data recovery
CN101640537A (zh) * 2008-07-31 2010-02-03 索尼株式会社 锁相环电路、读写装置及电子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4468298B2 (ja) * 2005-12-28 2010-05-26 富士通株式会社 適応的遅延調整を有する位相補間器
US20080218226A1 (en) * 2007-03-06 2008-09-11 Texas Instruments Incorporated Circuits and apparatus to implement digital phase locked loops

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694062A (en) * 1996-02-02 1997-12-02 Lsi Logic Corporation Self-timed phase detector and method
EP1791262A3 (en) * 1996-05-08 2007-07-25 Fujitsu Limited Semiconductor integrated circuit operable as a phase-locked loop
US7139347B2 (en) * 2001-06-06 2006-11-21 Fujitsu Limited Parallel signal automatic phase adjusting circuit
WO2003077465A1 (en) * 2002-03-08 2003-09-18 Optillion Ab Device and method for recovering data
US7342521B1 (en) * 2006-06-28 2008-03-11 Chrontel, Inc. System and method for multi-channel delay cell based clock and data recovery
CN101640537A (zh) * 2008-07-31 2010-02-03 索尼株式会社 锁相环电路、读写装置及电子装置

Also Published As

Publication number Publication date
CN105450221A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
US8929498B2 (en) Techniques for varying a periodic signal based on changes in a data rate
US9036755B2 (en) Circuits and methods for time-average frequency based clock data recovery
TWI393096B (zh) 資料驅動器電路及延遲鎖定迴路電路
CN104579319B (zh) 多相位时钟生成器
US9425781B2 (en) Syncless unit interval variation tolerant PWM receiver circuit, system and method
US20150180683A1 (en) High-speed serial data signal receiver circuitry
Hafez et al. A 32-to-48Gb/s serializing transmitter using multiphase sampling in 65nm CMOS
WO2012147258A1 (ja) チャネル間スキュー調整回路
US9136949B1 (en) Circuits and methods for data detection
US8995599B1 (en) Techniques for generating fractional periodic signals
JP2017512436A (ja) 複数のワイヤデータ信号のためのクロック復元回路
CN105450221B (zh) 多信道时序恢复装置
TWI547102B (zh) 多通道時序回復裝置
CN106341127A (zh) 一种视频时钟恢复的方法和装置
KR101002242B1 (ko) 쿼터-레이트 선형 위상 검출기를 이용한 듀얼 레이트 클록 및 데이터 복원 회로
Baek et al. 2.6 A 5.67 mW 9Gb/s DLL-based reference-less CDR with pattern-dependent clock-embedded signaling for intra-panel interface
US8514995B1 (en) Techniques for phase shifting a periodic signal based on a data signal
KR102163877B1 (ko) Serdes 회로 구동 방법
CN205029645U (zh) 一种用于fpga芯片的高精度同步模块
KR20110078477A (ko) 아날로그 디엘엘
Fallahi et al. A 19 mW/lane SerDes transceiver for SFI-5.1 application
CN104750422A (zh) 一种现场可编程逻辑阵列及串行数据接收转换方法
KR101700745B1 (ko) 클록 주파수 체배기 및 이를 포함하는 클록/데이터 복원 회로
KR101638154B1 (ko) 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로, 데이터 수신 장치 및 그 방법
KR101276727B1 (ko) 위상 주파수 검출 방법 및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant