CN205029645U - 一种用于fpga芯片的高精度同步模块 - Google Patents
一种用于fpga芯片的高精度同步模块 Download PDFInfo
- Publication number
- CN205029645U CN205029645U CN201520832958.7U CN201520832958U CN205029645U CN 205029645 U CN205029645 U CN 205029645U CN 201520832958 U CN201520832958 U CN 201520832958U CN 205029645 U CN205029645 U CN 205029645U
- Authority
- CN
- China
- Prior art keywords
- module
- signal extraction
- control module
- reverse
- phase demodulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本实用新型公开了一种用于FPGA芯片的高精度同步模块，包括鉴相控制模块一、鉴相控制模块二、信号提取模块一、信号提取模块二，反向模块一和反向模块二组成；鉴相控制模块一与鉴相控制模块二，剑向控制模块二与信号提取模块一相连，信号提取模块一与信号提取模块二相连，信号提取模块一同时与反向模块一相连，信号提取模块二同时与反向模块二相连，反向模块一同时与鉴相控制模块一相连，反相模块二同时与鉴相控制模块一相连。本实用新型的有益效果：通过两次校对对比控制使得信号输入和输出时钟保持同步状态。
Description
技术领域
本实用新型属于FPGA芯片领域，特别是一种用于FPGA芯片的高精度同步模块。
背景技术
FPGA(Field－ProgrammableGateArray)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA应用中，常常需要产生一些源同步接口信号传输给外设芯片，这对FPGA内部产生时钟或数据的逻辑和时序都有较严格的要求。而对于一些FPGA采集信号的应用中，常常也有时钟和数据均来自外设芯片的情况，此时对数据和时钟的采集也同样需要关注FPGA内部的逻辑和时序。当然，无论何种情况，目的只有一个，保证信号稳定可靠的被传送或接收。
目前FPGA芯片基本没有高精度的同步能力。
实用新型内容
本实用新型目的是解决上述问题，提供一种通过两次校对对比控制的方式保持信号同步的用于FPGA芯片的高精度同步模块。
本实用新型的用于FPGA芯片的高精度同步模块，包括鉴相控制模块一、鉴相控制模块二、信号提取模块一、信号提取模块二，反向模块一和反向模块二组成；鉴相控制模块一与鉴相控制模块二，剑向控制模块二与信号提取模块一相连，信号提取模块一与信号提取模块二相连，信号提取模块一同时与反向模块一相连，信号提取模块二同时与反向模块二相连，反向模块一同时与鉴相控制模块一相连，反相模块二同时与鉴相控制模块一相连。
优选地，所述鉴相控制模块一和鉴相控制模块二都是由一个信号仿真波形电路、一个相差控制电路和导线组成。
优选地，所述信号提取模块一和信号提取模块二都是由一个滤波器、一个振荡器和一个分频器组成。
优选地，所述滤波器为环路滤波器。
优选地，所述振荡器为压控振荡器。
本实用新型的有益效果：通过两次校对对比控制使得信号输入和输出时钟保持同步状态。
附图说明
图1为本实用新型的逻辑结构图。
具体实施方式
下面结合附图和具体的实施例对本实用新型作进一步的阐述。
如图一所示，本实用新型的用于FPGA芯片的高精度同步模块，包括鉴相控制模块一、鉴相控制模块二、信号提取模块一、信号提取模块二，反向模块一和反向模块二组成；鉴相控制模块一与鉴相控制模块二，剑向控制模块二与信号提取模块一相连，信号提取模块一与信号提取模块二相连，信号提取模块一同时与反向模块一相连，信号提取模块二同时与反向模块二相连，反向模块一同时与鉴相控制模块一相连，反相模块二同时与鉴相控制模块一相连。所述鉴相控制模块一和鉴相控制模块二都是由一个信号仿真波形电路、一个相差控制电路和导线组成。所述信号提取模块一和信号提取模块二都是由一个滤波器、一个振荡器和一个分频器组成。所述滤波器为环路滤波器。所述振荡器为压控振荡器。
信号输入到鉴相控制模块一，然后直透通过，然后直透通过鉴相控制模块二，通过信号提取模块一时，信号提取模块通过分频器分出一路信号，然后分出的信号通过反相模块一进行反向，然后传输到鉴相控制模块二，在鉴相控制模块二中和正向信号进行对比，如果结果不为0，就通过鉴相控制模块二进行信号控制达到同步要求；信号通过信号提取模块二时，分出一路信号，然后分出的信号通过反相模块二反向，最后传输到鉴相控制模块一种，在鉴相控制模块一中和正向信号进行对比，如果结果不为0，就通过鉴相控制模块一进行信号控制达到同步要求。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本实用新型的原理，应被理解为本实用新型的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本实用新型公开的这些技术启示做出各种不脱离本实用新型实质的其它各种具体变形和组合，这些变形和组合仍然在本实用新型的保护范围内。
Claims (5)
1.一种用于FPGA芯片的高精度同步模块，其特征在于：包括鉴相控制模块一、鉴相控制模块二、信号提取模块一、信号提取模块二，反向模块一和反向模块二组成；鉴相控制模块一与鉴相控制模块二，剑向控制模块二与信号提取模块一相连，信号提取模块一与信号提取模块二相连，信号提取模块一同时与反向模块一相连，信号提取模块二同时与反向模块二相连，反向模块一同时与鉴相控制模块一相连，反相模块二同时与鉴相控制模块一相连。
2.如权利要求1所述的用于FPGA芯片的高精度同步模块，其特征在于：所述鉴相控制模块一和鉴相控制模块二都是由一个信号仿真波形电路、一个相差控制电路和导线组成。
3.如权利要求2所述的用于FPGA芯片的高精度同步模块，其特征在于：所述信号提取模块一和信号提取模块二都是由一个滤波器、一个振荡器和一个分频器组成。
4.如权利要求3所述的用于FPGA芯片的高精度同步模块，其特征在于：所述滤波器为环路滤波器。
5.如权利要求4所述的用于FPGA芯片的高精度同步模块，其特征在于：所述振荡器为压控振荡器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520832958.7U CN205029645U (zh) | 2015-10-26 | 2015-10-26 | 一种用于fpga芯片的高精度同步模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520832958.7U CN205029645U (zh) | 2015-10-26 | 2015-10-26 | 一种用于fpga芯片的高精度同步模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205029645U true CN205029645U (zh) | 2016-02-10 |
Family
ID=55262147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520832958.7U Expired - Fee Related CN205029645U (zh) | 2015-10-26 | 2015-10-26 | 一种用于fpga芯片的高精度同步模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205029645U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105207673A (zh) * | 2015-10-26 | 2015-12-30 | 成都辰来科技有限公司 | 一种用于fpga芯片的高精度同步模块 |
-
2015
- 2015-10-26 CN CN201520832958.7U patent/CN205029645U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105207673A (zh) * | 2015-10-26 | 2015-12-30 | 成都辰来科技有限公司 | 一种用于fpga芯片的高精度同步模块 |
| CN105207673B (zh) * | 2015-10-26 | 2018-02-06 | 成都辰来科技有限公司 | 一种用于fpga芯片的高精度同步模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104539285A (zh) | 数据时钟恢复电路 | |
| CN201688849U (zh) | 一种机抖激光陀螺用同步采样模拟伪随机噪声注入电路 | |
| CN104022778A (zh) | 一种模拟锁相环电路及其信号处理方法 | |
| CN205029645U (zh) | 一种用于fpga芯片的高精度同步模块 | |
| TWI687055B (zh) | 無突波之數位控制振盪器碼更新技術 | |
| CN102694538B (zh) | 组合数据电平移位器和去偏移器 | |
| CN102801402A (zh) | 新型窄脉冲信号发生器 | |
| CN108037332A (zh) | 多通道参考时钟发生模块 | |
| CN109088633B (zh) | 一种脉冲产生器、脉冲产生方法及电子设备 | |
| CN102055469B (zh) | 鉴相器及锁相环电路 | |
| CN105207673A (zh) | 一种用于fpga芯片的高精度同步模块 | |
| CN204089732U (zh) | 一种八通道正弦信号发生器 | |
| CN104283550A (zh) | 一种延迟锁相环和占空比矫正电路 | |
| US9246497B1 (en) | Integrated circuit (IC) clocking techniques | |
| RU2541899C1 (ru) | Фазовый дискриминатор | |
| CN105450221B (zh) | 多信道时序恢复装置 | |
| CN207490978U (zh) | 一种具有相位控制功能的fsk调制器 | |
| CN102148617B (zh) | 锁相倍频电路 | |
| CN103107809A (zh) | 一种锁相环电路 | |
| CN105703768B (zh) | 时钟恢复装置及接收器 | |
| CN102916700B (zh) | 数据传输装置及方法 | |
| CN104320132A (zh) | 延迟锁相环和占空比矫正电路 | |
| CN102111150B (zh) | 一种用于鉴频鉴相器的数字边沿对齐器 | |
| CN104506189A (zh) | 一种高速锁相环环路振荡器电路 | |
| CN204190746U (zh) | 一种延迟锁相环和占空比矫正电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160210 Termination date: 20171026 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |