CN102148617B - 锁相倍频电路 - Google Patents

锁相倍频电路 Download PDF

Info

Publication number
CN102148617B
CN102148617B CN 201010112369 CN201010112369A CN102148617B CN 102148617 B CN102148617 B CN 102148617B CN 201010112369 CN201010112369 CN 201010112369 CN 201010112369 A CN201010112369 A CN 201010112369A CN 102148617 B CN102148617 B CN 102148617B
Authority
CN
China
Prior art keywords
phase
signal
frequency
input
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201010112369
Other languages
English (en)
Other versions
CN102148617A (zh
Inventor
付万钧
王雪芳
刘金锐
方木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN XINCHAOLIANG SPECIAL DISPLAY EQUIPMENT CO Ltd
Shenzhen New Super Bright LCD Display Co Ltd
Original Assignee
SHENZHEN XINCHAOLIANG SPECIAL DISPLAY EQUIPMENT CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN XINCHAOLIANG SPECIAL DISPLAY EQUIPMENT CO Ltd filed Critical SHENZHEN XINCHAOLIANG SPECIAL DISPLAY EQUIPMENT CO Ltd
Priority to CN 201010112369 priority Critical patent/CN102148617B/zh
Publication of CN102148617A publication Critical patent/CN102148617A/zh
Application granted granted Critical
Publication of CN102148617B publication Critical patent/CN102148617B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及锁相倍频电路，该锁相倍频电路，信号输入输出电路、连接所述信号输入输出电路的倍频锁相电路，以及连接所述倍频锁相电路的分频电路，将DPWM脉冲的相位严格锁定在与所显示图像场同步脉冲相同的相位上(固定相位差)。无论显示信号的刷新频率如何变化，由于锁相电路的作用，这种相位锁定关系永远成立。从而有效地克服了由于二者频率和相位的差异对图像所产生的差频干扰。

Description

锁相倍频电路
技术领域
本发明涉及电子技术领域，更具体地说，涉及一种锁相倍频电路在无干扰背光调整中的具体应用。
背景技术
在现有的LCD中，调整显示图像的亮度一般情况下是通过调整液晶面板的透光率来实现的。这种调整图像亮度的方法由于背光始终工作在最大功率状态，因此不利于节能，同时在调整范围较大时会严重影响图像的显示效果。在一般高亮LCD中，虽然也有通过调整背光亮度的方法来改变显示图像亮度的，但因DPWM(数字脉冲宽度调制)脉冲的频率与图像信号中场同步脉冲的频率没有严格的相位锁定关系，表现在所显示的图像中有容易觉察出二者差频所引起的亮度闪烁。特别是在输入信号图像刷新频率发生变化的实际应用中，所产生的这种差频干扰有时会严重到影响正常观看。这对于要求极其严格的军工产品而言是不能容许的。
发明内容
本发明要解决的技术问题在于，针对现有DPWM(数字脉冲宽度调制)脉冲的频率与图像信号中场同步脉冲的频率没有严格的相位锁定关系，从而引起在所显示的图像中有容易觉察出二者差频所引起的亮度闪烁的缺陷，提供一种在背光调整电路中应用的锁相倍频电路。
本发明解决其技术问题所采用的技术方案是：
提供一种锁相倍频电路，其特征在于，包括：信号输入输出电路、连接所述信号输入输出电路的倍频锁相电路，以及连接所述倍频锁相电路的分频电路，其中：
所述信号输入输出电路，用于从VGA信号中获取场同步信号，并将所述场同步信号整形后输出到所述倍频锁相电路；
所述倍频锁相电路用于将所述场同步信号60Hz进行十倍增频后输出到所述分频电路；
所述分频电路用于将所述倍频后的600Hz进行分频，并将十分频后的60Hz信号输出到所述倍频锁相电路与输入的场同步信号进行频率及相位锁定；将二分频后的300Hz的信号输出到所述信号输出电路；
所述倍频锁相电路将十分频后的信号输入到倍频锁相电路，将所述十分频后的信号与从所述倍频锁相电路中输入的基准信号进行锁相，所产生的误差电压经所述倍频锁相电路的低通滤波器后送入所述倍频锁相电路的压控振荡器的输入端，对所述压控振荡器的频率和相位进行调整，使其产生频率为F＝f0×n(f0为基准信号的频率，n为分频器的分频系数)，且与基准信号保持固定相位差的信号。
其中，优选的，所述信号输入输出电路包括：四2输入与非门(74LS00)；
所述倍频锁相电路包括：带压控振荡器和低通滤波器的锁相环(SN74LS4046)；
所述分频电路包括：4位同步十进制计数器(SN74LS160)；
其中：
所述四2输入与非门(74LS00)的基准信号输出端(8引脚)连接带压控振荡器的锁相环(SN74LS4046)的基准信号输入端(14引脚)；
所述锁相环(SN74LS4046)的信号输出端(4引脚)连接4位同步十进制计数器(SN74LS160)的信号输入端(2引脚)；
所述4位同步十进制计数器(SN74LS160)的信号QD输出端(11引脚)连接所述所述锁相环器件(SN74LS4046)的信号输入端(3引脚)；
所述4位同步十进制计数器(SN74LS160)的QA输出端(14引脚)连接所述四2输入与非门(74LS00)的1B输入端(2引脚)。
其中，优选的，所述锁相环(SN74LS4046)的振荡器外接电容端(6引脚)通过两个并联的电容C12、C13连接所述振荡器外接电容端(7引脚)，以调节所述振荡器的中心频率。
其中，优选的，所述带压控振荡器的锁相环器件(SN74LS4046)的禁止端(5引脚)连接所述带压控振荡器的锁相环器件(SN74LS4046)的接地端(8引脚)，以保持该器件处于正常工作状态；
所述带压控振荡器的锁相环(SN74LS4046)的鉴相器2输出端(13引脚)通过相互并联的电容C14、C15连接到地，形成低通滤波器，并将此信号加到所述带压控振荡器的锁相环(SN74LS4046)的压控振荡器的输入端(9引脚)；
所述带压控振荡器的锁相环(SN74LS4046)的振荡频率控制端(11引脚)通过并联的电容C16、C17、和并联电阻R18、R19连接到地，与所述电容C12、C13共同决定压控振荡器的振荡频率；
所述带压控振荡器的锁相环(SN74LS4046)的鉴相器2的输出端(13引脚)连接所述带压控振荡器的锁相环(SN74LS4046)的压控振荡器控制电压输入端(9引脚)；
所述带压控振荡器的锁相环(SN74LS4046)的电源地端(8引脚)接地；
所述带压控振荡器的锁相环(SN74LS4046)的电源输入端(16引脚)接入+5V电压，并通过电容C10接地，以滤除电源中的干扰信号。
其中，优选的，所述4位同步十进制计数器(SN74LS160)A端(3引脚)、B端(4引脚)、C端(5引脚)、D端(6引脚)地端(8引脚)都接地；
所述4位同步十进制计数器(SN74LS160)的EP端(7引脚)、RD非端(1引脚)都接在VCC端(16引脚)并通过电容C11接地；
所述4位同步十进制计数器(SN74LS160)的LD非端(9引脚)、ET端(10引脚)、VCC端(16引脚)都接入+5V电压，且通过电容C11接地。
其中，优选的，所述四2输入与非门(74LS00)的接地端(7引脚)接地、所述四2输入与非门(74LS00)的VCC端(14引脚)接电源并通过电容C9接地，所述四2输入与非门(74LS00)的VCC端(14引脚)、2A端(4引脚)和3A端(9引脚)分别接入+5V电压；
所述四2输入与非门(74LS00)的2Y端(6引脚)连接其3B端(10引脚)；
所述四2输入与非门(74LS00)的2B端(5引脚)输入VGA信号中的场同步信号，所述四2输入与非门(74LS00)的1Y端(3引脚)通过电阻R20输出场同步信号；
所述四2输入与非门(74LS00)的1A端(1引脚)连接所述带压控振荡器的锁相环(SN74LS4046)的锁相识别信号端(1引脚)。
实施本发明的技术方案，具有以下有益效果：该锁相倍频电路将DPWM(300Hz)脉冲的相位严格锁定在与所显示图像场同步脉冲(60Hz)相同的相位上(固定相位差)。无论显示信号的刷新频率如何变化，由于锁相电路的作用，这种相位锁定关系永远成立。从而有效地克服了由于二者频率和相位的差异对图像所产生的差频干扰。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1为本发明实施例提供的锁相倍频电路的实际电路图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例提供一种锁相倍频电路，如图1所示，其包括：信号输入输出电路、连接所述信号输入输出电路的倍频锁相电路，以及连接所述倍频锁相电路的分频电路，其中：
所述信号输入输出电路，用于从VGA信号中获取场同步信号，并将所述场同步信号进行整形后输出到所述倍频锁相电路；
所述倍频锁相电路用于将所述场同步信号(频率为：60Hz)进行十倍 频(频率变为600Hz)后输出到所述分频电路；
所述分频电路用于将所述倍频后的信号进行分频，其中将十分频后的信号输出到所述倍频锁相电路；将二分频的场同步信号(频率变为300Hz)输出到所述信号输出输出电路；
所述倍频锁相电路将十分频后的信号输入到倍频锁相电路，将所述十分频后的信号与从所述倍频锁相电路中输入的基准信号进行锁相，(即：所述倍频锁相电路将十分频后的信号输入到锁相倍频电路的鉴相器2端口，与从该倍频锁相电路的14引脚输入的基准信号进行锁相)，所产生的误差电压经低通滤波器后送入压控振荡器的输入端，对压控振荡器的频率和相位进行调整，使其产生频率为F＝f0×n(f0为基准信号的频率，n为分频器的分频系数)，且与基准信号保持固定相位差的信号
具体的实施例中：
所述信号输入输出电路包括：四2输入与非门(74LS00)；
所述倍频锁相电路包括：带压控振荡器和低通滤波器的锁相环(SN74LS4046)；
所述分频电路包括：4位同步十进制计数器(SN74LS160)；
其中：
四2输入与非门(74LS00)的基准信号输出端(8引脚)连接带压控振荡器的锁相环(SN74LS4046)的基准信号输入端(14引脚)；
所述锁相环(SN74LS4046)的信号输出端(4引脚)连接4位同步十进制计数器(SN74LS160)的信号输入端(2引脚)；
所述4位同步十进制计数器(SN74LS160)的QD输出端(11引脚)连接所述锁相环(SN74LS4046)的锁相输入端(3引脚)；
所述4位同步十进制计数器(SN74LS160)的QA输出端(14引脚)连接所述四2输入与非门(74LS00)的1B端(2引脚)。
在本实施例中，所述带压控振荡器的锁相环(型号为：SN74LS4046)的(6引脚)通过两个相互并联的电容C12、C13连接所述带压控振荡器的锁相环(SN74LS4046)的7引脚，与接入11引脚的C16、C17、R18、R19共同决定压控振荡器的中心频率。
在本实施例中，所述带压控振荡器的锁相环(SN74LS4046)的禁止端(5引脚)连接所述带压控振荡器的锁相环(SN74LS4046)的接地端(8引脚)；
所述带压控振荡器的锁相环(SN74LS4046)的压控振荡器的输入端(引脚)通过并联的电容C14、C15连接所述带压控振荡器的锁相环器件(SN74LS4046)的接地端(8引脚)；
所述带压控振荡器的锁相环(SN74LS4046)的鉴相输出端(11引脚)通过并联的电容C16、C17、和并联电阻R18、R19连接所述带压控振荡器的锁相环器件(SN74LS4046)的接地端(8引脚)；
所述带压控振荡器的锁相环(SN74LS4046)的压控振荡器输入端(9引脚)连接所述带压控振荡器的锁相环(SN74LS4046)的鉴相器输出端(13引脚)；
所述带压控振荡器的锁相环(SN74LS4046)的接地端(8引脚)接地；
所述带压控振荡器的锁相环(SN74LS4046)的电源端(16引脚)接入+5V电源，且所述带压控振荡器的锁相环(SN74LS4046)的电源端(16引脚)通过电容C10接地。
在本实施例中，所述4位同步十进制计数器(SN74LS160)的A端(3引脚)、B端(4引脚)、C端(5引脚)、D端(6引脚)接地端(8引脚)都接地；
所述4位同步十进制计数器(SN74LS160)的EP端(7引脚)、RD非端(1引脚)、电源端(16引脚)都通过C11接地；
所述4位同步十进制计数器(SN74LS160)的LD非端(9引脚)、ET端(10引脚)、电源端(16引脚)都接入+5V电压，且都通过电容C11接地。
在本实施例中，所述四2输入与非门(74LS00)的接地端(7引脚)接地、所述四2输入与非门(74LS00)的电源端(14引脚)通过电容C9接地，所述四2输入与非门(74LS00)的电源端(14引脚)、2A端(4引脚)和3A端(9引脚)分别接入+5V电压；
所述四2输入与非门(74LS00)的2Y端(6引脚)连接其3B端(10引脚)；
所述四2输入与非门(74LS00)的2B端(5引脚)接受输入的VSYNC(场同步)信号，所述四2输入与非门(74LS00)的1Y端(3引脚)通过电阻R20输出场同步信号(VSYNCO)；
所述四2输入与非门(74LS00)的1A端(1引脚)连接所述带压控振荡器的锁相环(SN74LS4046)的鉴相识别信号端(1引脚)。
在本实施方案中，就是直接从VGA信号中获取场同步信号(VSYNC)的。该场同步信号经四2输入与非门(74LS00)的整形后输出到带压控振荡功能的锁相环(SN74LS4046)的基准信号输入端(14引脚)作为锁相的基准信号。带压控振荡功能的锁相环(SN74LS4046)的频率由接在该器件的第6脚及第7脚的电容C12、C13及接在11脚的C16、C17、R18、R19所决定。由于锁相引入范围的作用，对此锁相环(SN74LS4046)中的压控振荡器的频率没有严格的要求，从10Hz到2KHz的范围内锁相电路均可正常工作。
该电路中，所述带压控振荡器的锁相环，从其基准信号(60Hz)输入端(14引脚)输入的基准信号和从4位同步十进制计数器(SN74LS160)QD(11引脚)输出端得到的10分频(60Hz)的信号送到带压控振荡功能的锁相环(SN74LS4046)的比较信号输入端(3引脚)，在该锁相环内部，两个信号进行频率及相位比较，产生的误差电压经低通滤波后对带压控振荡锁相环的频率及相位进行调整，并从该锁相环(SN74LS4046)的压控振荡器的输出端(4引脚)输出与基准信号保持固定相位差而频率为600Hz的倍频信号。
4位同步十进制计数器(SN74LS160)将输入的600Hz的信号进行分频，从其QA端(14引脚)可得到调光电路所需300Hz并与输入场同步信号保持严格固定相位差关系的锁相倍频信号。
从QA端(14引脚)得到的锁相倍频信号加到所述四2输入与非门(74LS00)的1B端(2引脚)，该四2输入与非门的1A端(1引脚)则受所述锁相环(SN74LS4046)锁相识别信号端(1引脚)输出电压(当锁相工作正常时，该1引脚输出为高电位，否则为低电位)的控制。当倍频锁相电路工作正常时，所述四2输入与非门(74LS00)的1Y端(3引脚)就会输出300Hz的锁相倍频信号。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种锁相倍频电路，其特征在于，包括：信号输入输出电路、连接所述信号输入输出电路的倍频锁相电路，以及连接所述倍频锁相电路的分频电路，其中：
所述信号输入输出电路，用于从VGA信号中获取场同步信号，并将所述场同步信号整形后输出到所述倍频锁相电路；
所述倍频锁相电路用于将所述场同步信号60Hz进行十倍增频后输出到所述分频电路；
所述分频电路用于将所述倍频后的600Hz进行分频，并将十分频后的60Hz信号输出到所述倍频锁相电路与输入的场同步信号进行频率及相位锁定；将二分频后的300Hz的信号输出到所述信号输出电路；
所述倍频锁相电路将十分频后的信号输入到倍频锁相电路，将所述十分频后的信号与从所述倍频锁相电路中输入的基准信号进行锁相，所产生的误差电压经所述倍频锁相电路的低通滤波器后送入所述倍频锁相电路的压控振荡器的输入端，对所述压控振荡器的频率和相位进行调整，使其产生频率为F=f0×n(f0为基准信号的频率，n为分频器的分频系数)，且与基准信号保持固定相位差的信号；
所述信号输入输出电路包括：四2输入与非门；
所述倍频锁相电路包括：带压控振荡器和低通滤波器的锁相环；
所述分频电路包括：4位同步十进制计数器；
其中：
所述四2输入与非门的基准信号输出端连接带压控振荡器的锁相环的基准信号输入端；
所述锁相环的信号输出端连接4位同步十进制计数器的信号输入端；
所述4位同步十进制计数器的信号QD输出端连接所述锁相环器件的信号输入端；
所述4位同步十进制计数器的QA输出端连接所述四2输入与非门的1B输入端；
所述锁相环的振荡器外接电容端通过两个并联的电容C12、C13连接所述振荡器外接电容端，以调节所述振荡器的中心频率；
所述带压控振荡器的锁相环器件的禁止端连接所述带压控振荡器的锁相环器件的接地端，以保持该器件处于正常工作状态；
所述带压控振荡器的锁相环的鉴相器2输出端通过相互并联的电容C14、C15连接到地，形成低通滤波器，并将此信号加到所述带压控振荡器的锁相环的压控振荡器的输入端；
所述带压控振荡器的锁相环的振荡频率控制端通过并联的电容C16、C17、和并联电阻R18、R19连接到地，与所述电容C12、C13共同决定压控振荡器的振荡频率；
所述带压控振荡器的锁相环的鉴相器2的输出端连接所述带压控振荡器的锁相环的压控振荡器控制电压输入端；
所述带压控振荡器的锁相环的电源地端接地；
所述带压控振荡器的锁相环的电源输入端接入+5V电压，并通过电容C10接地，以滤除电源中的干扰信号；
所述4位同步十进制计数器A端、B端、C端、D端、地端都接地；
所述4位同步十进制计数器的EP端、RD非端都接在VCC端并通过电容C11接地；
所述4位同步十进制计数器的LD非端、ET端、VCC端都接入+5V电压，且通过电容C11接地；
所述四2输入与非门的接地端接地、所述四2输入与非门的VCC端接电源并通过电容C9接地，所述四2输入与非门的VCC端、2A端和3A端分别接入+5V电压；
所述四2输入与非门的2Y端连接其3B端；
所述四2输入与非门的2B端输入VGA信号中的场同步信号，所述四2输入与非门的1Y端通过电阻R20输出场同步信号；
所述四2输入与非门的1A端连接所述带压控振荡器的锁相环的锁相识别信号端。
CN 201010112369 2010-02-09 2010-02-09 锁相倍频电路 Expired - Fee Related CN102148617B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010112369 CN102148617B (zh) 2010-02-09 2010-02-09 锁相倍频电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010112369 CN102148617B (zh) 2010-02-09 2010-02-09 锁相倍频电路

Publications (2)

Publication Number Publication Date
CN102148617A CN102148617A (zh) 2011-08-10
CN102148617B true CN102148617B (zh) 2013-06-12

Family

ID=44422653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010112369 Expired - Fee Related CN102148617B (zh) 2010-02-09 2010-02-09 锁相倍频电路

Country Status (1)

Country Link
CN (1) CN102148617B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI521883B (zh) * 2012-05-16 2016-02-11 點晶科技股份有限公司 可具有兩種刷新速度的脈寬調變電路以及脈寬調變訊號產生方法
CN102737602A (zh) * 2012-06-26 2012-10-17 青岛海信电器股份有限公司 液晶显示装置及显示控制方法
CN108597464B (zh) * 2018-03-26 2021-08-06 昆山龙腾光电股份有限公司 用于液晶显示器的控制装置及控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1118642A (zh) * 1993-03-18 1996-03-13 东芝株式会社 频率合成器
US6316974B1 (en) * 2000-08-26 2001-11-13 Rgb Systems, Inc. Method and apparatus for vertically locking input and output signals

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1118642A (zh) * 1993-03-18 1996-03-13 东芝株式会社 频率合成器
US6316974B1 (en) * 2000-08-26 2001-11-13 Rgb Systems, Inc. Method and apparatus for vertically locking input and output signals
CN1384959A (zh) * 2000-08-26 2002-12-11 Rgb系统公司 垂直锁定输入输出视频信号的方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
林明秀.倍频锁相电路在非标准图像采集系统中的应用.《长春理工大学学报》.2004,第27卷(第4期),第98页左栏第1段至第100页右栏最后1段，图1-5. *

Also Published As

Publication number Publication date
CN102148617A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
US6483361B1 (en) Lock detector for determining phase lock condition in PLL on a period-by-period basis according to desired phase error
US8724765B2 (en) Locking system and method thereof
CN103297046B (zh) 一种锁相环及其时钟产生方法和电路
US9007384B2 (en) Display panel self-refresh entry and exit
CN101714860B (zh) 振荡电路及影像显示装置
KR101035856B1 (ko) 타이밍 컨트롤러와 데이터 구동ｉｃ들 사이의 인터페이스 시스템 및 디스플레이 장치
CN102222457B (zh) 定时控制器及具有其的液晶显示器
CN102148617B (zh) 锁相倍频电路
US20130050158A1 (en) Graphics card, multi-screen display system and synchronous display method
CN101854171A (zh) 多频点模拟锁相环电路
CN107005243B (zh) 具有次谐波锁定阻止功能的锁相环
KR101681782B1 (ko) 액정표시장치
CN204465511U (zh) 一种基于pll锁相环与分频器的程控倍频装置
CN102270417A (zh) 显示设备中检测电缆插头状态的系统和方法
US9571880B2 (en) Pixel clock generation circuit and method thereof
CN205356307U (zh) 一种短波接收机的频率合成器
TW201513077A (zh) 面板驅動電路及其環狀振盪時脈的自動同步方法
CN103390389A (zh) 液晶显示装置、面板驱动装置及控制电路
CN201750407U (zh) 锁相倍频电路
US7116743B1 (en) Digital phase lock loop
CN106210442A (zh) 一种基于多相位锁相环的像素时钟产生电路
US6791382B1 (en) Noise reduction method and system for a multiple clock, mixed signal integrated circuit
JP4410677B2 (ja) スクリーン上への画像表示において干渉パターンを低減するための制御ユニットおよび方法
CN210007691U (zh) 基于led显示屏芯片的锁相环电路
JPH10143133A (ja) Ｏｓｄ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
PP01 Preservation of patent right

Effective date of registration: 20150129

Granted publication date: 20130612

RINS Preservation of patent right or utility model and its discharge
PD01 Discharge of preservation of patent

Date of cancellation: 20150729

Granted publication date: 20130612

RINS Preservation of patent right or utility model and its discharge
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130612

Termination date: 20150209

EXPY Termination of patent right or utility model