CN101714860B - 振荡电路及影像显示装置 - Google Patents

振荡电路及影像显示装置 Download PDF

Info

Publication number
CN101714860B
CN101714860B CN200910171421XA CN200910171421A CN101714860B CN 101714860 B CN101714860 B CN 101714860B CN 200910171421X A CN200910171421X A CN 200910171421XA CN 200910171421 A CN200910171421 A CN 200910171421A CN 101714860 B CN101714860 B CN 101714860B
Authority
CN
China
Prior art keywords
mentioned
signal
clock
clock signal
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910171421XA
Other languages
English (en)
Other versions
CN101714860A (zh
Inventor
上原智
古川惠嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101714860A publication Critical patent/CN101714860A/zh
Application granted granted Critical
Publication of CN101714860B publication Critical patent/CN101714860B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Synchronizing For Television (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

本发明提供一种振荡电路。该振荡电路将规定的振荡信号供给至具有分频器、相位比较器及生成器的生成电路。电压控制振荡器生成具有与上述相位比较器中的比较结果对应的周期的时钟信号。时钟信号屏蔽部将上述电压控制振荡器生成的上述时钟信号的一部分屏蔽而生成上述规定的振荡信号，将该规定的振荡信号向上述分频器供给。上述时钟信号屏蔽部对上述时钟信号的一部分进行屏蔽，以使得上述生成器生成的上述采样信号的周期，与在生成上述影像信号时使用的时钟的周期即规定周期相同。

Description

振荡电路及影像显示装置
技术领域
本发明涉及一种振荡电路及影像显示装置。
背景技术
对于影像信号，与进行影像显示等的设备的规格对应而实施各种处理。例如，在显示模拟影像的情况下，利用与输入的影像信号的时钟具有相同周期的采样时钟，对影像信号进行采样处理。图7是显示影像的电路的结构图。如图7所示，对来自生成并输出导航影像等各种影像的图像输出电路部102的影像信号进行显示的TFT(ThinFilm Transistor)液晶显示装置105，基于来自显示定时电路部103的采样时钟，对影像信号进行采样并进行描绘处理。显示定时电路部103基于由振荡电路部106起振的信号，生成与来自图像输出电路部102的水平同步信号同步的采样时钟。
图8及图9是表示输入的影像信号的时钟和采样时钟之间的关系的时序图。如图8所示，在所输入的影像信号的时钟和采样时钟一致的情况下，在TFT液晶显示装置105中，对影像信号正确地进行采样，正常地显示影像。另一方面，如图9所示，在输入的影像信号的时钟和采样时钟不一致的情况下，在TFT液晶显示装置105中，没有对影像信号正确地进行采样，无法正常地显示影像。在此情况下，所显示的文字产生污点或轮廓模糊。
在专利文献1中，公开了一种对PLL(Phase-Locked Loop：锁相环)电路的分频器的分频比进行变更的图像显示装置。另外，在专利文献2中，公开了一种时钟生成电路，其可以通过部分地屏蔽采样时钟而以简单的结构进行频率变换。
专利文献1：特开平10-173518号公报
专利文献2：特开2006-270438号公报
发明内容
处理影像信号的电子设备，为了抑制开发成本等，大多沿用通常所流通的(市售的)IC芯片而处理影像信息。即，大多将通常所流通IC芯片作为显示定时电路部使用。此时，存在输入的影像信号的时钟和由通常所流通的IC芯片生成的采样时钟不一致的情况。在这种情况下，可以使用专利文献1的技术，通过对生成采样时钟的电路的分频器的分频比进行变更，从而使影像信号的时钟和采样时钟一致，但变更分频器的分频比时需要很多费用。另外，可以使用专利文献2的技术，通过不变更分频器的分频比而部分地屏蔽采样时钟，使水平同步信号的1个周期中的采样时钟的数量与影像信号的时钟数量一致，但在此情况下，会因影像信号的时钟的周期和采样时钟的周期之间的微小的不一致，导致文字产生污点或轮廓模糊。
本发明就是鉴于上述问题而提出的，其目的在于提供一种振荡电路及影像显示装置，其不对分频器的分频比进行变更，防止文字的污点或轮廓模糊。
详细地说，一种振荡电路，其向生成电路供给规定的振荡信号，该生成电路具有：分频器，其具有固定的分频比，将规定的振荡信号以该分频比进行分频，并输出分频信号；相位比较器，其对影像信号中包含的同步信号的相位和从该分频器输出的上述分频信号相位之间的相位差进行比较；以及生成器，其生成具有与该相位比较器中的比较结果对应的周期的采样信号，该振荡电路的特征在于，具有：电压控制振荡器，其生成具有与上述相位比较器中的比较结果对应的周期的时钟信号；以及时钟信号屏蔽部，其对上述电压控制振荡器生成的上述时钟信号的一部分进行屏蔽而生成上述规定的振荡信号，并将该规定的振荡信号向上述分频器供给，上述时钟信号屏蔽部对上述时钟信号的一部分进行屏蔽，以使得上述生成器生成的上述采样信号的周期，与在生成上述影像信号时使用的时钟的周期即规定周期相同。
上述振荡电路可以与生成电路连接，对从该生成电路输出的采样信号的周期进行调整。该生成电路如上述所示，具有分频器、相位比较器和生成器，生成器生成具有与相位比较器中的比较结果对应的周期的采样信号。生成电路中的分频器具有固定的分频比，如果输入某个振荡信号，则将该振荡信号以该分频比进行分频，并向相位比较器发送。输入至分频器的振荡信号，在本发明中称为规定的振荡信号。在生成电路的相位比较器中，将从外部输入的同步信号的相位与来自分频器的相位进行比较。同步信号是用于与影像信号取得同步的信号，可以例示例如水平同步信号或垂直同步信号。上述振荡电路可以对由上述生成电路的生成器所生成的采样信号的周期进行调整。另外，由于该振荡电路与生成电路连接，对从该生成电路输出的采样信号的周期进行调整，所以还可以作为对生成电路的动作进行控制的电路。
上述振荡电路具有的电压控制振荡器，生成具有与生成电路的相位比较器中的比较结果对应的周期的时钟信号，例如，可以应用能够与生成电路的相位比较器输出的电压对应而调整时钟的周期的电压控制振荡器。
在这里，振荡电路具有的时钟信号屏蔽部，将电压控制振荡器生成的时钟信号向生成电路的分频器发送，但构成为可以对时钟信号的一部分进行屏蔽。所谓对时钟信号的一部分进行屏蔽，是指对于电压控制振荡器生成的连续存在多个时钟的时钟信号中，使得其一部分的时钟无法被分频器识别，例如在时钟信号的一部分中叠加不同的信号而使时钟消失。
但是，由于在生成电路的生成器中，生成具有与相位比较器的比较结果对应的周期的采样信号，所以在要将该信号调整为规定周期的情况下，重要的是对向相位比较器发送的信号进行调整。在这里，所谓规定频率，是指在生成影像信号时使用的时钟的周期，例如是由生成影像信号的电路的像素数的规格等确定的周期。上述振荡电路仅对至相位比较器的时钟信号的一部分进行屏蔽，以使得从生成器输出的采样信号的周期与该规定周期一致。通过对向相位比较器发送的时钟信号的一部分进行屏蔽，由于如果从生成器输出的采样信号的周期较慢，则相位比较器认为是错误并改变生成器的输出，所以其结果，从生成器输出的采样信号的周期变早。由此，上述振荡电路不需要变更在生成电路中使用的分频器的分频比，就可以将在生成电路中生成的采样时钟调整为期望的周期。根据本发明，通过追加上述小规模电路，可以有效地利用现有的生成电路，同时，消除影像信号的时钟的周期和采样时钟的周期之间的不一致。
另外，上述时钟信号屏蔽部构成为，可以对上述时钟信号的规定数量的时钟进行屏蔽，该规定数量基于上述规定周期和上述分频器的分频比而决定。由于由生成器生成的采样时钟，根据分频器的分频比和时钟信号屏蔽部屏蔽的时钟的数量而确定，所以在要使采样时钟的周期成为规定周期的情况下，可以根据规定周期和分频比之间的关系决定应屏蔽的时钟数量。由此，可以将由生成电路生成的采样时钟调整至期望的周期。
另外，也可以是上述生成器将与上述采样信号同步的同步信号向上述时钟信号屏蔽部输出，上述时钟信号屏蔽部基于从上述生成器输出的上述同步信号，对上述时钟信号的一部分进行屏蔽。根据如上述所示构成的振荡电路，可以稳定地生成与同步信号同步的采样时钟。上述时钟信号屏蔽部，可以在被输入了从上述生成器输出的上述同步信号之后，立刻开始对上述时钟信号的屏蔽，也可以在接收到从上述生成器输出的上述同步信号并经过一定时间后，开始对上述时钟信号的屏蔽。
另外，上述时钟信号屏蔽部也可以在从上述生成器开始生成上述采样信号并经过一定时间后，开始对上述时钟信号的屏蔽。根据如上述所示构成的振荡电路，由于在经过一定时间之前不开始屏蔽处理，所以可以迅速地使生成电路的动作稳定。上述振荡电路也可以具有如下述构成的开关，其在上述生成器开始生成上述采样信号的后的一定期间内，将上述电压控制振荡器生成的时钟信号从上述时钟信号屏蔽部旁路绕过，直接向上述分频器供给，或者，也可以具有如下述构成的开关，其在上述生成器开始生成上述采样信号后的一定期间内，对从上述生成器输出的上述同步信号进行截止。
另外，本发明是一种影像显示装置，其接收影像信号并显示影像，其特征在于，具有：影像显示电路，其利用采样信号对上述影像信号进行采样而显示影像；生成电路，其生成向上述影像显示电路供给的上述采样信号；以及振荡电路，其向上述生成电路供给规定的振荡信号，上述生成电路具有：分频器，其具有固定的分频比，将上述规定的振荡信号以该分频比进行分频并输出分频信号；相位比较器，其对上述影像信号中含有的同步信号的相位和从该分频器输出的上述分频信号的相位之间的相位差进行比较；以及生成器，其生成具有与该相位比较器中的比较结果对应的周期的上述采样信号，上述振荡电路具有：电压控制振荡器，其生成具有与上述相位比较器中的比较结果对应的周期的时钟信号；以及时钟信号屏蔽部，其将上述电压控制振荡器生成的上述时钟信号的一部分进行屏蔽而生成上述规定的振荡信号，并将该规定的振荡信号向上述分频器供给，上述时钟信号屏蔽部对上述时钟信号的一部分进行屏蔽，以使得上述生成器生成的上述采样信号的周期，与生成上述影像信号时使用的时钟的周期即规定周期相同。
发明的效果
本发明可以提供一种振荡电路及影像显示装置，其不变更分频器的分频比，可以防止文字产生污点或轮廓模糊。
附图说明
图1是影像显示装置的结构图。
图2是时钟信号屏蔽部的结构图。
图3是时序图。
图4是变形例所涉及的时序图。
图5是变形例所涉及的影像显示装置的结构图。
图6是变形例所涉及的影像显示装置的结构图。
图7是现有例子所涉及的影像显示装置的结构图。
图8是在时钟一致时的时序图。
图9是在时钟不一致时的时序图。
具体实施方式
下面，例示说明用于实施本发明的最佳方式。以下所示的实施方式仅为例示，本发明并不限定于此。
图1是应用了本发明的影像显示装置1的结构图。影像显示装置1如图1所示，由图像输出电路部2、显示定时电路部3(生成电路的一个例子)、振荡电路部4及TFT(Thin Film Transistor)液晶显示装置5(影像显示电路的一个例子)构成。图像输出电路部2生成并输出导航画面或对各种AV(Audio/Visual)设备进行操作的操作画面等影像信号。图像输出电路部2是通过执行计算机程序而生成影像信号的电路部。图像输出电路部2为了抑制各种信号的衰减，分别独立地输出将水平同步信号和垂直同步信号合并后的复合同步信号、和影像信号。另外，在本实施方式中，以下以在复合同步信号中特别使用水平同步信号的情况下的动作为中心进行说明，但本发明也可以应用于使用垂直同步信号的情况。从图像输出电路部2输出的影像信号向TFT液晶显示装置5发送。另外，从图像输出电路部2输出的水平同步信号向显示定时电路部3发送。
另外，从图像输出电路部2输出的影像信号是水平512像素的信号，水平同步信号的周期及生成影像信号时的时钟的周期(规定周期的一个例子)也以其为基准。从图像输出电路部2输出的影像信号，由于是由红、绿、蓝这三个原色信号构成一个像素的影像信号，所以在扫描该影像信号的一条水平线时，实际上需要512×3＝1536个时钟的采样信号。但是，为了便于说明，在以下的说明中，将对由三个原色信号构成的一个像素进行采样时所需的时钟作为1个时钟进行说明。即，以为了对水平512像素的影像信号的一条水平线进行扫描，需要512个时钟的采样信号的情况进行说明。
显示定时电路部3是通常所流通的(市售的)影像信号处理用的半导体装置，如图1所示，具有相位比较器31、定时生成器32(生成器的一个例子)及分频器33。显示定时电路部3具有以对水平508像素的影像信号进行处理作为前提的规格，因此，分频器33的分频比设定为1/508。分频器33将输入的振荡信号以规定的分频比(1/508)进行分频，输出分频信号。即，每输入508个时钟的振荡信号，就输出1个时钟的分频信号。相位比较器31对输入的2个信号的相位进行比较，输出与相位差对应的电压信号。向该相位比较器31中，输入来自图像输出电路部2的水平同步信号和来自分频器33的分频信号。另外，相位比较器31的输出向定时生成器32及后述的振荡电路部4的环路滤波器(loop filter)41发送。即，相位比较器31对来自图像输出电路部2的水平同步信号的相位和来自分频器33的分频信号的相位进行比较，将与相位差对应的电压信号向定时生成器32及环路滤波器41发送。定时生成器32与从相位比较器31输出的信号的电压对应而生成并输出各种信号。即，定时生成器32例如图1所示，生成采样时钟并向TFT液晶显示装置5输出，生成水平同步信号并向时钟屏蔽部43输出，该采样时钟用于由TFT液晶显示装置5对来自图像输出电路部2的影像信号进行采样，该水平同步信号用于调整后述的振荡电路部4的时钟屏蔽部43对时钟信号进行屏蔽的定时。
振荡电路部4如图1所示，由环路滤波器41、VCO(VoltageControlled Oscillator)42(时钟信号生成部的一个例子)及时钟屏蔽部43(时钟信号屏蔽部的一个例子)构成。环路滤波器41是将从相位比较器31输出的信号中的高频成分去除的低通滤波器。由环路滤波器41去除了高频成分的信号向VCO 42输出。VCO 42是生成具有与输入的电压对应的频率的时钟信号的电路，换句话说，是可以根据输入的电压调整时钟信号的振荡频率的电压控制振荡器。VCO 42生成具有与从环路滤波器41输出的信号的电压对应的频率的时钟信号，向时钟屏蔽部43输出。时钟屏蔽部43，是可以将从VCO 42输出的时钟信号，与从定时生成器32输出的水平同步信号对应而进行屏蔽的电路。图2示出时钟屏蔽部43的结构。时钟屏蔽部43如图2所示，设置有4级移位寄存器，以可以将来自VCO 42的时钟信号屏蔽4个时钟(规定数量的一个例子)。另外，由于在本实施方式中处理的影像信号是彩色信号，所以实际上设置有12级移位寄存器，以可以对来自VCO 42的时钟信号屏蔽12个时钟。在图2中，示出了设置有12级移位寄存器的时钟屏蔽部43。另外，时钟屏蔽部43具有：MASK，其对时钟信号进行屏蔽；RESET端子，其输入重置信号；DCLK端子，其输入来自VCO 42的时钟信号；HSYNC端子，其输入来自定时生成器32的水平同步信号；以及DCLK_OUT端子，其输出屏蔽后的时钟信号。另外，时钟屏蔽部43具有XTHRU端子，其用于将输入的时钟信号不进行屏蔽地输出，但其通常不使用。在向RESET端子输入重置信号后，如果从VCO 42向DCLK端子输入4个时钟，则对于所有级的移位寄存器，AND条件成立，第5个时钟以后的来自VCO 42的时钟信号通过时钟屏蔽部43，从DCLK_OUT端子输出。图3示出时钟屏蔽部43对时钟信号进行屏蔽的动作的时序图。时钟屏蔽部43如图3所示，如果接收到来自定时生成器32的水平同步信号，则对来自VCO 42的时钟信号屏蔽4个时钟，将第5个时钟以后的时钟信号(规定的振荡信号的一个例子)向分频器33输出。另外，由于在本实施方式中处理的影像信号是彩色信号，所以实际上对来自VCO 42的时钟信号屏蔽12个时钟，将第13个时钟以后的时钟信号向分频器输出。图3是将来自VCO 42的时钟信号屏蔽12个时钟时的时序图。
TFT液晶显示装置5是使用了薄膜晶体管的液晶显示器装置，基于从显示定时电路部3发送的采样时钟及其他各种定时信号，对来自图像输出电路部2的影像信号进行采样，在液晶面板上进行描绘处理。即，向TFT液晶显示装置5中，输入从定时生成器32输出的采样时钟、和从图像输出电路部2输出的影像信号。并且，TFT液晶显示装置5基于输入的采样时钟和影像信号显示影像。
在如上述所示构成的影像显示装置1中，如果供给电源并从图像输出电路部2输出影像信号及水平同步信号，则与显示定时电路部3的分频器33的分频比为1/508无关地，生成具有与水平512像素的影像信号对应的周期的采样时钟。下面，针对本实施方式的影像显示装置1的动作进行说明。在下述的说明中，将与水平508像素的影像信号对应的水平同步信号的1个周期设为T0，将与水平512像素的影像信号对应的水平同步信号的1个周期设为T1。
在本实施方式的影像显示装置1中使用的显示定时电路部3，如上述所示，是通常所流通的影像信号处理用的半导体装置，以对水平508像素的影像信号进行处理作为前提而设计。即，分频器33的分频比固定为1/508。相位比较器31设置为，如果从图像输出电路部2输入与水平508像素的影像信号对应的水平同步信号(1clk/T0)，从分频器33输入在周期T0中包含1个时钟的分频信号(1clk/T0)，则输出规定电压V0，定时生成器32设置为，基于该规定电压V0，生成与水平508像素的影像信号对应的水平同步信号(1clk/T0)及具有与水平508像素的影像信号对应的周期的采样时钟(508clk/T0)。
最开始，振荡电路部4的VCO 42在周期T0生成包含508个时钟的时钟信号(508clk/T0)，并向时钟屏蔽部43输出。时钟屏蔽部43与来自定时生成器32的水平同步信号(1clk/T0)同步地，将来自VCO 42的时钟信号屏蔽4个时钟，输出在周期T0中含有504个时钟的时钟信号(504clk/T0)。由此，在周期T0中，分频器33中仅输入504个时钟的振荡信号，在比周期T0长的周期T1中，分频器33中输入508个时钟的振荡信号。因此，分频器33将在周期T1中包含1个时钟的分频信号(1clk/T1)输出至相位比较器31。即，向相位比较器31中，从图像输出电路部2输入与水平512像素的影像信号对应的水平同步信号(1clk/T1)，另外，从分频器33输入在周期T1中包含1个时钟的分频信号(1clk/T1)。在此情况下，相位比较器31将比规定电压V0高的电压V1向环路滤波器41、定时生成器32输出。这样，VCO 42与经由环路滤波器41输入的电压V 1对应，生成在周期T1中包含512个时钟的时钟信号(512clk/T1)，向时钟屏蔽部43输出。另一方面，定时生成器32基于输入的电压V1，生成在周期T1中包含512个时钟的采样时钟(512clk/T1)，即具有与水平512像素的影像信号对应的周期的采样时钟，向TFT液晶显示装置5输出。另外，定时生成器32基于输入的电压V1，生成在周期T1中包含1个时钟的水平同步信号(1clk/T1)，即，具有与水平512像素的影像信号对应的周期的水平同步信号，向时钟屏蔽部43输出。
然后，时钟屏蔽部43与来自定时生成器32的水平同步信号(1clk/T1)同步地，将来自VCO 42的时钟信号(512clk/T1)屏蔽4个时钟，输出在周期T1中含有508个时钟的时钟信号(508clk/T1)。由此，在周期T1，分频器33中输入508个时钟的振荡信号。因此，分频器33将周期T1中含有1个时钟的分频信号(1clk/T1)向相位比较器31输出。相位比较器对从图像输出电路部2输入的水平同步信号(1clk/T1)和从分频器33输入的分频信号(1clk/T1)进行比较，将电压V1向环路滤波器41、定时生成器32输出。定时生成器32基于输入的电压V1，生成具有与水平512像素的影像信号对应的周期的采样时钟，向TFT液晶显示装置5输出。
如上述所示，通过在影像显示装置1中组装振荡电路部4，从而与是否使用以处理水平508像素的影像信号为前提而设计的显示定时电路部3无关，可以稳定地生成具有与水平512像素的影像信号对应的周期的采样时钟。
另外，本实施方式的显示定时电路部3和振荡电路部4构成环形电路。在上述的说明中，第一次循环中，适当地调整采样时钟的频率，在第二次循环中，使采样时钟的频率稳定，但实际上，通过重复多次循环，而逐渐变换采样时钟的频率从而使其稳定。
根据本实施方式，通过追加上述振荡电路部4这样的小规模的电路，可以有效地利用上述显示定时电路部3这样的现有的电路，同时消除影像信号的时钟的周期和采样时钟的周期之间的不一致。另外，在将上述振荡电路部4与显示定时电路部3连接的情况下，为了使得在两个电路之间收发的信号的电平或偏压一致，也可以设置能够任意设定信号电平或偏压的接口电路等。由此，可以广泛地应用振荡电路部4。
另外，在上述实施方式中，时钟屏蔽部43接收到来自定时生成器32的水平同步信号后，立即对来自VCO 42的时钟信号进行屏蔽。但是，也可以使时钟屏蔽部43从接收到来自定时生成器32的水平同步信号并经过一段时间后，对时钟信号进行屏蔽。图4是表示在此情况下的时序图的图。如图4所示，通过在接收到水平同步信号并经过过一段时间后，对时钟信号进行屏蔽，可以调整生成采样时钟的定时，例如可以对在TFT液晶显示装置5中显示的影像的显示位置或影像处理电路中的信号处理的延迟时间等进行调整。
另外，上述实施方式在影像显示装置1接通电源后立刻进行时钟的屏蔽，但也可以从接通电源并经过一定时间后，开始时钟的屏蔽。图5及图6是表示在此情况下的电路结构的图。例如图5所示，在从影像显示装置1接通电源至经过一定时间为止的期间，将时钟屏蔽部43旁路绕过，从VCO 42直接向分频器33发送时钟信号。然后，如果在经过一定时间后进行动作的计时型的开关44进行切换，则解除时钟屏蔽部43的旁路绕过。由此，由于在经过一定时间之前不开始屏蔽处理，所以可以使显示定时电路部3的动作迅速稳定。另外，如图6所示，在从影像显示装置1接通电源至经过一定时间为止的期间，对从定时生成器32向时钟屏蔽部32发送的水平同步信号进行截止。然后，如果在经过一定时间后进行动作的计时型的开关44接通，则向时钟屏蔽部43发送从定时生成器32输出的水平同步信号。由此，由于在经过一定时间之前不开始屏蔽处理，所以可以使显示定时电路部3的动作迅速稳定。

Claims (9)

1.一种振荡电路，其向生成电路供给规定的振荡信号，该生成电路具有：分频器，其具有固定的分频比，将规定的振荡信号以该分频比进行分频，并输出分频信号；相位比较器，其对影像信号中包含的同步信号的相位和从该分频器输出的上述分频信号相位之间的相位差进行比较；以及生成器，其生成具有与该相位比较器中的比较结果对应的周期的采样信号，
该振荡电路的特征在于，具有：
电压控制振荡器，其生成具有与上述相位比较器中的比较结果对应的周期的时钟信号；以及
时钟信号屏蔽部，其对上述电压控制振荡器生成的上述时钟信号的一部分进行屏蔽而生成上述规定的振荡信号，并将该规定的振荡信号向上述分频器供给，
上述时钟信号屏蔽部对上述时钟信号的一部分进行屏蔽，以使得上述生成器生成的上述采样信号的周期，与在生成上述影像信号时使用的时钟的周期即规定周期相同。
2.根据权利要求1所述的振荡电路，其特征在于，
上述时钟信号屏蔽部对上述时钟信号的规定数量的时钟进行屏蔽，该规定数量基于上述规定周期和上述分频器的分频比而决定。
3.根据权利要求1或2所述的振荡电路，其特征在于，
上述生成器将与上述采样信号同步的同步信号向上述时钟信号屏蔽部输出，
上述时钟信号屏蔽部基于从上述生成器输出的上述同步信号，对上述时钟信号的一部分进行屏蔽。
4.根据权利要求3所述的振荡电路，其特征在于，
上述时钟信号屏蔽部在被输入从上述生成器输出的上述同步信号后，立刻开始对上述时钟信号的屏蔽。
5.根据权利要求3所述的振荡电路，其特征在于，
上述时钟信号屏蔽部在接收到上述生成器输出的上述同步信号并经过一定时间后，开始对上述时钟信号的屏蔽。
6.根据权利要求1所述的振荡电路，其特征在于，
上述时钟信号屏蔽部在上述生成器开始生成上述采样信号并经过一定时间后，开始对上述时钟信号的屏蔽。
7.根据权利要求6所述的振荡电路，其特征在于，
该振荡电路还具有开关，该开关构成为，在上述生成器开始生成上述采样信号后的一定时间内，将上述电压控制振荡器生成的时钟信号从上述时钟信号屏蔽部旁路绕过而直接向上述分频器供给。
8.根据权利要求6所述的振荡电路，其特征在于，
该振荡电路还具有开关，该开关构成为，在上述生成器开始生成上述采样信号后的一定时间内，对从上述生成器输出的上述同步信号进行截止。
9.一种影像显示装置，其接收影像信号并显示影像，
其特征在于，具有：
影像显示电路，其利用采样信号对上述影像信号进行采样而显示影像；
生成电路，其生成向上述影像显示电路供给的上述采样信号；以及
振荡电路，其向上述生成电路供给规定的振荡信号，
上述生成电路具有：分频器，其具有固定的分频比，将上述规定的振荡信号以该分频比进行分频并输出分频信号；相位比较器，其对上述影像信号中含有的同步信号的相位和从该分频器输出的上述分频信号的相位之间的相位差进行比较；以及生成器，其生成具有与该相位比较器中的比较结果对应的周期的上述采样信号，
上述振荡电路具有：电压控制振荡器，其生成具有与上述相位比较器中的比较结果对应的周期的时钟信号；以及时钟信号屏蔽部，其将上述电压控制振荡器生成的上述时钟信号的一部分进行屏蔽而生成上述规定的振荡信号，并将该规定的振荡信号向上述分频器供给，
上述时钟信号屏蔽部对上述时钟信号的一部分进行屏蔽，以使得上述生成器生成的上述采样信号的周期，与生成上述影像信号时使用的时钟的周期即规定周期相同。
CN200910171421XA 2008-09-29 2009-08-28 振荡电路及影像显示装置 Expired - Fee Related CN101714860B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008250465A JP5242320B2 (ja) 2008-09-29 2008-09-29 発振回路、及び映像表示装置
JP2008-250465 2008-09-29

Publications (2)

Publication Number Publication Date
CN101714860A CN101714860A (zh) 2010-05-26
CN101714860B true CN101714860B (zh) 2012-07-04

Family

ID=42059863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910171421XA Expired - Fee Related CN101714860B (zh) 2008-09-29 2009-08-28 振荡电路及影像显示装置

Country Status (4)

Country Link
US (1) US8542067B2 (zh)
JP (1) JP5242320B2 (zh)
CN (1) CN101714860B (zh)
WO (1) WO2010035876A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5414479B2 (ja) * 2009-11-27 2014-02-12 ルネサスエレクトロニクス株式会社 半導体装置
US8400199B2 (en) * 2010-11-26 2013-03-19 Mediatek Inc. Charge pump, phase frequency detector and charge pump methods
JPWO2013150698A1 (ja) * 2012-04-03 2015-12-17 パナソニックＩｐマネジメント株式会社 映像信号送信装置及び受信装置
CN103427836A (zh) * 2013-07-25 2013-12-04 京东方科技集团股份有限公司 一种频率信号发生系统和显示装置
JP6264852B2 (ja) * 2013-11-14 2018-01-24 株式会社ソシオネクスト タイミング調整回路および半導体集積回路装置
US9966965B2 (en) * 2016-06-10 2018-05-08 Silicon Laboratories Inc. Apparatus for low power signal generator and associated methods
US9712176B1 (en) * 2016-06-10 2017-07-18 Silicon Laboratories Inc. Apparatus for low power signal generator and associated methods
US10992843B2 (en) * 2017-08-28 2021-04-27 Novatek Microelectronics Corp. Video interface conversion apparatus and operation method thereof
WO2022163576A1 (ja) * 2021-01-29 2022-08-04 日本電気株式会社 受信装置、量子鍵配送システム及び量子信号の検出方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282917A (ja) * 1991-03-12 1992-10-08 Matsushita Electric Ind Co Ltd クロック発生装置
JPH05160721A (ja) * 1991-12-05 1993-06-25 Toshiba Corp 分周回路
JPH06282349A (ja) 1993-03-29 1994-10-07 Sanyo Electric Co Ltd サンプリングクロック発生回路
JPH10173518A (ja) 1996-12-13 1998-06-26 Sony Corp Ｐｌｌ回路およびそれを用いた画像表示装置
JPH1155555A (ja) 1997-07-31 1999-02-26 Sony Corp 基準信号発生装置およびこれを用いたビデオカメラ
JP2000286701A (ja) * 1999-03-31 2000-10-13 Fujitsu General Ltd 位相同期ループ回路
JP2001308697A (ja) * 2000-04-24 2001-11-02 Nippon Telegr & Teleph Corp <Ntt> 周波数生成回路および信号受信回路
JP3731510B2 (ja) 2001-08-24 2006-01-05 松下電器産業株式会社 デジタルサンプリングクロック発生装置
JP2003098992A (ja) * 2001-09-19 2003-04-04 Nec Corp ディスプレイの駆動方法、その回路及び携帯用電子機器
KR100438786B1 (ko) * 2002-04-23 2004-07-05 삼성전자주식회사 저전력 고효율의 액정표시장치 구동 전압 발생 회로 및 그방법
JP2006270438A (ja) 2005-03-23 2006-10-05 Fujitsu General Ltd クロック生成回路および映像信号合成回路
JP4890059B2 (ja) * 2006-03-14 2012-03-07 シャープ株式会社 半導体集積回路

Also Published As

Publication number Publication date
JP2010081532A (ja) 2010-04-08
US20110175866A1 (en) 2011-07-21
WO2010035876A1 (ja) 2010-04-01
US8542067B2 (en) 2013-09-24
JP5242320B2 (ja) 2013-07-24
CN101714860A (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
CN101714860B (zh) 振荡电路及影像显示装置
US7093177B2 (en) Low-jitter clock for test system
KR100510499B1 (ko) 전자파 장해를 저감하는 액정 표시 장치를 구동하는스케일링 장치
TW201310413A (zh) 顯示卡、多螢幕顯示系統、以及多螢幕同步顯示方法
CN111918009B (zh) 应用于激光电视的fpga及信号异常处理方法
TWI528808B (zh) 像素時脈產生電路與方法
KR20020025652A (ko) 화상표시장치
DK168182B1 (da) Fjernsynsmodtager med tegngenerator, som omfatter en ikke-liniesynkroniseret taktoscillator
KR101619693B1 (ko) 디스플레이 장치 및 그 구동 방법
CN109787620B (zh) 一种基于数字分频器的校准频率的方法及装置
CN1853413B (zh) 数字广播接收器中的显示同步信号发生器
CN102148617B (zh) 锁相倍频电路
CN100479025C (zh) 液晶面板的驱动装置及图像显示装置
US20020051511A1 (en) Video apparatus having serial receiver
JPS63224480A (ja) 同期信号発生装置
JP3838844B2 (ja) 基準信号生成装置及びその信号生成方法
JP3353372B2 (ja) 液晶表示装置
CN100433558C (zh) 黑白相机同步锁定的同步信号转换装置
US7864247B2 (en) Method and apparatus for image scaling
JP3047254B2 (ja) レーザーダイオード・コントローラ装置
CN112218002A (zh) 一种视频拼接处理器、显示系统及视频拼接处理方法
JPH1165511A (ja) 垂直タイミング信号生成回路
JP3221562B2 (ja) 擬似映像信号生成回路
Alvarez et al. A scalable resistor-less PLL design for PowerPC/sup TM/microprocessors
CN201750407U (zh) 锁相倍频电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20160828

CF01 Termination of patent right due to non-payment of annual fee