JP5242320B2

JP5242320B2 - 発振回路、及び映像表示装置

Info

Publication number: JP5242320B2
Application number: JP2008250465A
Authority: JP
Inventors: 上原　　智; 恵嗣古川
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 2008-09-29
Filing date: 2008-09-29
Publication date: 2013-07-24
Anticipated expiration: 2028-09-29
Also published as: WO2010035876A1; JP2010081532A; US8542067B2; CN101714860B; US20110175866A1; CN101714860A

Description

本発明は、発振回路、及び映像表示装置に関する。

映像信号は、映像表示等を行う機器の仕様に応じて様々な処理が施される。例えば、アナログ映像を表示する場合、入力される映像信号のクロックと同じ周期のサンプリングクロックで映像信号をサンプリング処理する。図７は、映像を表示する回路の構成図である。図７に示すように、ナビゲーション映像等の各種映像を生成して出力する画像出力回路部１０２からの映像信号を表示するＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）液晶表示装置１０５では、表示タイミング回路部１０３からのサンプリングクロックに基づいて映像信号をサンプリングし、描画処理する。表示タイミング回路部１０３は、画像出力回路部１０２からの水平同期信号と同期したサンプリングクロックを、ＰＬＬ（Ｐｈａｓｅ−ｌｏｃｋｅｄｌｏｏｐ：位相同期回路）１０６で発振される信号に基づいて生成する。

図８および図９は、入力される映像信号のクロックとサンプリングクロックとの関係を示すタイミングチャートである。図８に示すように、入力される映像信号のクロックとサンプリングクロックとが一致していれば、映像信号が正しくサンプリングされて、映像が適正に表示される。一方、図９に示すように、入力される映像信号のクロックとサンプリングクロックとが一致しない場合、映像信号が正しくサンプリングされず、映像が不適正に表示される。この場合、表示される文字がにじんだり輪郭がぼやけたりする。

このような問題を解決可能にする技術として、例えば、分周器の分周比を変更する画像表示装置（例えば、特許文献１を参照）や、簡単な構成で周波数変換ができるクロック生成回路（例えば、特許文献２を参照）がある。
特開平１０−１７３５１８号公報特開２００６−２７０４３８号公報

映像信号を取り扱う電子機器は、開発コスト等を抑制するため、映像信号の処理については一般に流通しているＩＣチップ等を流用することが多い。よって、入力される映像信号のクロックとサンプリングクロックとが一致しないような場合に、サンプリングクロックを生成する回路の分周器の分周比等を変更することは多大な費用を要する。また、サンプリングクロックを部分的にそのままマスクする場合は映像信号のクロックの周期とサンプリングクロックの周期との微妙な齟齬による文字のにじみや輪郭ぼけを防ぐことができない。

本発明は、このような問題に鑑みなされたものであり、小規模の回路追加により、既存の回路を有効に活用しながら映像信号のクロックの周期とサンプリングクロックの周期との齟齬を解消する発振回路、及び映像表示装置を提供することを課題とする。

本発明は、上記課題を解決するため、分周器へ供するクロック信号の一部をマスクする。

詳細には、所定の発振信号を分周する分周器と、映像信号に含まれる同期信号の位相と
該分周器からの信号の位相との位相差を比較する位相比較器と、を有し、該位相比較器における比較結果に応じた周期のサンプリング信号を生成する生成回路へ、該所定の発振信号を供する発振回路であって、前記位相比較器における比較結果に応じた周期のクロック信号を生成するクロック信号生成部と、前記クロック信号生成部が生成したクロック信号の一部をマスクした信号を前記所定の発振信号として、前記分周器へ供するクロック信号マスク部と、を備え、前記クロック信号マスク部は、前記生成回路が生成する前記サンプリング信号の周期が、前記映像信号を生成する際に用いられるクロックの周期である所定周期と同じになるように前記クロック信号の一部をマスクする。

上記発振回路は、生成回路に接続されることで該生成回路から出力されるサンプリング信号の周期を調整する。この生成回路は、上述のように、分周器と位相比較器とを有し、位相比較器における比較結果に応じた周期のサンプリング信号を生成する。生成回路における分周器は、何らかの発振信号が入力されるとこれを分周し、位相比較器へ送る。分周器へ入力される発振信号を、本発明では、所定の発振信号と呼ぶ。生成回路における位相比較器では、外部から入力される同期信号の位相と分周器からの位相とを比較する。同期信号は、映像信号と同期を取るための信号であり、例えば、水平同期信号や垂直同期信号を例示できる。上記発振回路は、このような生成回路で生成されるサンプリング信号の周期を調整可能にするものである。なお、この発振回路は、生成回路に接続されることで該生成回路から出力されるサンプリング信号の周期を調整するものであるから、生成回路の動作を制御する回路として捉えることもできる。

上記発振回路が備えるクロック信号生成部は、生成回路の位相比較器における比較結果に応じた周期のクロック信号を生成するものであり、例えば、生成回路の位相比較器が出力する電圧に応じてクロックの周期を調整することが可能な電圧制御発振器を適用することができる。

ここで、発振回路が備えるクロック信号マスク部は、クロック信号生成部が生成したクロック信号を生成回路の分周器へ送るものであるが、クロック信号の一部をマスクすることが可能なように構成されている。クロック信号の一部をマスクするとは、クロック信号生成部が生成した多数のクロックが連続しているクロック信号の一部のクロックを、分周器に認識できないようにすることであり、例えば、クロック信号の一部に異なる信号を重畳してクロックを無くすことをいう。

ところで、生成回路では、位相比較器の比較結果に応じた周期のサンプリング信号が生成されるため、この信号を所定周期に調整したい場合には位相比較器へ送られる信号を調整することが肝要である。ここで、所定周期とは、映像信号を生成する際に使われたクロックの周期であり、例えば、映像信号を生成する回路の画素数の仕様等から定まる周期である。上記発振回路は、生成回路から出力されるサンプリング信号の周期が、この所定周期と一致するように、位相比較器へのクロック信号を一部だけマスクする。位相比較器へ送られるクロック信号の一部がマスクすることにより、位相比較器は生成回路から出力されているサンプリング信号の周期が遅れていると錯誤してその出力を変えるため、生成回路から出力されるサンプリングクロックの周期が結果的に早くなる。本発明によれば、このような小規模の回路追加により、既存の生成回路を有効に活用しながら映像信号のクロックの周期とサンプリングクロックの周期との齟齬を解消することが可能になる。

また、前記クロック信号マスク部は、前記所定周期と前記分周器の分周比とに基づいて決定される所定個数のクロックがマスクされるように、前記クロック信号の一部をマスクするものであってもよい。生成回路で生成されるサンプリングクロックは、分周器の分周比とクロック信号マスク部がマスクするクロックの個数とにより定まるものであるため、サンプリングクロックの周期を所定周期にしたい場合には、所定周期と分周比との関係か
ら、マスクすべきクロック数を決定することができる。よって、生成回路で生成されるサンプリングクロックを所望の周期に調整することが可能である。

また、前記分周器は、分周比が固定されているものであってもよい。上記発振回路は、生成回路に用いられている分周器の分周比を変更することなく、生成回路で生成されるサンプリングクロックを所望の周期に調整可能にするものであるため、分周器の分周比が固定されている場合にその効果を有意に発揮することができる。

また、前記生成回路は、前記サンプリング信号と同期するマスク開始の信号を更に出力し、前記クロック信号マスク部は、前記生成回路が前記マスク開始の信号を出力したら前記クロック信号の一部をマスクするものであってもよい。このように構成される発振回路であれば、同期信号と同期するサンプリングクロックを安定的に生成させることが可能である。

また、前記クロック信号マスク部は、前記生成回路が前記サンプリング信号の生成を開始してから一定時間が経過後に、前記クロック信号のマスクを開始するものであってもよい。このように構成される発振回路であれば、一定時間が経過するまでマスク処理が開始されないため、生成回路の動作を一早く安定させることが可能である。

また、本発明は、映像信号を受け付けて映像を表示する映像表示装置であって、前記映像信号をサンプリングして映像を表示する映像表示回路と、前記映像表示回路へ供するサンプリング信号を生成する生成回路と、前記生成回路へ所定の発振信号を供する発振回路と、を備え、前記生成回路は、前記所定の発振信号を分周する分周器と、映像信号に含まれる同期信号の位相と該分周器からの信号の位相との位相差を比較する位相比較器と、を有し、該位相比較器における比較結果に応じた周期のサンプリング信号を生成し、前記発振回路は、前記位相比較器における比較結果に応じた周期のクロック信号を生成するクロック信号生成部と、前記クロック信号生成部が生成したクロック信号の一部をマスクした信号を前記所定の発振信号として、前記分周器へ供するクロック信号マスク部と、を有し、前記クロック信号マスク部は、前記生成回路が生成する前記サンプリング信号の周期が、前記映像信号を生成する際に適用される所定周期と同じになるように前記クロック信号の一部をマスクするものであってもよい。

小規模の回路追加により、既存の回路を有効に活用しながら映像信号のクロックの周期とサンプリングクロックの周期との齟齬を解消する発振回路、及び映像表示装置を提供することが可能になる。

以下、この発明を実施するための最良の形態を例示的に説明する。以下に示す実施形態は例示であり、本発明はこれらに限定されない。

図１は、本発明を適用した映像表示装置１の構成図である。映像表示装置１は、図１に示すように、画像出力回路部２、表示タイミング回路部３（本発明でいう、生成回路に相当する）、発振回路部４、及びＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）液晶表示装置５（本発明でいう、映像表示回路に相当する）で構成される。画像出力回路部２は、カーナビゲーション画面や各種ＡＶ（Ａｕｄｉｏ／Ｖｉｓｕａｌ）機器を操作する操作画面等の映像信号を生成する。画像出力回路部２は、コンピュータプログラムを実行することで映像信号を生成する回路部であるため、各種信号の減衰を抑制するため、水平同期信号と垂直同期信号とを合わせた複合同期信号と、映像信号とをそれぞれ独立に出力する。なお、本実施形態においては、以下、複合同期信号のうち特に水平同期信号の場合
を中心に説明するが、垂直同期信号の場合についても同様に適用可能である。画像出力回路部２から出力される映像信号は、ＴＦＴ液晶表示装置５へ送られる。また、画像出力回路部２から出力される水平同期信号は、表示タイミング回路部３へ送られる。

なお、画像出力回路部２から出力される映像信号は水平５１２画素の信号であり、水平同期信号の周期や映像信号を生成する際のクロックの周期（本発明でいう、所定周期に相当する）もこれに準じている。画像出力回路部２から出力される映像信号は、赤、緑、青の３つの原色信号で一画素を構成する映像信号であるため、この映像信号の一水平線を走査するには１５３６クロックのサンプリング信号が必要になる。但し、説明の便宜上、以下の説明においては、３つの原色信号で構成される一画素をサンプリングする際に要するクロックを一クロックとして説明する。

表示タイミング回路部３は、市販の映像信号処理用の半導体装置であり、図１に示すように、位相比較器３１、タイミング生成器３２、及び分周器３３を備える。表示タイミング回路部３は、水平５０８画素の映像信号を処理することを前提とする仕様になっており、分周器３３の分周比も１／５０８に設定されている。分周器３３は、入力される何らかの発振信号を既定の分周比（１／５０８）で分周し、分周信号を出力する。すなわち、５０８クロックの発振信号が入力される毎に１クロックの分周信号を出力する。位相比較器３１は、入力される２つの信号の位相を比較し、位相差に応じた電圧の信号を出力する。この位相比較器３１は、画像出力回路部２からの水平同期信号と、分周器３３からの分周信号とが入力されている。また、位相比較器３１の出力は、タイミング生成器３２へ送られる。従って、位相比較器３１は、画像出力回路部２からの水平同期信号の位相と分周器３３からの分周信号の位相とを比較し、位相差に応じた電圧の信号をタイミング生成器３２へ送ることになる。タイミング生成器３２は、位相比較器３１から出力される信号の電圧に応じて各種の信号を生成する。すなわち、タイミング生成器３２は、例えば図１に示すように、ＴＦＴ液晶表示装置５が画像出力回路部２からの映像信号をサンプリングする際のサンプリングクロックを生成したり、クロックマスクのタイミングを調整するため水平同期信号を生成したりする。

発振回路部４は、図１に示すように、ループフィルタ４１、ＶＣＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ）４２（本発明でいう、クロック信号生成部に相当する）、及びクロックマスク４３（本発明でいう、クロック信号マスク部に相当する）で構成される。ループフィルタ４１は、位相比較器３１から出力される信号の高周波成分を除去するローパスフィルタである。ＶＣＯ４２は、入力される電圧に応じた周波数のクロック信号を生成する回路であり、換言すると、入力電圧で発振周波数を調整可能な電圧制御発振器である。クロックマスク４３は、ＶＣＯ４２から出力されるクロック信号を、タイミング生成器３２からの信号に応じてマスクすることが可能な回路である。図２にクロックマスク４３の構成を示す。クロックマスク４３は、図２に示すように、ＶＣＯ４２からのクロック信号を４クロック分（本発明でいう、所定個数に相当する。なお、本実施形態で取り扱う映像信号はカラー信号であるため、正確には３倍の１２クロック分となる）マスク可能なように４段のシフトレジスタ（カラー信号であるため、正確には１２段となる）が設けられており、リセット信号が入力された後、ＶＣＯ４２が４クロックを出力すると全ての段のシフトレジスタについてＡＮＤ条件が成立し、５クロック目以降のＶＣＯ４２からのクロック信号がクロックマスク４３を通過するようになる。図３は、このときのタイミングチャートを示したものである。クロックマスク４３は、図３に示すように、タイミング生成器３２からの水平同期信号を受けると、ＶＣＯ４２からのクロック信号を４クロック分（カラーであるため、正確には３倍の１２クロック分である）だけマスクし、５クロック目以降のクロック信号を分周器３３へ渡す。クロックマスク４３から分周器３３へ渡されるクロック信号が、本発明でいう所定の発振信号に相当する。

ＴＦＴ液晶表示装置５は、薄膜トランジスタを使った液晶ディスプレイ装置であり、表示タイミング回路部３から送られるサンプリングクロックや各種のタイミング信号に基づいて画像出力回路部２からの映像信号をサンプリングし、液晶パネルに描画処理する。すなわち、ＴＦＴ液晶表示装置５には、タイミング生成器３２から出力されるサンプリングクロックと、画像出力回路部２から出力される映像信号とが入力される。そして、ＴＦＴ液晶表示装置５は、入力されたサンプリングクロックと映像信号とに基づいて映像を表示する。

このように構成される映像表示装置１では、電源が供給されて画像出力回路部２から映像信号や水平同期信号が送られると、分周比が１／５０８の分周器３３を使った表示タイミング回路部３であるにも関わらず、５１２画素の映像信号の処理に対応する周期のサンプリングクロックが生成される。すなわち、分周比が１／５０８の分周器３３を使った表示タイミング回路部３であるため、５０８画素の映像信号に対応する水平同期信号が入力されることで、５０８画素の映像信号に対応する周期のサンプリングクロックがタイミング生成器３２で生成されるべきところ、本来であれば５０８画素分のクロックが入力される分周器３３の手前でクロックを４画素分だけマスクしているため、分周器３３には５０４画素分のクロックしか入力されないことになる。このため、位相比較器３１は、分周器３３からの信号の位相を画像出力回路部２からの信号の位相に合わせるべく、自身が出力する電圧を上げようとする。画像出力回路部２からは５１２画素の映像信号に対応する水平同期信号が送られているため、分周器３３によって分周される５０８クロックとクロックマスク４３によってマスクされる４クロックとを足し合わせた５１２クロック分の出力電圧を位相比較器３１がＶＣＯ４２やタイミング生成器３２へ出力することにより、画像出力回路部２からの水平同期信号と分周器３３からの分周信号の位相とが一致することとなる。従って、タイミング生成器３２からＴＦＴ液晶表示装置５へ送られるサンプリングクロックが５１２画素分の映像信号に対応する周期のサンプリングクロックになる。

本実施形態によれば、上述した発振回路部４のような小規模の回路の追加により、上述した表示タイミング回路部３のような既存の回路を有効に活用しつつ、映像信号のクロックの周期とサンプリングクロックの周期との齟齬を解消することが可能になる。なお、上記発振回路部４を表示タイミング回路部３と接続する場合には、両回路間で受け渡される信号のレベルやバイアス電圧を合わせるために、信号のレベルやバイパス電圧を任意に設定できるインターフェース回路等を設けてもよい。これによれば、発振回路部４を幅広く適用することができる。

また、上記実施形態において、クロックマスク４３は、タイミング生成器３２からの水平同期信号を受けると、ＶＣＯ４２からのクロック信号を直ちにマスクしていた。しかし、クロックマスク４３は、タイミング生成器３２からの水平同期信号を受けてからしばらく経った後にクロック信号をマスクしてもよい。図４は、この場合のタイミングチャートを示した図である。図４に示すように、水平同期信号を受けてからしばらく経った後にクロック信号をマスクすることで、サンプリングクロックが生成されるタイミングを調整することが可能であり、例えば、ＴＦＴ液晶表示装置５に表示される映像の表示位置や映像処理回路における信号処理の遅れ時間等を調整することが可能である。

また、上記実施形態は、映像表示装置１の電源が入るとクロックマスクが直ちに行われていたが、電源が入ってから一定時間が経過後にクロックマスクを開始するようにしてもよい。図５および図６は、この場合の回路構成を示す図である。例えば、図５に示すように、映像表示装置１の電源が入ってから一定時間が経過するまでの間、クロックマスク４３をバイパスし、ＶＣＯ４２から分周器３３へクロック信号を直接送る。そして、一定時間が経過したら動くタイマー式のスイッチ４４が切り替わったら、クロックマスク４３のバイパスが解除されるようにする。これによれば、一定時間が経過するまでマスク処理が
開始されないため、表示タイミング回路部３の動作を一早く安定させることが可能である。また、図６に示すように、映像表示装置１の電源が入ってから一定時間が経過するまでの間、タイミング生成器３２からクロックマスク４３へ送られる水平同期信号をカットする。そして、一定時間が経過したら動くタイマー式のスイッチ４４がオンになったら、タイミング生成器３２から出力される水平同期信号がクロックマスク４３へ送られるようにする。これによっても、一定時間が経過するまでマスク処理が開始されないため、表示タイミング回路部３の動作を一早く安定させることが可能である。

映像表示装置の構成図。クロックマスクの構成図。タイミングチャート。変形例に係るタイミングチャート。変形例に係る映像表示装置の構成図。変形例に係る映像表示装置の構成図。従来例に係る映像表示装置の構成図。クロックが一致しているときのタイミングチャート。クロックが一致していないときのタイミングチャート。

符号の説明

１映像表示装置
２，１０２画像出力回路部
３，１０３表示タイミング回路部
４発振回路
５，１０５ＴＦＴ液晶表示装置
３１位相比較器
３２タイミング生成器
３３分周器
４１ループフィルタ
４２ＶＣＯ
４３クロックマスク
４４スイッチ
１０６ＰＬＬ

Claims

所定の発振信号を分周する分周器と、映像信号に含まれる同期信号の位相と該分周器からの信号の位相との位相差を比較する位相比較器と、を有し、該位相比較器における比較結果に応じた周期のサンプリング信号を生成する生成回路へ、該所定の発振信号を供する発振回路であって、
前記位相比較器における比較結果に応じた周期のクロック信号を生成するクロック信号生成部と、
前記クロック信号生成部が生成したクロック信号の一部をマスクした信号を前記所定の発振信号として、前記分周器へ供するクロック信号マスク部と、を備え、
前記クロック信号マスク部は、前記生成回路が生成する前記サンプリング信号の周期が、前記映像信号を生成する際に用いられるクロックの周期である所定周期と同じになるように前記クロック信号の一部をマスクする、
発振回路。
前記クロック信号マスク部は、前記所定周期と前記分周器の分周比とに基づいて決定される所定個数のクロックがマスクされるように、前記クロック信号の一部をマスクする、
請求項１に記載の発振回路。
前記分周器は、分周比が固定されている、
請求項１または２に記載の発振回路。
前記生成回路は、前記サンプリング信号と同期するマスク開始の信号を更に出力し、
前記クロック信号マスク部は、前記生成回路が前記マスク開始の信号を出力したら前記クロック信号の一部をマスクする、
請求項１から３の何れか一項に記載の発振回路。
前記クロック信号マスク部は、前記生成回路が前記サンプリング信号の生成を開始してから一定時間が経過後に、前記クロック信号のマスクを開始する、
請求項１から４の何れか一項に記載の発振回路。
映像信号を受け付けて映像を表示する映像表示装置であって、
前記映像信号をサンプリングして映像を表示する映像表示回路と、
前記映像表示回路へ供するサンプリング信号を生成する生成回路と、
前記生成回路へ所定の発振信号を供する発振回路と、を備え、
前記生成回路は、前記所定の発振信号を分周する分周器と、映像信号に含まれる同期信号の位相と該分周器からの信号の位相との位相差を比較する位相比較器と、を有し、該位相比較器における比較結果に応じた周期のサンプリング信号を生成し、
前記発振回路は、前記位相比較器における比較結果に応じた周期のクロック信号を生成するクロック信号生成部と、前記クロック信号生成部が生成したクロック信号の一部をマスクした信号を前記所定の発振信号として、前記分周器へ供するクロック信号マスク部と、を有し、
前記クロック信号マスク部は、前記生成回路が生成する前記サンプリング信号の周期が、前記映像信号を生成する際に用いられるクロックの周期である所定周期と同じになるように前記クロック信号の一部をマスクする、
映像表示装置。