KR100317289B1 - 디지털 티브이의 동기신호 보정장치 - Google Patents

디지털 티브이의 동기신호 보정장치 Download PDF

Info

Publication number
KR100317289B1
KR100317289B1 KR1019990040214A KR19990040214A KR100317289B1 KR 100317289 B1 KR100317289 B1 KR 100317289B1 KR 1019990040214 A KR1019990040214 A KR 1019990040214A KR 19990040214 A KR19990040214 A KR 19990040214A KR 100317289 B1 KR100317289 B1 KR 100317289B1
Authority
KR
South Korea
Prior art keywords
signal
output
ntsc
synchronization
clock
Prior art date
Application number
KR1019990040214A
Other languages
English (en)
Other versions
KR20010028138A (ko
Inventor
한동일
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019990040214A priority Critical patent/KR100317289B1/ko
Priority to US09/662,885 priority patent/US6624852B1/en
Publication of KR20010028138A publication Critical patent/KR20010028138A/ko
Application granted granted Critical
Publication of KR100317289B1 publication Critical patent/KR100317289B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

입력되는 아날로그 영상신호의 디지털 처리과정에서 생길 수 있는 입력 동기와 디스플레이 동기의 차이를 보정하여 동기를 일치시키도록 하기 위한 디지털 티브이의 동기신호 보정장치를 제공하기 위한 것으로서, 영상 처리부를 구비한 디지털 티브이의 동기신호 보정장치에 있어서, 상기 영상 처리부에서 출력된 출력 영상신호의 디스플레이 싱크와 비트스트림을 통해 입력되는 영상신호의 싱크를 락킹(locking)하기 위한 동기 제어신호를 발생하는 동기 제어신호 발생부와, 상기 입력되는 영상신호와 출력 영상신호가 동기되어 디스플레이되도록 상기 동기 제어신호 발생부에서 발생된 동기 제어신호에 따라 상기 영상 처리부의 동기신호를 보정하는 동기신호 보정부로 구성되며, 입력되는 아날로그 영상신호의 디지털 처리과정에서 생길 수 있는 입력 동기와 디스플레이 동기의 차이를 보정하여 동기를 일치시키도록 함으로써 안정적인 아날로그 영상을 출력할 수 있는 효과가 있다.

Description

디지털 티브이의 동기신호 보정장치{apparatus for correcting sync in digital TV}
본 발명은 디지털 티브이에 관한 것으로, 특히 디지털 티브이의 동기신호 보정장치에 관한 것이다.
디지털 TV의 도입으로 기존 아날로그 방식의 TV에 비해서 보다 선명한 화질의 영상을 시청할 수 있게 되었으나 기존의 아날로그 방식의 영상 또한 디지털 TV를 이용하여 시청할 수 있어야 한다.
디지털 TV에 비해서 아날로그 방식의 TV는 신호 특성이 불완전할 뿐만 아니라 VCR과 같은 장치의 아날로그 영상 신호는 기계적인 신호를 전기적인 영상 신호로 변환시키는 과정에서 영상 신호의 오차를 크게 발생시킨다.
이를 위하여 기존에 타임 베이스 보정(Time base correction)방식을 이용하여 안정된 영상 신호를 얻고자 하는 방법을 사용하여 왔다.
그러나 이러한 디지털 티브이의 타임 베이스 보정방식은 영상 신호를 안정시키기는 하지만 입력되는 영상의 동기를 보정하지는 못하여 NTSC 영상을 출력시 공간적으로는 안정적인 영상을 출력하지만 시간적으로 여전히 불완전한 영상을 출력할 수 밖에 없는 문제점이 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 입력되는 아날로그 영상신호의 디지털 처리과정에서 생길 수 있는 입력 동기와 디스플레이 동기의 차이를 보정하여 동기를 일치시키도록 하기 위한 디지털 티브이의 동기신호 보정장치를 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 디지털 티브이의 동기신호 보정장치의 일실시예를 나타낸 도면
도 2 은 본 발명에 따른 디지털 티브이의 동기신호 보정장치의 다른 실시예를 나타낸 도면
도 3 은 본 발명에 따른 디지털 티브이의 동기신호 보정장치의 또다른 실시예를 나타낸 도면
도면의 주요부분에 대한 부호의 설명
11 : 영상 처리부 12 : NTSC PWM 발생부
13 : 로우 패스 필터(LPF) 14 : VCXO
15 : 위상 동기 루프(PLL)
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 티브이의 동기신호 보정장치의 특징은, 영상 처리부를 구비한 디지털 티브이의 동기신호 보정장치에 있어서, 상기 영상 처리부에서 출력된 출력 영상신호의 디스플레이 싱크와 비트스트림을 통해 입력되는 영상신호의 싱크를 락킹(locking)하기 위한 동기 제어신호를 발생하는 동기 제어신호 발생부와, 상기 입력되는 영상신호와 출력 영상신호가 동기되어 디스플레이되도록 상기 동기 제어신호 발생부에서 발생된 동기 제어신호에 따라 상기 영상 처리부의 동기신호를 보정하는 동기신호 보정부를 포함하여 구성되는데 있다.
상기 동기 제어신호 발생부는 NTSC PWM 발생부임을 특징으로 하는데 다른 특징이 있다.
상기 동기신호 보정부는 상기 동기 제어신호 발생부에서 발생된 동기 제어신호를 로우 패스 필터링하여 아날로그 레벨(Analog level)의 신호를 출력하는 로우 패스 필터(LPF)와, 상기 LPF에서 로우 패스 필터링된 아날로그 레벨(Analog level)에 대응하여 출력 주파수를 가변시켜 레퍼런스 클럭(Reference clock)을 출력하는 전압 제어 크리스탈 오실레이터(Voltage Controlled crystal Oscillator:VCXO)와, 상기 VCXO에서 가변된 레퍼런스 클럭에 따라 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 보정신호를 발생하는 위상 동기 루프(PLL)를 포함하여 구성되는데 또다른 특징이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 티브이의 동기신호 보정장치의 또다른 특징은, 영상 처리부를 구비한 디지털 티브이의 동기신호 보정장치에 있어서, 상기 영상 처리부에서 출력된 디스플레이 싱크와 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 따라 NTSC신호를 락킹(locking)하기 위한 PWM신호를 발생하는 NTSC PWM 발생부와, 상기 NTSC PWM 발생부에서 발생된 NTSC PWM신호를 로우 패스 필터링하여 아날로그 레벨(Analog level)의 신호를 출력하는 로우 패스 필터(LPF)와, 상기 LPF에서 로우 패스 필터링된 아날로그 레벨(Analog level)에 대응하여 출력 주파수를 가변시켜 레퍼런스 클럭(Reference clock)을 출력하는 전압 제어 크리스탈 오실레이터(Voltage Controlled crystal Oscillator:VCXO)와, 상기 VCXO에서 가변된 레퍼런스 클럭에 따라 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 발생하는 위상 동기 루프(PLL)를 포함하여 구성되는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 티브이의 동기신호 보정장치의 또다른 특징은, 영상 처리부를 구비한 디지털 티브이의 동기신호 보정장치에 있어서, 상기 영상 처리부에서 출력된 디스플레이 싱크와 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 따라 NTSC신호에 락킹(locking)하기 위한 PWM신호를 발생하는 NTSC PWM 발생부와, 레퍼런스 클럭(Reference clock)을 피드백하여 시스템 타임 클럭(System Time Clock:STC)을 발생하는 시스템 타임 클럭 발생부와, 상기 시스템 타임 클럭 발생부에서 발생된 STC와 비트스트림을 통해 입력되는 프로그램 클럭 레퍼런스(Program Clock Reference:PCR)에 따라 DTV신호에 락킹하기 위한 PWM신호를 발생하는 DTV PWM 발생부와, 디스플레이 모드신호에 따라 상기 NTSC PWM 발생부 또는 DTV PWM 발생부에서 발생된 PWM신호를 선택하는 먹스(MUX)와, 상기 먹스(MUX)에서 선택된 PWM신호를 로우 패스 필터링하여 아날로그 레벨(Analog level)의 신호를 출력하는 로우 패스 필터(LPF)와, 상기 LPF에서 로우 패스 필터링된 아날로그 레벨(Analog level)에 대응하여 출력 주파수를 가변시켜 레퍼런스 클럭(Reference clock)을 출력하는 전압 제어 크리스탈 오실레이터(Voltage Controlled crystal Oscillator:VCXO)와, 상기 VCXO에서 가변 출력된 레퍼런스 클럭에 따라 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 발생하는 위상 동기 루프(PLL)를 포함하여 구성되는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 티브이의 동기신호 보정장치의 또다른 특징은, 영상 처리부를 구비한 디지털 티브이의 동기신호 보정장치에 있어서, 상기 영상 처리부에서 출력된 디스플레이 싱크와 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 따라 NTSC신호에 락킹(locking)하기 위한 PWM신호를 발생하는 NTSC PWM 발생부와, 레퍼런스 클럭(Reference clock)을 피드백하여 시스템 타임 클럭(System Time Clock:STC)을 발생하는 시스템 타임 클럭 발생부와, 상기 시스템 타임 클럭 발생부에서 발생된 STC와 비트스트림을 통해 입력되는 프로그램 클럭 레퍼런스(Program Clock Reference:PCR)에 따라 DTV신호에 락킹하기 위한 PWM신호를 발생하는 DTV PWM 발생부와, 디스플레이 모드신호에 따라 상기 NTSC PWM 발생부 또는 DTV PWM 발생부에서 발생된 PWM신호를 선택하는 먹스(MUX)와, 상기 MUX에서 선택된 PWM신호를 로우 패스 필터링하여 아날로그 레벨(Analog level)의 신호를 출력하는 로우 패스 필터(LPF)와, 상기 LPF에서 로우 패스 필터링된 아날로그 레벨(Analog level)에 대응하여 출력 주파수를 가변시켜 레퍼런스 클럭(Reference clock)을 출력하는 전압제어 크리스탈 오실레이터(Voltage Controlled crystal Oscillator:VCXO)와, 상기 VCXO에서 가변 출력된 레퍼런스 클럭에 따라 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 발생하는 위상 동기 루프(PLL)와, 비트스트림을 통해 입력되는 NTSC 영상과 클럭을 저장하는 메모리와, 상기 VCXO에서 가변 출력된 레퍼런스 클럭을 NTSC 출력 클럭으로 위상 동기를 맞추거나 분주하는 PLL 또는 분주부를 포함하여 구성되는데 있다.
본 발명은 입력되는 아날로그 영상신호의 디지털 처리과정에서 생길 수 있는 입력 동기와 디스플레이 동기의 차이를 보정하여 동기를 일치시키도록 함으로써 안정적인 아날로그 영상을 출력할 수 있다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 본 발명에 따른 디지털 티브이의 동기신호 보정장치의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 1 은 본 발명에 따른 디지털 티브이의 동기신호 보정장치의 일실시예를 나타낸 도면으로, 입력되는 NTSC 영상을 처리한 후 디스플레이 클럭(Display Clock)에 따라 영상을 출력하고, 상기 디스플레이 클럭에 따른 디스플레이 싱크(Display sync)를 출력하는 영상 처리부(11)와, 상기 영상 처리부(11)에서 출력된 디스플레이 싱크와 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 따라 NTSC신호를 락킹(locking)하기 위한 PWM신호를 발생하는 NTSC PWM 발생부(12)와, 상기 NTSC PWM 발생부(12)에서 발생된NTSC PWM신호를 로우 패스 필터링하여 아날로그 레벨(Analog level)의 신호를 출력하는 로우 패스 필터(LPF)(13)와, 상기 LPF(13)에서 로우 패스 필터링된 아날로그 레벨(Analog level)에 대응하여 출력 주파수를 가변시켜 레퍼런스 클럭(Reference clock)을 출력하는 전압 제어 크리스탈 오실레이터(Voltage Controlled crystal Oscillator:VCXO)(14)와, 상기 VCXO(14)에서 가변된 레퍼런스 클럭에 따라 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 발생하는 위상 동기 루프(PLL)(15)로 구성된다.
도 2 은 본 발명에 따른 디지털 티브이의 동기신호 보정장치의 다른 실시예를 나타낸 도면으로, 입력되는 NTSC 영상을 처리한 후 디스플레이 클럭(Display Clock)에 따라 영상을 출력하고, 상기 디스플레이 클럭에 따른 디스플레이 싱크(Display sync)를 출력하는 영상 처리부(21)와, 상기 영상 처리부(21)에서 출력된 디스플레이 싱크와 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 따라 NTSC신호에 락킹(locking)하기 위한 PWM신호를 발생하는 NTSC PWM 발생부(22)와, 레퍼런스 클럭(Reference clock)을 피드백하여 시스템 타임 클럭(System Time Clock:STC)을 발생하는 시스템 타임 클럭 발생부(23)와, 상기 시스템 타임 클럭 발생부(23)에서 발생된 STC와 비트스트림을 통해 입력되는 프로그램 클럭 레퍼런스(Program Clock Reference:PCR)에 따라 DTV신호에 락킹하기 위한 PWM신호를 발생하는 DTV PWM 발생부(24)와, 디스플레이 모드신호에 따라 상기 NTSC PWM 발생부(22) 또는 DTV PWM 발생부(24)에서 발생된 PWM신호를 선택하는 먹스(MUX)(25)와, 상기 MUX(25)에서 선택된 PWM신호를 로우 패스 필터링하여 아날로그 레벨(Analog level)의 신호를 출력하는 로우 패스 필터(LPF)(26)와, 상기 LPF(26)에서 로우 패스 필터링된 아날로그 레벨(Analog level)에 대응하여 출력 주파수를 가변시켜 레퍼런스 클럭(Reference clock)을 출력하는 전압 제어 크리스탈 오실레이터(Voltage Controlled crystal Oscillator:VCXO)(27)와, 상기 VCXO(27)에서 가변 출력된 레퍼런스 클럭에 따라 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 발생하는 위상 동기 루프(PLL)(28)로 구성된다.
도 3 은 본 발명에 따른 디지털 티브이의 동기신호 보정장치의 또다른 실시예를 나타낸 도면으로, 입력되는 NTSC 영상을 처리한 후 디스플레이 클럭(Display Clock)에 따라 영상을 출력하고, 상기 디스플레이 클럭에 따른 디스플레이 싱크(Display sync)를 출력하는 영상 처리부(31)와, 상기 영상 처리부(31)에서 출력된 디스플레이 싱크와 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 따라 NTSC신호에 락킹(locking)하기 위한 PWM신호를 발생하는 NTSC PWM 발생부(32)와, 레퍼런스 클럭(Reference clock)을 피드백하여 시스템 타임 클럭(System Time Clock:STC)을 발생하는 시스템 타임 클럭 발생부(33)와, 상기 시스템 타임 클럭 발생부(33)에서 발생된 STC와 비트스트림을 통해 입력되는 프로그램 클럭 레퍼런스(Program Clock Reference:PCR)에 따라 DTV신호에 락킹하기 위한 PWM신호를 발생하는 DTV PWM 발생부(34)와, 디스플레이 모드신호에 따라 상기 NTSC PWM 발생부(32) 또는 DTV PWM 발생부(34)에서 발생된 PWM신호를 선택하는 먹스(MUX)(35)와, 상기 MUX(35)에서 선택된 PWM신호를 로우 패스 필터링하여 아날로그 레벨(Analog level)의 신호를 출력하는 로우 패스 필터(LPF)(36)와, 상기 LPF(36)에서 로우 패스 필터링된 아날로그 레벨(Analog level)에 대응하여 출력 주파수를 가변시켜 레퍼런스 클럭(Reference clock)을 출력하는 전압 제어 크리스탈 오실레이터(Voltage Controlled crystal Oscillator:VCXO)(37)와, 상기 VCXO(37)에서 가변 출력된 레퍼런스 클럭에 따라 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 발생하는 위상 동기 루프(PLL)(38)와, 비트스트림을 통해 입력되는 NTSC 영상과 클럭을 저장하는 메모리(39)와, 상기 VCXO(37)에서 가변 출력된 레퍼런스 클럭을 NTSC 출력 클럭으로 위상 동기를 맞추거나 분주하는 PLL 또는 분주부(40)로 구성된다.
이와 같이 구성된 본 발명에 따른 디지털 티브이의 동기신호 보정장치의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1 을 참조하면, 먼저, 영상 처리부(11)는 전원 온시 입력되는 NTSC 영상을 처리한 후 디스플레이 클럭(Display Clock)에 따라 영상을 출력하고, 상기 디스플레이 클럭에 따른 디스플레이 싱크(Display sync)를 출력한다.
이때, PLL(15)은 상기 영상 처리부(11)로 디폴트(default)한 레퍼런스 클럭에 따른 디스플레이 클럭을 제공한다.
그러면 NTSC PWM 발생부(12)는 상기 영상 처리부(11)에서 출력된 디스플레이 싱크와 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 따라 NTSC신호를 락킹(locking)하기 위한 PWM신호를 발생한다.
즉 NTSC PWM 발생부(12)는 상기 영상 처리부(11)에서 출력된 디스플레이 싱크의 주기가 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)의 주기와 같을 경우 NTSC신호를 락킹(locking)하기 위하여 NTSC PWM신호로 상기 디스플레이 싱크를 그대로 출력한다.
그리고, NTSC PWM 발생부(12)는 상기 영상 처리부(11)에서 출력된 디스플레이 싱크의 주기가 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)의 주기보다 짧을 경우 NTSC신호를 락킹(locking)하기 위하여 듀티(duty)비가 50%보다 작은 NTSC PWM신호를 출력하고, 길 경우 NTSC신호를 락킹(locking)하기 위하여 듀티(duty)비가 50%보다 큰 NTSC PWM신호를 출력한다.
이에 따라 LPF(13)는 상기 NTSC PWM 발생부(12)에서 발생된 NTSC PWM신호를 로우 패스 필터링하여 아날로그 레벨(Analog level)의 신호를 출력한다.
그러면 VCXO(14)는 상기 LPF(13)에서 로우 패스 필터링된 아날로그 레벨(Analog level)에 대응하여 출력 주파수를 가변시켜 레퍼런스 클럭(Reference clock)을 출력한다.
여기서, VCXO(14)는 상기 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 디스플레이 싱크를 락킹(locking)할 수 있도록 기준 주파수로부터 ±500ppm정도의 변화 범위를 갖게 되며, 이 경우 항상 안정된 영상을 출력할 수 있다.
예를 들면 일반적인 VCR의 경우 play 상태의 경우 대부분 락킹(locking)을시킬 수 있으며, FF나 Rewind의 경우 상기 제어 범위를 벗어나는 경우가 대부분이므로, 본 발명으로도 락킹(locking)이 정확하게 걸리지 않을 수 있으나 영상 자체가 매우 흔들리기 때문에 큰 지장을 초래하지는 않는다.
상기 락킹(locking)이 걸리지 않을 경우 입력 영상신호의 동기와 출력 영상신호의 동기의 차이에 따라서 영상의 skip이나 repeat 동작이 생기며 움직임이 있는 영상의 경우 움직임이 눈에 거슬리는 영상을 발생시키게 되는데 본 발명에서는 이런 경우가 발생하더라도 그 발생 빈도를 최소화할 수 있다.
이에 따라 PLL(15)은 상기 VCXO(14)에서 가변된 레퍼런스 클럭에 따라 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 발생하여 상기 영상 처리부(11)로 출력한다.
여기서 상기 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 발생하는 PLL(15)에서는 이러한 동작을 프레임이나 필드 단위로 처리하여 빈번한 클럭의 변화로 인한 영상 지터(jitter)를 방지하여야 한다.
상기 PLL(15) 블록이 점선으로 되어 있는 이유는 상기 입력 영상신호와 출력 영상신호의 동기가 일치할 경우 상기 VCXO(14)에서 출력 레퍼런스 클럭을 디스플레이 클럭으로 어떠한 신호처리없이 바로 출력하기 때문이다.
그러면 영상 처리부(11)는 상기 처리된 NTSC 영상을 상기 PLL(15)에서 출력된 디스플레이 클럭에 따라 출력함으로써 입력되는 NTSC 영상과 디스플레이되는 영상을 동기시킬 수 있다.
또한, 도 2 를 참조하면, 먼저, 영상 처리부(21)는 전원 온시 입력되는 NTSC영상을 처리한 후 디스플레이 클럭(Display Clock)에 따라 영상을 출력하고, 상기 디스플레이 클럭에 따른 디스플레이 싱크(Display sync)를 출력한다.
이때, PLL(28)은 상기 영상 처리부(21)로 디폴트(default)한 레퍼런스 클럭에 따른 디스플레이 클럭을 제공한다.
그러면 NTSC PWM 발생부(22)는 상기 영상 처리부(21)에서 출력된 디스플레이 싱크와 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 따라 NTSC신호를 락킹(locking)하기 위한 PWM신호를 발생한다.
즉 NTSC PWM 발생부(22)는 상기 영상 처리부(21)에서 출력된 디스플레이 싱크의 주기가 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)의 주기와 같을 경우 NTSC신호를 락킹(locking)하기 위하여 NTSC PWM신호로 상기 디스플레이 싱크를 그대로 출력한다.
그리고, NTSC PWM 발생부(22)는 상기 영상 처리부(21)에서 출력된 디스플레이 싱크의 주기가 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)의 주기보다 짧을 경우 NTSC신호를 락킹(locking)하기 위하여 듀티(duty)비가 50%보다 작은 NTSC PWM신호를 출력하고, 길 경우 NTSC신호를 락킹(locking)하기 위하여 듀티(duty)비가 50%보다 큰 NTSC PWM신호를 출력한다.
또한, 시스템 타임 클럭 발생부(23)는 레퍼런스 클럭(Reference clock)을 피드백하여 시스템 타임 클럭(System Time Clock:STC)을 발생한다.
그러면 DTV PWM 발생부(24)는 상기 시스템 타임 클럭 발생부(23)에서 발생된 STC와 비트스트림을 통해 입력되는 프로그램 클럭 레퍼런스(Program Clock Reference:PCR)에 따라 DTV신호에 락킹하기 위한 PWM신호를 발생한다.
이에 따라 먹스(MUX)(25)는 디스플레이 모드신호에 따라 상기 NTSC PWM 발생부(22) 또는 DTV PWM 발생부(24)에서 발생된 PWM신호를 선택하여 그 결과신호를 출력한다.
그러면 LPF(26)는 상기 MUX(25)에서 선택된 PWM신호를 로우 패스 필터링하여 아날로그 레벨(Analog level)의 신호를 출력한다.
이어 VCXO(27)는 상기 LPF(26)에서 로우 패스 필터링된 아날로그 레벨(Analog level)에 대응하여 출력 주파수를 가변시켜 레퍼런스 클럭(Reference clock)을 출력한다.
여기서, VCXO(27)는 상기 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 디스플레이 싱크를 락킹(locking)할 수 있도록 기준 주파수로부터 ±500ppm정도의 변화 범위를 갖게 되며, 이 경우 항상 안정된 영상을 출력할 수 있다.
예를 들면 일반적인 VCR의 경우 play 상태의 경우 대부분 락킹(locking)을 시킬 수 있으며, FF나 Rewind의 경우 상기 제어 범위를 벗어나는 경우가 대부분이므로, 본 발명으로도 락킹(locking)이 정확하게 걸리지 않을 수 있으나 영상 자체가 매우 흔들리기 때문에 큰 지장을 초래하지는 않는다.
상기 락킹(locking)이 걸리지 않을 경우 입력 영상신호의 동기와 출력 영상신호의 동기의 차이에 따라서 영상의 skip이나 repeat 동작이 생기며 움직임이 있는 영상의 경우 움직임이 눈에 거슬리는 영상을 발생시키게 되는데 본 발명에서는 이런 경우가 발생하더라도 그 발생 빈도를 최소화할 수 있다.
그러면 PLL(28)은 상기 VCXO(27)에서 가변 출력된 레퍼런스 클럭에 따라 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 상기 영상 처리부(21)로 출력한다.
여기서 상기 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 발생하는 PLL(28)에서는 이러한 동작을 프레임이나 필드 단위로 처리하여 빈번한 클럭의 변화로 인한 영상 지터(jitter)를 방지하여야 한다.
이에 따라 영상 처리부(21)는 상기 처리된 NTSC 영상을 상기 PLL(28)에서 출력된 디스플레이 클럭에 따라 출력함으로써 입력되는 NTSC 영상과 디스플레이되는 영상을 동기시킬 수 있다.
만약 주화면과 동시에 PIP 영상과 같은 보조화면을 디스플레이하는 경우는 보조화면에 락킹(locking)을 걸 수 없으며 항상 주화면에 락킹(locking)을 걸어야 하고, 보조화면의 경우 영상의 skip/repetition이 발생할 수 있으며 이에 대한 고려를 해야 하며, 보조화면만 디스플레이될 경우는 보조화면에 락킹(locking)을 걸어서 안정된 영상을 얻을 수 있다.
또한, 도 3 을 참조하면, 먼저, 영상 처리부(31)는 전원 온시 입력되는 NTSC 영상을 처리한 후 디스플레이 클럭(Display Clock)에 따라 영상을 출력하고, 상기 디스플레이 클럭에 따른 디스플레이 싱크(Display sync)를 출력한다.
이때, PLL(38)은 상기 영상 처리부(31)로 디폴트(default)한 레퍼런스 클럭에 따른 디스플레이 클럭을 제공한다.
그러면 NTSC PWM 발생부(32)는 상기 영상 처리부(31)에서 출력된 디스플레이 싱크와 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 따라 NTSC신호를 락킹(locking)하기 위한 PWM신호를 발생한다.
즉 NTSC PWM 발생부(22)는 상기 영상 처리부(21)에서 출력된 디스플레이 싱크의 주기가 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)의 주기와 같을 경우 NTSC신호를 락킹(locking)하기 위하여 NTSC PWM신호로 상기 디스플레이 싱크를 그대로 출력한다.
그리고, NTSC PWM 발생부(22)는 상기 영상 처리부(21)에서 출력된 디스플레이 싱크의 주기가 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)의 주기보다 짧을 경우 NTSC신호를 락킹(locking)하기 위하여 듀티(duty)비가 50%보다 작은 NTSC PWM신호를 출력하고, 길 경우 NTSC신호를 락킹(locking)하기 위하여 듀티(duty)비가 50%보다 큰 NTSC PWM신호를 출력한다.
또한, 시스템 타임 클럭 발생부(33)는 레퍼런스 클럭(Reference clock)을 피드백하여 시스템 타임 클럭(System Time Clock:STC)을 발생한다.
그러면 DTV PWM 발생부(34)는 상기 시스템 타임 클럭 발생부(33)에서 발생된 STC와 비트스트림을 통해 입력되는 프로그램 클럭 레퍼런스(Program ClockReference:PCR)에 따라 DTV신호에 락킹하기 위한 PWM신호를 발생한다.
이에 따라 먹스(MUX)(35)는 디스플레이 모드신호에 따라 상기 NTSC PWM 발생부(32) 또는 DTV PWM 발생부(34)에서 발생된 PWM신호를 선택하여 그 결과신호를 출력한다.
그러면 LPF(36)는 상기 MUX(35)에서 선택된 PWM신호를 로우 패스 필터링하여 아날로그 레벨(Analog level)의 신호를 출력한다.
이어 VCXO(37)는 상기 LPF(36)에서 로우 패스 필터링된 아날로그 레벨(Analog level)에 대응하여 출력 주파수를 가변시켜 레퍼런스 클럭(Reference clock)을 출력한다.
여기서, VCXO(37)는 상기 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 디스플레이 싱크를 락킹(locking)할 수 있도록 기준 주파수로부터 ±500ppm정도의 변화 범위를 갖게 되며, 이 경우 항상 안정된 영상을 출력할 수 있다.
예를 들면 일반적인 VCR의 경우 play 상태의 경우 대부분 락킹(locking)을 시킬 수 있으며, FF나 Rewind의 경우 상기 제어 범위를 벗어나는 경우가 대부분이므로, 본 발명으로도 락킹(locking)이 정확하게 걸리지 않을 수 있으나 영상 자체가 매우 흔들리기 때문에 큰 지장을 초래하지는 않는다.
상기 락킹(locking)이 걸리지 않을 경우 입력 영상신호의 동기와 출력 영상신호의 동기의 차이에 따라서 영상의 skip이나 repeat 동작이 생기며 움직임이 있는 영상의 경우 움직임이 눈에 거슬리는 영상을 발생시키게 되는데 본 발명에서는이런 경우가 발생하더라도 그 발생 빈도를 최소화할 수 있다.
그러면 PLL(38)은 상기 VCXO(37)에서 가변 출력된 레퍼런스 클럭에 따라 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 상기 영상 처리부(31)로 출력한다.
여기서 상기 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 발생하는 PLL(38)에서는 이러한 동작을 프레임이나 필드 단위로 처리하여 빈번한 클럭의 변화로 인한 영상 지터(jitter)를 방지하여야 한다.
한편, 메모리(39)는 비트스트림을 통해 입력되는 NTSC 영상과 클럭을 저장한다.
그러면 PLL 또는 분주부(40)는 상기 VCXO(37)에서 가변 출력된 레퍼런스 클럭을 위상 동기를 맞추거나 분주하여 NTSC 출력 클럭을 출력한다.
상기 PLL 또는 분주부(40) 블록이 점선으로 되어 있는 이유는 상기 입력 영상신호와 출력 영상신호의 동기가 일치할 경우 상기 VCXO(37)에서 출력 레퍼런스 클럭을 디스플레이 클럭으로 어떠한 신호처리없이 바로 출력하기 때문이다.
이에 따라 메모리(39)는 상기 PLL 또는 분주부(40)로부터 출력된 NTSC 출력 클럭에 따라 안정화된 NTSC 영상을 상기 영상 처리부(31)로 출력한다.
그러면 영상 처리부(31)는 상기 메모리(39)로부터 출력된 안정화된 NTSC 영상을 처리하여 상기 PLL(38)에서 출력된 디스플레이 클럭에 따라 출력함으로써 입력되는 NTSC 영상과 디스플레이되는 영상을 동기시킬 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 디지털 티브이의 동기신호 보정장치에 있어서는 입력되는 아날로그 영상신호의 디지털 처리과정에서 생길 수 있는 입력 동기와 디스플레이 동기의 차이를 보정하여 동기를 일치시키도록 함으로써 안정적인 아날로그 영상을 출력할 수 있는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (7)

  1. 영상 처리부를 구비한 디지털 티브이의 동기신호 보정장치에 있어서,
    상기 영상 처리부에서 출력된 출력 영상신호의 디스플레이 싱크와 비트스트림을 통해 입력되는 영상신호의 싱크를 락킹(locking)하기 위한 동기 제어신호를 발생하는 동기 제어신호 발생부와;
    상기 입력되는 영상신호와 출력 영상신호가 동기되어 디스플레이되도록 상기 동기 제어신호 발생부에서 발생된 동기 제어신호에 따라 상기 영상 처리부의 동기신호를 보정하는 동기신호 보정부를 포함하여 구성된 것을 특징으로 하는 디지털 티브이의 동기신호 보정장치.
  2. 제 1 항에 있어서,
    상기 동기 제어신호 발생부는 NTSC PWM 발생부임을 특징으로 하는 디지털 티브이의 동기신호 보정장치.
  3. 제 1 항에 있어서,
    상기 동기신호 보정부는
    상기 동기 제어신호 발생부에서 발생된 동기 제어신호를 로우 패스 필터링하여 아날로그 레벨(Analog level)의 신호를 출력하는 로우 패스 필터(LPF)와;
    상기 LPF에서 로우 패스 필터링된 아날로그 레벨(Analog level)에 대응하여출력 주파수를 가변시켜 레퍼런스 클럭(Reference clock)을 출력하는 전압 제어 크리스탈 오실레이터(Voltage Controlled crystal Oscillator:VCXO)와;
    상기 VCXO에서 가변된 레퍼런스 클럭에 따라 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 보정신호를 발생하는 위상 동기 루프(PLL)를 포함하여 구성된 것을 특징으로 하는 디지털 티브이의 동기신호 보정장치.
  4. 영상 처리부를 구비한 디지털 티브이의 동기신호 보정장치에 있어서,
    상기 영상 처리부에서 출력된 디스플레이 싱크와 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 따라 NTSC신호를 락킹(locking)하기 위한 PWM신호를 발생하는 NTSC PWM 발생부와;
    상기 NTSC PWM 발생부에서 발생된 NTSC PWM신호를 로우 패스 필터링하여 아날로그 레벨(Analog level)의 신호를 출력하는 로우 패스 필터(LPF)와;
    상기 LPF에서 로우 패스 필터링된 아날로그 레벨(Analog level)에 대응하여 출력 주파수를 가변시켜 레퍼런스 클럭(Reference clock)을 출력하는 전압 제어 크리스탈 오실레이터(Voltage Controlled crystal Oscillator:VCXO)와;
    상기 VCXO에서 가변된 레퍼런스 클럭에 따라 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 발생하는 위상 동기 루프(PLL)를 포함하여 구성된 것을 특징으로 하는 디지털 티브이의 동기신호 보정장치.
  5. 영상 처리부를 구비한 디지털 티브이의 동기신호 보정장치에 있어서,
    상기 영상 처리부에서 출력된 디스플레이 싱크와 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 따라 NTSC신호에 락킹(locking)하기 위한 PWM신호를 발생하는 NTSC PWM 발생부와;
    레퍼런스 클럭(Reference clock)을 피드백하여 시스템 타임 클럭(System Time Clock:STC)을 발생하는 시스템 타임 클럭 발생부와;
    상기 시스템 타임 클럭 발생부에서 발생된 STC와 비트스트림을 통해 입력되는 프로그램 클럭 레퍼런스(Program Clock Reference:PCR)에 따라 DTV신호에 락킹하기 위한 PWM신호를 발생하는 DTV PWM 발생부와;
    디스플레이 모드신호에 따라 상기 NTSC PWM 발생부 또는 DTV PWM 발생부에서 발생된 PWM신호를 선택하는 먹스(MUX)와;
    상기 먹스(MUX)에서 선택된 PWM신호를 로우 패스 필터링하여 아날로그 레벨(Analog level)의 신호를 출력하는 로우 패스 필터(LPF)와;
    상기 LPF에서 로우 패스 필터링된 아날로그 레벨(Analog level)에 대응하여 출력 주파수를 가변시켜 레퍼런스 클럭(Reference clock)을 출력하는 전압 제어 크리스탈 오실레이터(Voltage Controlled crystal Oscillator:VCXO)와;
    상기 VCXO에서 가변 출력된 레퍼런스 클럭에 따라 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 발생하는 위상 동기 루프(PLL)를 포함하여 구성된 것을 특징으로 하는 디지털 티브이의 동기신호 보정장치.
  6. 제 5 항에 있어서,
    타임 베이스 보정을 수행하기 위한 PLL 또는 분주부, 메모리를 더 포함하여 구성된 것을 특징으로 하는 디지털 티브이의 동기신호 보정장치.
  7. 영상 처리부를 구비한 디지털 티브이의 동기신호 보정장치에 있어서,
    상기 영상 처리부에서 출력된 디스플레이 싱크와 비트스트림을 통해 입력되는 NTSC 필드 싱크 또는 버티컬 싱크(NTSC Field Sync/Vertical Sync)에 따라 NTSC신호에 락킹(locking)하기 위한 PWM신호를 발생하는 NTSC PWM 발생부와;
    레퍼런스 클럭(Reference clock)을 피드백하여 시스템 타임 클럭(System Time Clock:STC)을 발생하는 시스템 타임 클럭 발생부와;
    상기 시스템 타임 클럭 발생부에서 발생된 STC와 비트스트림을 통해 입력되는 프로그램 클럭 레퍼런스(Program Clock Reference:PCR)에 따라 DTV신호에 락킹하기 위한 PWM신호를 발생하는 DTV PWM 발생부와;
    디스플레이 모드신호에 따라 상기 NTSC PWM 발생부 또는 DTV PWM 발생부에서 발생된 PWM신호를 선택하는 먹스(MUX)와;
    상기 MUX에서 선택된 PWM신호를 로우 패스 필터링하여 아날로그 레벨(Analog level)의 신호를 출력하는 로우 패스 필터(LPF)와;
    상기 LPF에서 로우 패스 필터링된 아날로그 레벨(Analog level)에 대응하여 출력 주파수를 가변시켜 레퍼런스 클럭(Reference clock)을 출력하는 전압 제어 크리스탈 오실레이터(Voltage Controlled crystal Oscillator:VCXO)와;
    상기 VCXO에서 가변 출력된 레퍼런스 클럭에 따라 입력 영상신호와 출력 영상신호의 동기를 일치시키기 위한 디스플레이 클럭을 발생하는 위상 동기 루프(PLL)와;
    비트스트림을 통해 입력되는 NTSC 영상과 클럭을 저장하는 메모리와;
    상기 VCXO에서 가변 출력된 레퍼런스 클럭을 NTSC 출력 클럭으로 위상 동기를 맞추거나 분주하는 PLL 또는 분주부를 포함하여 구성된 것을 특징으로 하는 디지털 티브이의 동기신호 보정장치.
KR1019990040214A 1999-09-17 1999-09-17 디지털 티브이의 동기신호 보정장치 KR100317289B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990040214A KR100317289B1 (ko) 1999-09-17 1999-09-17 디지털 티브이의 동기신호 보정장치
US09/662,885 US6624852B1 (en) 1999-09-17 2000-09-15 Sync signal correcting apparatus for DTV receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990040214A KR100317289B1 (ko) 1999-09-17 1999-09-17 디지털 티브이의 동기신호 보정장치

Publications (2)

Publication Number Publication Date
KR20010028138A KR20010028138A (ko) 2001-04-06
KR100317289B1 true KR100317289B1 (ko) 2001-12-22

Family

ID=19612123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990040214A KR100317289B1 (ko) 1999-09-17 1999-09-17 디지털 티브이의 동기신호 보정장치

Country Status (2)

Country Link
US (1) US6624852B1 (ko)
KR (1) KR100317289B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803117B1 (ko) * 2001-10-25 2008-02-14 엘지전자 주식회사 입출력 영상 신호의 락킹 장치
WO2004048000A2 (de) * 2002-11-26 2004-06-10 Infineon Technologies Ag Phasenregelkreis mit pulsgenerator und verfahren zum betrieb des phasenregelkreises

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528317A (en) * 1994-01-27 1996-06-18 Texas Instruments Incorporated Timing circuit for video display having a spatial light modulator
RU2176430C2 (ru) * 1995-04-21 2001-11-27 Сони Корпорейшн Способ фазовой синхронизации и устройство для его осуществления
US5602920A (en) * 1995-05-31 1997-02-11 Zenith Electronics Corporation Combined DCAM and transport demultiplexer
US6345079B1 (en) * 1997-10-29 2002-02-05 Victor Company Of Japan, Ltd. Clock signal generation apparatus

Also Published As

Publication number Publication date
KR20010028138A (ko) 2001-04-06
US6624852B1 (en) 2003-09-23

Similar Documents

Publication Publication Date Title
EP0806867A2 (en) Video signal processing apparatus
US6175385B1 (en) Digital PLL circuit for MPED stream and MPEG decoder having the digital PLL circuit
US6532042B1 (en) Clock supply device for use in digital video apparatus
US8446527B2 (en) System of programmable time intervals used for video signal synchronization
US8233092B2 (en) Video signal processing device
KR100238287B1 (ko) 프레임 동기 장치 및 그 방법
USRE41399E1 (en) Technique to stabilize the chrominance subcarrier generation in a line-locked digital video system
TWI463865B (zh) 多切割之水平同步訊號之產生裝置及方法
US6674482B1 (en) Apparatus for generating sync of digital television
KR100317289B1 (ko) 디지털 티브이의 동기신호 보정장치
JP2974301B2 (ja) トリガ生成回路及び波形表示装置
EP0966153B1 (en) Video signal synchronizing apparatus
US5534939A (en) Digital video clock generation system
KR100677202B1 (ko) 고화질 디지털 티브이의 적응형 클럭 발생장치
JP3353372B2 (ja) 液晶表示装置
JPH08181604A (ja) 発振回路
JPH0832833A (ja) ビデオシステムパルス生成回路
US7432982B2 (en) OSD insert circuit
JP2002016819A (ja) ビデオデコーダ
KR100504497B1 (ko) 디지털 티브이의 클럭 신호 발생 장치
JP2003304414A (ja) 同期信号生成回路、映像信号処理回路、および映像表示装置
KR100370073B1 (ko) 디지털 방송의 ｖｃｒ 녹화용 출력을 위한 프레임 싱크제어 장치 및 방법
JP2714193B2 (ja) デジタルテレビジョン受像機
JPH0350979A (ja) デジタルテレビジョン受像機
JP2002359753A (ja) 映像表示装置および映像安定化方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee