JP2002016819A - ビデオデコーダ - Google Patents
ビデオデコーダInfo
- Publication number
- JP2002016819A JP2002016819A JP2001152847A JP2001152847A JP2002016819A JP 2002016819 A JP2002016819 A JP 2002016819A JP 2001152847 A JP2001152847 A JP 2001152847A JP 2001152847 A JP2001152847 A JP 2001152847A JP 2002016819 A JP2002016819 A JP 2002016819A
- Authority
- JP
- Japan
- Prior art keywords
- color
- horizontal
- discrete time
- oscillator
- increment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/45—Generation or recovery of colour sub-carriers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Abstract
(57)【要約】
【課題】 ビデオデコーダにおけるフィードフォワード
エラー訂正方法を得る。 【解決手段】 水平位相同期ループ内のマイクロプロセ
ッサはｓｙｎｃ入力に関する水平タイミングを読み出し
水平離散時間発振器（１５）へ増分ｉｎｃhを与えてそ
のタイミングを訂正しｓｙｎｃ入力との同期を維持す
る。水平離散時間発振器出力はカラー位相同期ループ内
のカラー離散時間発振器（２７）を駆動するピクセルク
ロックを発生するのに使用される。マイクロプロセッサ
（２２）がカラーバースト入力とカラー離散時間発振器
周波数間の位相エラーを読み出してカラー離散時間発振
器へ増分ｉｎｃscを与えカラーバーストとの同期を維持
する。水平位相同期ループは公称増分ｎｏｍ＿ｉｎｃh
周りにΔｈだけ変動するｉｎｃhを調節する。カラー離
散時間発振器の調節に対するフィードフォワードエラー
訂正は公称増分ｎｏｍ＿ｉｎｃscおよびΔｈのフィード
フォワードスケーリングバージョンである。
エラー訂正方法を得る。 【解決手段】 水平位相同期ループ内のマイクロプロセ
ッサはｓｙｎｃ入力に関する水平タイミングを読み出し
水平離散時間発振器（１５）へ増分ｉｎｃhを与えてそ
のタイミングを訂正しｓｙｎｃ入力との同期を維持す
る。水平離散時間発振器出力はカラー位相同期ループ内
のカラー離散時間発振器（２７）を駆動するピクセルク
ロックを発生するのに使用される。マイクロプロセッサ
（２２）がカラーバースト入力とカラー離散時間発振器
周波数間の位相エラーを読み出してカラー離散時間発振
器へ増分ｉｎｃscを与えカラーバーストとの同期を維持
する。水平位相同期ループは公称増分ｎｏｍ＿ｉｎｃh
周りにΔｈだけ変動するｉｎｃhを調節する。カラー離
散時間発振器の調節に対するフィードフォワードエラー
訂正は公称増分ｎｏｍ＿ｉｎｃscおよびΔｈのフィード
フォワードスケーリングバージョンである。
Description
【０００１】
【発明の属する技術分野】本発明はビデオデコーダに関
し、特にそのエラー訂正に関する。
し、特にそのエラー訂正に関する。
【０００２】
【従来の技術】ビデオソースから送られるコンポジット
ビデオ信号はアクティブビデオの正確な再生（例えば、
その正しい色を含むピクチュア情報の再生）だけでなく
カラービデオ情報（副搬送波により運ばれるクロミナン
ス信号を含む）を含んでいる。この信号は本質的に画像
をディスプレイするのに必要な全要素を１つの信号とし
て結合するビデオストリームである。タイミング情報は
同期信号の伝送により運ばれる。同期信号は一般的にｓ
ｙｎｃと呼ばれる。伝送されるビデオピクチュアに従っ
てピクセル情報をディスプレイする受信機と共に、電気
ビームは観察されずにディスプレイを水平方向に横切っ
て帰線をスポットできるようにビームが遮断される水平
帰線消去期間が続く水平ｓｙｎｃ信号に従って受信機の
ディスプレイを走査する。ディスプレイが頂部から底部
まで走査されると、垂直ｓｙｎｃ信号は観察されずにデ
ィスプレイを垂直方向に横切って帰線をスポットできる
ようにビームが遮断される垂直帰線消去期間中にいつビ
ームがディスプレイの頂部に戻ったかを決定する。コン
ポジットビデオ信号は一般的にアクティブビデオ、水平
ｓｙｎｃ、水平帰線消去、垂直ｓｙｎｃ、垂直帰線消
去、およびカラーバーストを含んでいる。カラーバース
トはビデオ波形のブリーズウェイ(breezeway)（ビデオ
波形の水平ｓｙｎｃの立上りエッジとカラーバーストの
開始間の部分）とアクティブビデオの開始間の部分であ
る。カラーバーストによりカラーデコーダはアクティブ
ビデオのライン内に含まれるカラー情報を復号すること
ができる。受信機すなわちビデオデコーダにおいて、カ
ラー位相同期ループは局部カラー発振器とコンポジット
ビデオ入力信号のカラーバーストとの同期を維持する。
ビデオ信号はアクティブビデオの正確な再生（例えば、
その正しい色を含むピクチュア情報の再生）だけでなく
カラービデオ情報（副搬送波により運ばれるクロミナン
ス信号を含む）を含んでいる。この信号は本質的に画像
をディスプレイするのに必要な全要素を１つの信号とし
て結合するビデオストリームである。タイミング情報は
同期信号の伝送により運ばれる。同期信号は一般的にｓ
ｙｎｃと呼ばれる。伝送されるビデオピクチュアに従っ
てピクセル情報をディスプレイする受信機と共に、電気
ビームは観察されずにディスプレイを水平方向に横切っ
て帰線をスポットできるようにビームが遮断される水平
帰線消去期間が続く水平ｓｙｎｃ信号に従って受信機の
ディスプレイを走査する。ディスプレイが頂部から底部
まで走査されると、垂直ｓｙｎｃ信号は観察されずにデ
ィスプレイを垂直方向に横切って帰線をスポットできる
ようにビームが遮断される垂直帰線消去期間中にいつビ
ームがディスプレイの頂部に戻ったかを決定する。コン
ポジットビデオ信号は一般的にアクティブビデオ、水平
ｓｙｎｃ、水平帰線消去、垂直ｓｙｎｃ、垂直帰線消
去、およびカラーバーストを含んでいる。カラーバース
トはビデオ波形のブリーズウェイ(breezeway)（ビデオ
波形の水平ｓｙｎｃの立上りエッジとカラーバーストの
開始間の部分）とアクティブビデオの開始間の部分であ
る。カラーバーストによりカラーデコーダはアクティブ
ビデオのライン内に含まれるカラー情報を復号すること
ができる。受信機すなわちビデオデコーダにおいて、カ
ラー位相同期ループは局部カラー発振器とコンポジット
ビデオ入力信号のカラーバーストとの同期を維持する。
【０００３】従来のビデオデコーダ用水平位相同期ルー
プは、デジタルピクセル情報を位相同期ループへクロッ
キングするための、サンプリングクロックをコンポジッ
トビデオ情報の着信水平ｓｙｎｃの降下エッジに同期さ
せる目的に役立つ。この同期は水平方向に安定なピクチ
ュアおよびコンポジットビデオのｓｙｎｃチップ、バッ
クポーチ、およびカラーバーストを識別する位置信号を
発生するのに必要である。アナログビデオ情報はアナロ
グ／デジタルコンバータへ入りそれはデジタルピクセル
情報を出力する。ピクセルカウンタが陰極線管のような
ディスプレイモニタースクリーンを横切る水平走査線と
みなすことができるものの中のピクセルに対応するビデ
オ情報をカウントする。ピクセルカウンタはカウントゼ
ロで開始して最終カウントまでカウントし次にゼロまで
戻る。位相同期ループは２つの同期モード、粗同期およ
び微細同期、を利用する。粗同期モードでは、ビデオ信
号に関連する各ラインの帰線消去期間中に通常存在する
着信水平ｓｙｎｃパルスは（モニターの走査をオリジナ
ル画像の走査と同期化できるようにする目的で）アナロ
グ回路により検出される。ピクセルカウンタの復号に基
づいて、水平ｓｙｎｃパルスが予期される時間周りに粗
ゲートフィルタ（後述する微細窓に関連する狭い時間窓
に比べて比較的広幅の時間窓を意味する）が可能とされ
る。いくつかの連続するビデオラインに対応する時間だ
けゲート窓内にｓｙｎｃが生じない場合には、窓をｓｙ
ｎｃパルスへ移すためにピクセルカウンタがリセットさ
れるかあるいはビデオデコーダシステムのクロック周波
数が訂正される。ｓｙｎｃパルスが微細同期窓内であれ
ば、微細同期モードがイネーブルされる。微細ゲートフ
ィルタ窓が微細同期モードにより利用され、微細同期窓
として知られる狭幅窓内のｓｙｎｃパルスのエッジ位置
に基づいて位相エラーを計算する位相検出器をイネーブ
ルする。次に、この位相エラーはループフィルタにより
フィルタリングされ、その出力はクロック周波数を調節
してそのエッジが微細窓に中心がくるようにする離散時
間発振器（ＤＴＯ）へ与えられ、位相エラーを最小限に
抑える。従来技術の水平位相同期ループ方式は一般的に
アナログハードウェア、デジタルハードウェアもしくは
その組合せにより実現される。この種のインプリメンテ
ーションの主要な欠点は特定のビデオ方式、例えばＮＴ
ＳＣ，ＰＡＬ，ＮＰＡＬ，ＭＰＡＬ等、に適合するため
のパラメータ変更の不便さにある。
プは、デジタルピクセル情報を位相同期ループへクロッ
キングするための、サンプリングクロックをコンポジッ
トビデオ情報の着信水平ｓｙｎｃの降下エッジに同期さ
せる目的に役立つ。この同期は水平方向に安定なピクチ
ュアおよびコンポジットビデオのｓｙｎｃチップ、バッ
クポーチ、およびカラーバーストを識別する位置信号を
発生するのに必要である。アナログビデオ情報はアナロ
グ／デジタルコンバータへ入りそれはデジタルピクセル
情報を出力する。ピクセルカウンタが陰極線管のような
ディスプレイモニタースクリーンを横切る水平走査線と
みなすことができるものの中のピクセルに対応するビデ
オ情報をカウントする。ピクセルカウンタはカウントゼ
ロで開始して最終カウントまでカウントし次にゼロまで
戻る。位相同期ループは２つの同期モード、粗同期およ
び微細同期、を利用する。粗同期モードでは、ビデオ信
号に関連する各ラインの帰線消去期間中に通常存在する
着信水平ｓｙｎｃパルスは（モニターの走査をオリジナ
ル画像の走査と同期化できるようにする目的で）アナロ
グ回路により検出される。ピクセルカウンタの復号に基
づいて、水平ｓｙｎｃパルスが予期される時間周りに粗
ゲートフィルタ（後述する微細窓に関連する狭い時間窓
に比べて比較的広幅の時間窓を意味する）が可能とされ
る。いくつかの連続するビデオラインに対応する時間だ
けゲート窓内にｓｙｎｃが生じない場合には、窓をｓｙ
ｎｃパルスへ移すためにピクセルカウンタがリセットさ
れるかあるいはビデオデコーダシステムのクロック周波
数が訂正される。ｓｙｎｃパルスが微細同期窓内であれ
ば、微細同期モードがイネーブルされる。微細ゲートフ
ィルタ窓が微細同期モードにより利用され、微細同期窓
として知られる狭幅窓内のｓｙｎｃパルスのエッジ位置
に基づいて位相エラーを計算する位相検出器をイネーブ
ルする。次に、この位相エラーはループフィルタにより
フィルタリングされ、その出力はクロック周波数を調節
してそのエッジが微細窓に中心がくるようにする離散時
間発振器（ＤＴＯ）へ与えられ、位相エラーを最小限に
抑える。従来技術の水平位相同期ループ方式は一般的に
アナログハードウェア、デジタルハードウェアもしくは
その組合せにより実現される。この種のインプリメンテ
ーションの主要な欠点は特定のビデオ方式、例えばＮＴ
ＳＣ，ＰＡＬ，ＮＰＡＬ，ＭＰＡＬ等、に適合するため
のパラメータ変更の不便さにある。
【０００４】水平位相同期ループのデジタルバージョン
が１９９８年７月３０日に出願されたカールレナー等の
特許出願第０９／１２６，６３０号“Horizontal Phase
-Locked Loop for Video Decoder”に開示されている。
この出願は本開示の一部としてここに組み入れられてい
る。
が１９９８年７月３０日に出願されたカールレナー等の
特許出願第０９／１２６，６３０号“Horizontal Phase
-Locked Loop for Video Decoder”に開示されている。
この出願は本開示の一部としてここに組み入れられてい
る。
【０００５】ビデオデコーダ内のカラー発振器のデジタ
ルバージョンはカラー離散時間発振器（ＤＴＯ）と呼ば
れる。カラー位相同期ループは通常カラーバースト入力
と局部発生カラー周波数間に位相エラーを発生して制御
される。位相エラーはカラーバースト期間中にカラーバ
ースト入力ピクセルと局部カラー発振器の余弦との積ｃ
ｏｓｗscｔを累算して計算される。次に、位相エラーは
フィルタリングされ公称(nominal)カラーＤＴＯ増分値
に加算され次にカラーＤＴＯに書き込まれる。これは走
査線ごとに1回生じる。位相エラーは任意の周波数オフ
セットが検出されてカラーＤＴＯ増分に加算されるよう
にレジスタ内で累算することもできる。この技術はピク
セルクロック周波数が安定であればうまく働く。テレビ
ゲーム等の非標準ビデオでは広範な偏移が生じることが
ある。ビデオカセットレコーダ（ＶＣＲ）はもう１つの
非標準ビデオソースである。ＶＣＲの場合、ヘッド切替
えにより水平ｓｙｎｃ周波数は垂直ｓｙｎｃ期間中に１
６マイクロ秒もジャンプすることがある。しかしなが
ら、ピクセルクロック周波数が変動すると（ＶＣＲ入力
により生じることがある）、カラーコンテントをディス
プレイ上に正確に再生しようとする努力に問題を生じる
ことがある。改善されたカラー位相同期ループだけでな
く非常に適応性のある改善された水平位相同期ループを
提供するためにマイクロプロセッサベースシステムが必
要である。
ルバージョンはカラー離散時間発振器（ＤＴＯ）と呼ば
れる。カラー位相同期ループは通常カラーバースト入力
と局部発生カラー周波数間に位相エラーを発生して制御
される。位相エラーはカラーバースト期間中にカラーバ
ースト入力ピクセルと局部カラー発振器の余弦との積ｃ
ｏｓｗscｔを累算して計算される。次に、位相エラーは
フィルタリングされ公称(nominal)カラーＤＴＯ増分値
に加算され次にカラーＤＴＯに書き込まれる。これは走
査線ごとに1回生じる。位相エラーは任意の周波数オフ
セットが検出されてカラーＤＴＯ増分に加算されるよう
にレジスタ内で累算することもできる。この技術はピク
セルクロック周波数が安定であればうまく働く。テレビ
ゲーム等の非標準ビデオでは広範な偏移が生じることが
ある。ビデオカセットレコーダ（ＶＣＲ）はもう１つの
非標準ビデオソースである。ＶＣＲの場合、ヘッド切替
えにより水平ｓｙｎｃ周波数は垂直ｓｙｎｃ期間中に１
６マイクロ秒もジャンプすることがある。しかしなが
ら、ピクセルクロック周波数が変動すると（ＶＣＲ入力
により生じることがある）、カラーコンテントをディス
プレイ上に正確に再生しようとする努力に問題を生じる
ことがある。改善されたカラー位相同期ループだけでな
く非常に適応性のある改善された水平位相同期ループを
提供するためにマイクロプロセッサベースシステムが必
要である。
【０００６】カラーＤＴＯの周波数および位相はマイク
ロプロセッサによりそこへ書き込まれる増分値により制
御される。カラーＤＴＯはピクセル（ピクチュアエレメ
ント）サンプリングクロックによりクロックされる。カ
ラー位相同期ループ（ＰＬＬ）はカラーバースト周波数
へ同期できなければならない。カラーバースト周波数は
公称周波数から偏移することがあるため、水平位相同期
ループ（ＰＬＬ）はこの入力との同期を維持するために
そのタイミングを粗訂正しなければならない。カラーＤ
ＴＯはピクセルクロックによりクロックされるため、局
部カラー発振器の安定性が維持されてカラークロックが
失われないように対応する粗訂正をそれに対して行わな
ければならない。
ロプロセッサによりそこへ書き込まれる増分値により制
御される。カラーＤＴＯはピクセル（ピクチュアエレメ
ント）サンプリングクロックによりクロックされる。カ
ラー位相同期ループ（ＰＬＬ）はカラーバースト周波数
へ同期できなければならない。カラーバースト周波数は
公称周波数から偏移することがあるため、水平位相同期
ループ（ＰＬＬ）はこの入力との同期を維持するために
そのタイミングを粗訂正しなければならない。カラーＤ
ＴＯはピクセルクロックによりクロックされるため、局
部カラー発振器の安定性が維持されてカラークロックが
失われないように対応する粗訂正をそれに対して行わな
ければならない。
【０００７】テキサスインスツルメンツ社のＴＶＰ５０
２０ビデオデコーダでは、水平ｓｙｎｃジッターによる
ピクセルクロック周波数変動は水平位相同期ループから
カラー位相同期ループへのフィードフォワード項により
補償される。この項は、次式で示すように、水平ＰＬＬ
が水平ｓｙｎｃ入力と同期を維持するのに必要な増分デ
ルタの逆関数である。 ｉｎｃh＝ｎｏｍ_ｉｎｃsc／（１＋Δh／ｎｏｍ_ｉｎｃ
h）
２０ビデオデコーダでは、水平ｓｙｎｃジッターによる
ピクセルクロック周波数変動は水平位相同期ループから
カラー位相同期ループへのフィードフォワード項により
補償される。この項は、次式で示すように、水平ＰＬＬ
が水平ｓｙｎｃ入力と同期を維持するのに必要な増分デ
ルタの逆関数である。 ｉｎｃh＝ｎｏｍ_ｉｎｃsc／（１＋Δh／ｎｏｍ_ｉｎｃ
h）
【０００８】
【発明が解決しようとする課題】この逆関数は除算演算
を必要とするため、実現するためのソフトウェアやハー
ドウェアにたくさんの計算オーバヘッドを生じる。
を必要とするため、実現するためのソフトウェアやハー
ドウェアにたくさんの計算オーバヘッドを生じる。
【０００９】
【課題を解決するための手段】本発明の１実施例では、
ピクセルクロック周波数の変動はカラーＰＬＬ増分デル
タにフィードフォワードエラーを加算することにより補
償される。
ピクセルクロック周波数の変動はカラーＰＬＬ増分デル
タにフィードフォワードエラーを加算することにより補
償される。
【００１０】本発明のもう１つの実施例では、フィード
フォワードエラーは従来の設計において実施される除算
を必要としない水平ＤＴＯ増分デルタのスケーリングさ
れたバージョンである。
フォワードエラーは従来の設計において実施される除算
を必要としない水平ＤＴＯ増分デルタのスケーリングさ
れたバージョンである。
【００１１】本発明のもう１つの実施例では、スケーリ
ングは加算およびシフトを使用して実現される。
ングは加算およびシフトを使用して実現される。
【００１２】
【発明の実施の形態】ＴＶＰ５０２０に対する水平位相
同期ループの説明は１９９８年７月３０日に出願された
カールレナー等の特許出願第０９／１２６，６３０号
“Horizontal Phase-Locked Loop for Video Decoder”
に開示されている。この出願は本開示の一部としてここ
に組み入れられている。本発明は局部カラー発振器のコ
ンポジットビデオ入力信号のカラーバーストとの同期を
維持するカラー位相同期ループを含むビデオデコーダに
関する。ＴＶＰ５０２０に対するカラー位相同期ループ
は１９９８年１０月３０日に出願されたカールレナー等
の特許出願第０９／１８３，２４３号“Color Phased-L
ocked Loop for Video Decoder”に記載されている。Ｔ
ＶＰ５０２０は２４ビットアキュムレータを利用してお
り、増分およびピクセルクロック周波数ｆpix間の得ら
れる関係を下記に示し水晶発振器周波数ｆcry stalは６
０１サンプリングレートに対しては２４．５７６ＭＨｚ
であり方形ピクセルサンプリングレートに対しては２
６．８ＭＨｚである。水平ＤＴＯ増分ｉｎｃはｆpixの
直接関数であり、それは、 ｉｎｃh＝２23*ｆpix／ｆcrystal となり、水平ＰＬＬが水平ｓｙｎｃ入力との同期を維持
するのに必要な増分デルタ（Δｈ）の逆関数である次式
で示すカラーＤＴＯ増分ｉｎｃscが得られる。 ｉｎｃsc＝ｎｏｍ＿ｉｎｃsc／（１＋Δh／ｎｏｍ＿ｉ
ｎｃh）
同期ループの説明は１９９８年７月３０日に出願された
カールレナー等の特許出願第０９／１２６，６３０号
“Horizontal Phase-Locked Loop for Video Decoder”
に開示されている。この出願は本開示の一部としてここ
に組み入れられている。本発明は局部カラー発振器のコ
ンポジットビデオ入力信号のカラーバーストとの同期を
維持するカラー位相同期ループを含むビデオデコーダに
関する。ＴＶＰ５０２０に対するカラー位相同期ループ
は１９９８年１０月３０日に出願されたカールレナー等
の特許出願第０９／１８３，２４３号“Color Phased-L
ocked Loop for Video Decoder”に記載されている。Ｔ
ＶＰ５０２０は２４ビットアキュムレータを利用してお
り、増分およびピクセルクロック周波数ｆpix間の得ら
れる関係を下記に示し水晶発振器周波数ｆcry stalは６
０１サンプリングレートに対しては２４．５７６ＭＨｚ
であり方形ピクセルサンプリングレートに対しては２
６．８ＭＨｚである。水平ＤＴＯ増分ｉｎｃはｆpixの
直接関数であり、それは、 ｉｎｃh＝２23*ｆpix／ｆcrystal となり、水平ＰＬＬが水平ｓｙｎｃ入力との同期を維持
するのに必要な増分デルタ（Δｈ）の逆関数である次式
で示すカラーＤＴＯ増分ｉｎｃscが得られる。 ｉｎｃsc＝ｎｏｍ＿ｉｎｃsc／（１＋Δh／ｎｏｍ＿ｉ
ｎｃh）
【００１３】この逆関数は除算演算を必要とするため、
実現するためのハードウェアやソフトウェアにたくさん
の計算オーバヘッドを生じる。この技術は１９９８年１
０月３０日に出願されたカールレナー等の特許出願第０
９／１８３，２４３号“Color Phased-Locked Loop for
Video Decoder”に記載されている。この出願は本開示
の一部としてここに組み入れられている。このフィード
フォワードに対する水平位相同期ループは１９９８年７
月３０に出願されたレナー等の特許出願第０９／１２
６，６３０号に記載されており、ＴＶＰ５０２０ビデオ
デコーダに内蔵されている。
実現するためのハードウェアやソフトウェアにたくさん
の計算オーバヘッドを生じる。この技術は１９９８年１
０月３０日に出願されたカールレナー等の特許出願第０
９／１８３，２４３号“Color Phased-Locked Loop for
Video Decoder”に記載されている。この出願は本開示
の一部としてここに組み入れられている。このフィード
フォワードに対する水平位相同期ループは１９９８年７
月３０に出願されたレナー等の特許出願第０９／１２
６，６３０号に記載されており、ＴＶＰ５０２０ビデオ
デコーダに内蔵されている。
【００１４】図１に本発明の好ましい実施例に従ってハ
ードウェアとソフトウェアの組合せとして実現される水
平位相同期ループ（ＰＬＬ）１１およびカラーＰＬＬ１
３を示す。水平位相同期ループは１９９９年１２月２７
日に出願されたハフメイヤ等の特許出願第０９／４７
２，２６８号“Precision Frequency and Phase Synthe
sis”に記載されている。この出願は本開示の一部とし
てここに組み入れられている。この水平ＤＴＯはジッタ
ーを最小限に抑える差分アーキテクチュアである。水平
離散時間発振器（ＤＴＯ）は下記に示すＴＶＰ５０２０
のそれとは異なる増分／周波数を有し、ｆringは水晶周
波数＝ｔｏ１０*４*ｆsc＝１４．３１８１８ＭＨｚに基
づいたリング発振器周波数である。カラー副搬送波周波
数ｆscはＮＴＳＣに対しては３．５８ＭＨｚである。 ｉｎｃ＝２27*（３１／８*ｆring／ｆpix＋１）
ードウェアとソフトウェアの組合せとして実現される水
平位相同期ループ（ＰＬＬ）１１およびカラーＰＬＬ１
３を示す。水平位相同期ループは１９９９年１２月２７
日に出願されたハフメイヤ等の特許出願第０９／４７
２，２６８号“Precision Frequency and Phase Synthe
sis”に記載されている。この出願は本開示の一部とし
てここに組み入れられている。この水平ＤＴＯはジッタ
ーを最小限に抑える差分アーキテクチュアである。水平
離散時間発振器（ＤＴＯ）は下記に示すＴＶＰ５０２０
のそれとは異なる増分／周波数を有し、ｆringは水晶周
波数＝ｔｏ１０*４*ｆsc＝１４．３１８１８ＭＨｚに基
づいたリング発振器周波数である。カラー副搬送波周波
数ｆscはＮＴＳＣに対しては３．５８ＭＨｚである。 ｉｎｃ＝２27*（３１／８*ｆring／ｆpix＋１）
【００１５】ｉｎｃとｆpixとの間には逆関係があるた
め、カラーＰＬＬへ与えられる水平ＰＬＬから得られる
フィードフォワードエラー訂正は著しく単純化される。
水平離散時間発振器（ＤＴＯ）１５はリング発振器１４
からの定周波数ｆringによりクロックされる。リング発
振器周波数ｆringはｆring＝ｍ*ｆcrystalの関係により
水晶発振器周波数ｆcrystalと関連づけられる。典型的
な値はｍ＝１０およびｆcrystal＝４*ｆscであり、ｆsc
は局部カラー副搬送波発振器周波数である。水平ＤＴＯ
１５出力周波数は分周器１７により８分周されてピクセ
ルクロック周波数ｆpixを生じる。ピクセルカウンタ１
９およびデコーダ２１はｆpixに応答して微細同期窓信
号を発生し、次にそれは位相検出器２３において水平ｓ
ｙｎｃと比較され任意の位相エラーがマイクロプロセッ
サ２２へ送られる。デコーダは参照した水平位相同期ル
ープで説明した粗位相検出器および微細位相検出器を含
んでいる。マイクロプロセッサ２２は水平位相エラーを
読み出し、それをフィルタリングして増分ｉｎｃh値を
水平ＤＴＯ１５へ書き込んで水平ｓｙｎｃ入力との同期
を維持する。次に、ピクセルクロック周波数ｆpixはカ
ラーＤＴＯ２７を駆動して余弦ＲＯＭ２９を介して局部
発振器周波数ｆscを発生する。局部カラー発振器周波数
ｆscおよび受信されたカラーバーストはカラー位相検出
器３１に加えられ、位相エラーはマイクロプロセッサ２
２に加えられる。マイクロプロセッサ２２はカラーバー
スト入力およびｆsc間の位相エラーを読み出し、増分ｉ
ｎｃsc値をカラーＤＴＯ２７へ書き込んでカラーバース
ト入力との同期を維持する。下記の２つの方程式は水平
ＤＴＯ１５およびカラーＤＴＯ２７周波数をそれらの入
力に関連づける。 ｉｎｃh＝２27*（３１／８*ｆring／ｆpix＋１） ｉｎｃsc＝２24*ｆsc／ｆpix
め、カラーＰＬＬへ与えられる水平ＰＬＬから得られる
フィードフォワードエラー訂正は著しく単純化される。
水平離散時間発振器（ＤＴＯ）１５はリング発振器１４
からの定周波数ｆringによりクロックされる。リング発
振器周波数ｆringはｆring＝ｍ*ｆcrystalの関係により
水晶発振器周波数ｆcrystalと関連づけられる。典型的
な値はｍ＝１０およびｆcrystal＝４*ｆscであり、ｆsc
は局部カラー副搬送波発振器周波数である。水平ＤＴＯ
１５出力周波数は分周器１７により８分周されてピクセ
ルクロック周波数ｆpixを生じる。ピクセルカウンタ１
９およびデコーダ２１はｆpixに応答して微細同期窓信
号を発生し、次にそれは位相検出器２３において水平ｓ
ｙｎｃと比較され任意の位相エラーがマイクロプロセッ
サ２２へ送られる。デコーダは参照した水平位相同期ル
ープで説明した粗位相検出器および微細位相検出器を含
んでいる。マイクロプロセッサ２２は水平位相エラーを
読み出し、それをフィルタリングして増分ｉｎｃh値を
水平ＤＴＯ１５へ書き込んで水平ｓｙｎｃ入力との同期
を維持する。次に、ピクセルクロック周波数ｆpixはカ
ラーＤＴＯ２７を駆動して余弦ＲＯＭ２９を介して局部
発振器周波数ｆscを発生する。局部カラー発振器周波数
ｆscおよび受信されたカラーバーストはカラー位相検出
器３１に加えられ、位相エラーはマイクロプロセッサ２
２に加えられる。マイクロプロセッサ２２はカラーバー
スト入力およびｆsc間の位相エラーを読み出し、増分ｉ
ｎｃsc値をカラーＤＴＯ２７へ書き込んでカラーバース
ト入力との同期を維持する。下記の２つの方程式は水平
ＤＴＯ１５およびカラーＤＴＯ２７周波数をそれらの入
力に関連づける。 ｉｎｃh＝２27*（３１／８*ｆring／ｆpix＋１） ｉｎｃsc＝２24*ｆsc／ｆpix
【００１６】これら２つの方程式は結合されてｆpixを
解消しｉｎｃscに対する結果をｉｎｃhの関数として発
生する。 ｉｎｃsc＝８／３１*２24*（２-27*ｉｎｃh−１）*ｆsc
／ｆring 水平ＰＬＬ１１が適応すると、ｉｎｃhはその公称ｎｏ
ｍ ｉｎｃhの周りにΔ hだけ変動する。 ｉｎｃh＝ｎｏｍ＿ｉｎｃh＋Δh ｉｎｃhを代入すると、下記の結果が得られる。 ｉｎｃsc＝ｎｏｍ＿ｉｎｃsc＋１／３１*ｆsc／ｆring *
Δh
解消しｉｎｃscに対する結果をｉｎｃhの関数として発
生する。 ｉｎｃsc＝８／３１*２24*（２-27*ｉｎｃh−１）*ｆsc
／ｆring 水平ＰＬＬ１１が適応すると、ｉｎｃhはその公称ｎｏ
ｍ ｉｎｃhの周りにΔ hだけ変動する。 ｉｎｃh＝ｎｏｍ＿ｉｎｃh＋Δh ｉｎｃhを代入すると、下記の結果が得られる。 ｉｎｃsc＝ｎｏｍ＿ｉｎｃsc＋１／３１*ｆsc／ｆring *
Δh
【００１７】水平ＰＬＬからのフィードフォワードエラ
ー項は１／３１*ｆsc／ｆring *Δhである。これは一定
のｆscを維持するために必要なカラーＤＴＯ２７の調節
を表わす。この関係はΔｈのスケーリングされたバージ
ョンの加算だけでよい。ｆri ng＝１０*４*ｆscに対し
て、フィードフォワードスケールファクターは５３／２
16で近似することができ、それは２進では１１０１０2
右シフト１６ビットとして書き換えることができる。図
２にインプリメンテーションを示す。ビット１，２，４
および５は和分器５０により和分されシフター５１によ
り１６ビット右シフトされる。
ー項は１／３１*ｆsc／ｆring *Δhである。これは一定
のｆscを維持するために必要なカラーＤＴＯ２７の調節
を表わす。この関係はΔｈのスケーリングされたバージ
ョンの加算だけでよい。ｆri ng＝１０*４*ｆscに対し
て、フィードフォワードスケールファクターは５３／２
16で近似することができ、それは２進では１１０１０2
右シフト１６ビットとして書き換えることができる。図
２にインプリメンテーションを示す。ビット１，２，４
および５は和分器５０により和分されシフター５１によ
り１６ビット右シフトされる。
【００１８】図３は図１のカラーＰＬＬ増分デルタに単
純に加算されるマイクロプロセッサ２２ソフトウェア内
で実施されるカラー位相同期処理におけるフィードフォ
ワードエラーの適用を示す。フィルタ出力のある機能を
処理した後でマイクロプロセッサ２２により決定される
ビデオの特定のラインに対応するバースト位相エラーが
マイクロプロセッサ２２によりｎビット右シフトされ
る。ｎビットシフトはブロック６０により示される。こ
れは比例シフト定数ｋpの乗算に対応する。この結果は
前のラインに対する前のバーストエラーに対応する前の
ビデオライン結果（ブロック６４および遅延により表わ
される）に加算される。得られる２つのライン和は無視
される（ブロック６６）。正負限界間の和分結果をブロ
ック限界６９および遅延線ブロック７０により制限する
ライン遅延期間ループを使用して、負の２つのライン和
が和分器６８により累算される。累算され制限された和
は関数右シフトブロック７２によりビットが右シフトさ
れる。これは整数定数ｋiの乗算に対応する。例えば、
図２に関して前記したように、得られる積は加算器８０
において負の２つのライン和および水平ＰＬＬからのス
ケーリングされたフィードフォワードエラー（feed＿fo
rward＿error）項（例えば、１／３１*ｆsc／ｆring *Δ
h）に加算される。フィードフォワードエラーは除算を
必要としない水平ＤＴＯ増分のスケーリングされたバー
ジョンである。スケーリングは加算およびシフトにより
実現することができる。関数加算器８０の和は関数加算
器８２により公称カラーＤＴＯ増分（nom＿color＿DTO
＿inc）へ加算される。ピクセルクロック周波数の変動
はフィードフォワードエラーをカラーＤＴＯ増分デルタ
に加算して補償される。
純に加算されるマイクロプロセッサ２２ソフトウェア内
で実施されるカラー位相同期処理におけるフィードフォ
ワードエラーの適用を示す。フィルタ出力のある機能を
処理した後でマイクロプロセッサ２２により決定される
ビデオの特定のラインに対応するバースト位相エラーが
マイクロプロセッサ２２によりｎビット右シフトされ
る。ｎビットシフトはブロック６０により示される。こ
れは比例シフト定数ｋpの乗算に対応する。この結果は
前のラインに対する前のバーストエラーに対応する前の
ビデオライン結果（ブロック６４および遅延により表わ
される）に加算される。得られる２つのライン和は無視
される（ブロック６６）。正負限界間の和分結果をブロ
ック限界６９および遅延線ブロック７０により制限する
ライン遅延期間ループを使用して、負の２つのライン和
が和分器６８により累算される。累算され制限された和
は関数右シフトブロック７２によりビットが右シフトさ
れる。これは整数定数ｋiの乗算に対応する。例えば、
図２に関して前記したように、得られる積は加算器８０
において負の２つのライン和および水平ＰＬＬからのス
ケーリングされたフィードフォワードエラー（feed＿fo
rward＿error）項（例えば、１／３１*ｆsc／ｆring *Δ
h）に加算される。フィードフォワードエラーは除算を
必要としない水平ＤＴＯ増分のスケーリングされたバー
ジョンである。スケーリングは加算およびシフトにより
実現することができる。関数加算器８０の和は関数加算
器８２により公称カラーＤＴＯ増分（nom＿color＿DTO
＿inc）へ加算される。ピクセルクロック周波数の変動
はフィードフォワードエラーをカラーＤＴＯ増分デルタ
に加算して補償される。
【００１９】本発明およびその利点を詳細に説明してき
たが、添付特許請求の範囲に明記された発明の精神およ
び範囲を逸脱することなくさまざまな修正、置換および
変更が可能であることがお判りであろう。以上の説明に
関してさらに以下の項を開示する。
たが、添付特許請求の範囲に明記された発明の精神およ
び範囲を逸脱することなくさまざまな修正、置換および
変更が可能であることがお判りであろう。以上の説明に
関してさらに以下の項を開示する。
【００２０】（１） ビデオデコーダであって、水平離
散時間発振器を含む水平位相同期ループと、カラー局部
発振器周波数ｆscを発生するカラー離散時間発振器、カ
ラー局部発振器周波数をカラーバーストと比較して任意
のエラーを検出する比較器と、カラー離散時間発振器へ
のカラーＰＬＬ公称増分を発生する処理手段とを含むカ
ラー位相同期ループと、リング発振器からの定周波数ｆ
ringにより水平離散時間発振器をクロックする手段であ
って、ｆring＝ｍ*ｆcrystalかつｆcrystal＝ｎ*ｆscで
ある手段と、水平ｓｙｎｃ入力から水平位相エラーΔｈ
を求めて水平離散時間発振器への増分ｉｎｃhを発生し
水平ｓｙｎｃ入力との同期を維持する手段と、水平離散
時間発振器から位相エラーのスケールファクターを発生
して除算演算を行わずに定カラー局部発振器周波数を維
持する手段と、位相エラーの前記スケールファクターを
前記カラーＰＬＬ公称増分へ加算しかつカラー離散時間
発振器へフィードフォワードして定カラー局部発振器周
波数を維持する手段と、を含むビデオデコーダ。
散時間発振器を含む水平位相同期ループと、カラー局部
発振器周波数ｆscを発生するカラー離散時間発振器、カ
ラー局部発振器周波数をカラーバーストと比較して任意
のエラーを検出する比較器と、カラー離散時間発振器へ
のカラーＰＬＬ公称増分を発生する処理手段とを含むカ
ラー位相同期ループと、リング発振器からの定周波数ｆ
ringにより水平離散時間発振器をクロックする手段であ
って、ｆring＝ｍ*ｆcrystalかつｆcrystal＝ｎ*ｆscで
ある手段と、水平ｓｙｎｃ入力から水平位相エラーΔｈ
を求めて水平離散時間発振器への増分ｉｎｃhを発生し
水平ｓｙｎｃ入力との同期を維持する手段と、水平離散
時間発振器から位相エラーのスケールファクターを発生
して除算演算を行わずに定カラー局部発振器周波数を維
持する手段と、位相エラーの前記スケールファクターを
前記カラーＰＬＬ公称増分へ加算しかつカラー離散時間
発振器へフィードフォワードして定カラー局部発振器周
波数を維持する手段と、を含むビデオデコーダ。
【００２１】（２） 第１項記載のビデオデコーダであ
って、前記スケールファクターは１／３１*ｆsc／ｆ
ring *Δhであるビデオデコーダ。
って、前記スケールファクターは１／３１*ｆsc／ｆ
ring *Δhであるビデオデコーダ。
【００２２】（３） 第２項記載のビデオデコーダであ
って、ｆring＝４０*ｆscであるビデオデコーダ。
って、ｆring＝４０*ｆscであるビデオデコーダ。
【００２３】（４） 第１項記載のビデオデコーダであ
って、前記スケールファクターは和およびシフトにより
与えられるビデオデコーダ。
って、前記スケールファクターは和およびシフトにより
与えられるビデオデコーダ。
【００２４】（５） 水平ｓｙｎｃ入力および水平発振
器周波数から位相エラーを求め水平発振器への増分を発
生して水平ｓｙｎｃ入力との同期を維持する手段と、局
部カラー発振器および局部カラー発振器周波数とカラー
バースト入力間の位相エラーを求めカラー発振器へのカ
ラー訂正増分を発生してカラーバーストとの同期を維持
するカラー位相同期ループとを含み前記カラー局部発振
器は水平発振器周波数から引出されるタイプのビデオデ
コーダであって、位相エラーのスケールファクターを除
算演算を行わずに水平発振器から発生する手段と、水平
発振器からの位相エラーのスケールファクターを前記カ
ラー訂正増分へ加算し結果をカラー発振器へフィードフ
ォワードする手段と、を含むビデオデコーダ。
器周波数から位相エラーを求め水平発振器への増分を発
生して水平ｓｙｎｃ入力との同期を維持する手段と、局
部カラー発振器および局部カラー発振器周波数とカラー
バースト入力間の位相エラーを求めカラー発振器へのカ
ラー訂正増分を発生してカラーバーストとの同期を維持
するカラー位相同期ループとを含み前記カラー局部発振
器は水平発振器周波数から引出されるタイプのビデオデ
コーダであって、位相エラーのスケールファクターを除
算演算を行わずに水平発振器から発生する手段と、水平
発振器からの位相エラーのスケールファクターを前記カ
ラー訂正増分へ加算し結果をカラー発振器へフィードフ
ォワードする手段と、を含むビデオデコーダ。
【００２５】（６）第５項記載のビデオデコーダであっ
て、前記スケールファクターは１／３１*ｆsc／ｆring *
Δhであるビデオデコーダ。
て、前記スケールファクターは１／３１*ｆsc／ｆring *
Δhであるビデオデコーダ。
【００２６】（７） 第６項記載のビデオデコーダであ
って、ｆring＝４０*ｆscであるビデオデコーダ。
って、ｆring＝４０*ｆscであるビデオデコーダ。
【００２７】（８） 本発明の実施例に従って、水平位
相同期ループ内のマイクロプロセッサはｓｙｎｃ入力に
関する水平タイミングを読み出し水平離散時間発振器
（１５）へ増分ｉｎｃhを与えてそのタイミングを訂正
しｓｙｎｃ入力との同期を維持する。水平離散時間発振
器出力はカラー位相同期ループ内のカラー離散時間発振
器（２７）を駆動するピクセルクロックを発生するのに
使用される。マイクロプロセッサ（２２）がカラーバー
スト入力とカラー離散時間発振器周波数間の位相エラー
を読み出してカラー離散時間発振器へ増分ｉｎｃscを与
えカラーバーストとの同期を維持する。水平位相同期ル
ープは公称増分（ｎｏｍ＿ｉｎｃh）周りにΔｈだけ変
動するｉｎｃhを調節する。カラー離散時間発振器の調
節に対するフィードフォワードエラー訂正は公称増分
（ｎｏｍ＿ｉｎｃsc）およびΔｈのフィードフォワード
スケーリングバージョンである。
相同期ループ内のマイクロプロセッサはｓｙｎｃ入力に
関する水平タイミングを読み出し水平離散時間発振器
（１５）へ増分ｉｎｃhを与えてそのタイミングを訂正
しｓｙｎｃ入力との同期を維持する。水平離散時間発振
器出力はカラー位相同期ループ内のカラー離散時間発振
器（２７）を駆動するピクセルクロックを発生するのに
使用される。マイクロプロセッサ（２２）がカラーバー
スト入力とカラー離散時間発振器周波数間の位相エラー
を読み出してカラー離散時間発振器へ増分ｉｎｃscを与
えカラーバーストとの同期を維持する。水平位相同期ル
ープは公称増分（ｎｏｍ＿ｉｎｃh）周りにΔｈだけ変
動するｉｎｃhを調節する。カラー離散時間発振器の調
節に対するフィードフォワードエラー訂正は公称増分
（ｎｏｍ＿ｉｎｃsc）およびΔｈのフィードフォワード
スケーリングバージョンである。
【図１】本発明の好ましい実施例に従った水平ＰＬＬお
よびカラーＰＬＬシステムのブロック図である。
よびカラーＰＬＬシステムのブロック図である。
【図２】加算およびシフトを使用するフィードフォワー
ドエラーのインプリメンテーションを示す図である。
ドエラーのインプリメンテーションを示す図である。
【図３】カラーＰＬＬ処理におけるフィードフォワード
のブロック図である。
のブロック図である。
１１ 水平位相同期ループ １３ カラーＰＬＬ １４ リング発振器 １５ 水平ＤＴＯ １７ 分周器 １９ ピクセルカウンタ ２１ デコーダ ２２ マイクロプロセッサ ２３，３１ 位相検出器 ２７ カラーＤＴＯ ２９ 余弦ＲＯＭ ５０，６８ 和分器 ５１ シフター ８０，８２ 加算器
Claims (1)
- 【請求項１】 ビデオデコーダであって、 水平離散時間発振器を含む水平位相同期ループと、 カラー局部発振器周波数ｆscを発生するカラー離散時間
発振器、カラー局部発振器周波数をカラーバーストと比
較して任意のエラーを検出する比較器と、カラー離散時
間発振器へのカラーＰＬＬ公称増分を発生する処理手段
とを含むカラー位相同期ループと、 リング発振器からの定周波数ｆringにより水平離散時間
発振器をクロックする手段であって、ｆring＝ｍ*ｆ
crystalかつｆcrystal＝ｎ*ｆscである手段と、 水平ｓｙｎｃ入力から水平位相エラーΔｈを求めて水平
離散時間発振器への増分ｉｎｃhを発生し水平ｓｙｎｃ
入力との同期を維持する手段と、 水平離散時間発振器から位相エラーのスケールファクタ
ーを発生して除算演算を行わずに定カラー局部発振器周
波数を維持する手段と、 位相エラーの前記スケールファクターを前記カラーＰＬ
Ｌ公称増分へ加算しかつカラー離散時間発振器へフィー
ドフォワードして定カラー局部発振器周波数を維持する
手段と、 を含むビデオデコーダ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US20554800P | 2000-05-22 | 2000-05-22 | |
| US205548 | 2000-05-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002016819A true JP2002016819A (ja) | 2002-01-18 |
Family
ID=22762655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001152847A Abandoned JP2002016819A (ja) | 2000-05-22 | 2001-05-22 | ビデオデコーダ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6839092B2 (ja) |
| JP (1) | JP2002016819A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6912012B2 (en) * | 2001-07-20 | 2005-06-28 | Texas Instruments Incorporated | Video decoder having lock algorithm that distinguishes between a noisy television signal input and a video recorder signal |
| US7321398B2 (en) * | 2003-09-10 | 2008-01-22 | Gennum Corporation | Digital windowing for video sync separation |
| US7315661B2 (en) * | 2004-04-01 | 2008-01-01 | Mediatek Inc. | Directional interpolation method using DCT information and related device |
| US7933469B2 (en) * | 2006-09-01 | 2011-04-26 | Texas Instruments Incorporated | Video processing |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4291332A (en) * | 1980-04-10 | 1981-09-22 | Tokyo Shibaura Denki Kabushiki Kaisha | Phase-locked circuit |
| US4694326A (en) * | 1986-03-28 | 1987-09-15 | Rca Corporation | Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency |
| US4694327A (en) * | 1986-03-28 | 1987-09-15 | Rca Corporation | Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop |
| US5068717A (en) * | 1990-04-27 | 1991-11-26 | Jenison Timothy P | Method and apparatus for synchronization in a digital composite video system |
| US5459524A (en) * | 1991-11-18 | 1995-10-17 | Cooper; J. Carl | Phase modulation demodulator apparatus and method |
| US5757688A (en) * | 1995-09-13 | 1998-05-26 | Holtek Microelectronics, Inc. | Method and apparatus for high speed division |
| US6317161B1 (en) * | 1997-07-31 | 2001-11-13 | Texas Instruments Incorporated | Horizontal phase-locked loop for video decoder |
| US6380980B1 (en) * | 1997-08-25 | 2002-04-30 | Intel Corporation | Method and apparatus for recovering video color subcarrier signal |
| US6038276A (en) * | 1997-08-26 | 2000-03-14 | Dinh; Truong T. | Digital phase lock loop for non-continuous reference signal |
| US6226045B1 (en) * | 1997-10-31 | 2001-05-01 | Seagate Technology Llc | Dot clock recovery method and apparatus |
| US6330034B1 (en) * | 1997-10-31 | 2001-12-11 | Texas Instruments Incorporated | Color phase-locked loop for video decoder |
| US6366327B1 (en) * | 1997-12-22 | 2002-04-02 | Texas Instruments Incorporated | Vertical sync detection and output for video decoder |
| US6556249B1 (en) * | 1999-09-07 | 2003-04-29 | Fairchild Semiconductors, Inc. | Jitter cancellation technique for video clock recovery circuitry |
| DE19946764C2 (de) * | 1999-09-29 | 2003-09-04 | Siemens Ag | Digitaler Phasenregelkreis |
| US6329850B1 (en) * | 1999-12-27 | 2001-12-11 | Texas Instruments Incorporated | Precision frequency and phase synthesis |
-
2001
- 2001-05-04 US US09/849,330 patent/US6839092B2/en not_active Expired - Lifetime
- 2001-05-22 JP JP2001152847A patent/JP2002016819A/ja not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20010043283A1 (en) | 2001-11-22 |
| US6839092B2 (en) | 2005-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520109B2 (ja) | ビデオ信号混合装置 | |
| JPH0851646A (ja) | 多規格適合形ビデオ信号復号器及びビデオ信号復号化方法 | |
| US6385267B1 (en) | System and method for locking disparate video formats | |
| US4680632A (en) | Television display system with flicker reduction processor having burst locked clock and skew correction | |
| KR100238287B1 (ko) | 프레임 동기 장치 및 그 방법 | |
| EP0473771B1 (en) | Display locked timing signals for video processing | |
| USRE41399E1 (en) | Technique to stabilize the chrominance subcarrier generation in a line-locked digital video system | |
| US4468687A (en) | Television synchronizing signal reproducing apparatus | |
| JP2002016819A (ja) | ビデオデコーダ | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| EP0966153B1 (en) | Video signal synchronizing apparatus | |
| JPH0722380B2 (ja) | 映像信号用位相ロツク回路 | |
| KR100317289B1 (ko) | 디지털 티브이의 동기신호 보정장치 | |
| JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
| JP3085505B2 (ja) | スキュー対応ｐｌｌ回路 | |
| US5978038A (en) | Image information processing apparatus using single phase-locked loop | |
| JP3024724B2 (ja) | スキュー検出回路 | |
| JP2003304414A (ja) | 同期信号生成回路、映像信号処理回路、および映像表示装置 | |
| JPH08237675A (ja) | 発振信号発生器 | |
| JP2005080026A (ja) | サンプリングクロック生成回路 | |
| JP3019310B2 (ja) | 自動周波数制御回路 | |
| JPS637078B2 (ja) | ||
| JPH0352717B2 (ja) | ||
| JPS62271522A (ja) | クロツク抽出回路 | |
| JPS63174497A (ja) | カラ−デコ−ダの同期信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080410 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090907 |