JPH08237675A - 発振信号発生器 - Google Patents
発振信号発生器Info
- Publication number
- JPH08237675A JPH08237675A JP7345590A JP34559095A JPH08237675A JP H08237675 A JPH08237675 A JP H08237675A JP 7345590 A JP7345590 A JP 7345590A JP 34559095 A JP34559095 A JP 34559095A JP H08237675 A JPH08237675 A JP H08237675A
- Authority
- JP
- Japan
- Prior art keywords
- value
- signal
- signal generator
- phase
- accumulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/45—Generation or recovery of colour sub-carriers
Abstract
(57)【要約】
【課題】 ディジタルに生成された又はコンピュータで
生成されたビデオ信号と共に使用するためのカラー副搬
送波信号を発生する装置を提供する。 【解決手段】 ディジタルに生成されたカラー副搬送波
信号を、この生成された副搬送波信号に受け入れること
ができないほどの乱れを生じさせることなしに、ライン
ロックのクロックを使用できるようにして、ビデオカセ
ットレコーダからの、或いはケーブルテレビジョン信号
からの信号のような他のビデオ信号からのカラーバース
ト信号に同期させる。
生成されたビデオ信号と共に使用するためのカラー副搬
送波信号を発生する装置を提供する。 【解決手段】 ディジタルに生成されたカラー副搬送波
信号を、この生成された副搬送波信号に受け入れること
ができないほどの乱れを生じさせることなしに、ライン
ロックのクロックを使用できるようにして、ビデオカセ
ットレコーダからの、或いはケーブルテレビジョン信号
からの信号のような他のビデオ信号からのカラーバース
ト信号に同期させる。
Description
【０００１】
【発明の属する技術分野】この発明は発振信号発生器の
構成に関し、詳しく言うと、ディジタルに生成された又
はコンピュータで生成されたビデオ信号と共に使用する
ためのカラー副搬送波（サブキャリア）信号を発生する
ための装置に関する。
構成に関し、詳しく言うと、ディジタルに生成された又
はコンピュータで生成されたビデオ信号と共に使用する
ためのカラー副搬送波（サブキャリア）信号を発生する
ための装置に関する。
【０００２】
【従来の技術】コンピュータで生成された画像（イメー
ジ）が、例えばビデオカセットレコーダ（ＶＣＲ）か
ら、或いはケーブル又は放送テレビジョンシステムから
取り出された通常のＰＡＬ式或いはＮＴＳＣ式テレビジ
ョン画像にオーバレイされ得る前に、コンピュータで生
成されたビデオ信号を到来するテレビジョンビデオ信号
にゲンロック（同期結合）する必要がある。この明細書
においてゲンロックするということは、それぞれのフレ
ーム及びライン同期信号（シンク）の同期、或いは垂直
及び水平タイミングパルスの同期、並びにそれぞれのカ
ラー副搬送波の同期を意味する。コンピュータによる画
像処理及び他の走査周波数への変換を簡単化するため
に、ラインロックのクロックを使用する必要もある。
ジ）が、例えばビデオカセットレコーダ（ＶＣＲ）か
ら、或いはケーブル又は放送テレビジョンシステムから
取り出された通常のＰＡＬ式或いはＮＴＳＣ式テレビジ
ョン画像にオーバレイされ得る前に、コンピュータで生
成されたビデオ信号を到来するテレビジョンビデオ信号
にゲンロック（同期結合）する必要がある。この明細書
においてゲンロックするということは、それぞれのフレ
ーム及びライン同期信号（シンク）の同期、或いは垂直
及び水平タイミングパルスの同期、並びにそれぞれのカ
ラー副搬送波の同期を意味する。コンピュータによる画
像処理及び他の走査周波数への変換を簡単化するため
に、ラインロックのクロックを使用する必要もある。
【０００３】
【発明が解決しようとする課題】ＶＣＲからのビデオ信
号中の一連のライン同期パルス間の時間間隔は数パーセ
ントだけ変化する可能性があるから、ライン周波数、従
って、それから引き出されるラインロックのクロック周
波数は一定でかつ安定であるとみなすことはできない。
他方、到来ビデオのカラーバースト中のカラー副搬送波
信号は正に安定した状態にあり、いかなる変動も比較的
小さく、かつゆっくりである。それ故、カラー副搬送波
発生装置は、発生された副搬送波信号の周波数がライン
ロックのクロックの変動によって受け入れることができ
ないほどは乱されないように、構成されなければならな
い。
号中の一連のライン同期パルス間の時間間隔は数パーセ
ントだけ変化する可能性があるから、ライン周波数、従
って、それから引き出されるラインロックのクロック周
波数は一定でかつ安定であるとみなすことはできない。
他方、到来ビデオのカラーバースト中のカラー副搬送波
信号は正に安定した状態にあり、いかなる変動も比較的
小さく、かつゆっくりである。それ故、カラー副搬送波
発生装置は、発生された副搬送波信号の周波数がライン
ロックのクロックの変動によって受け入れることができ
ないほどは乱されないように、構成されなければならな
い。
【０００４】
【課題を解決するための手段】この発明によれば、ディ
ジタルに生成されるビデオ信号によって表される画像が
到来テレビジョンビデオ信号によって表される画像と実
質的に同期して表示されるべきである装置において使用
するための、上記ディジタルに生成されるビデオ信号に
対するカラー副搬送波信号を発生するための発振信号発
生器において、上記到来ビデオ信号のライン周波数に周
波数がロックされるクロックパルスによりクロックされ
るように構成されるディジタルのフェーズロックループ
（位相同期ループ）が、ディジタルのアキュムレータ
と、各クロックパルスに応答して、増分ディジタル値を
上記アキュムレータによって記録されたカウントに加算
し、上記カウントが上記アキュムレータの最大カウント
値によって及び上記増分ディジタル値によって決定され
る周期を持つ周期的のこぎり波形に従うようにし、上記
カラー副搬送波信号の周期を定めるようにする手段と、
上記周期的のこぎり波形の位相を上記到来ビデオ信号か
ら引き出された基準波形の位相と比較する手段と、上記
位相コンパレータ手段の出力信号に依存して、上記増分
ディジタル値の値を決定する手段とを具備する。
ジタルに生成されるビデオ信号によって表される画像が
到来テレビジョンビデオ信号によって表される画像と実
質的に同期して表示されるべきである装置において使用
するための、上記ディジタルに生成されるビデオ信号に
対するカラー副搬送波信号を発生するための発振信号発
生器において、上記到来ビデオ信号のライン周波数に周
波数がロックされるクロックパルスによりクロックされ
るように構成されるディジタルのフェーズロックループ
（位相同期ループ）が、ディジタルのアキュムレータ
と、各クロックパルスに応答して、増分ディジタル値を
上記アキュムレータによって記録されたカウントに加算
し、上記カウントが上記アキュムレータの最大カウント
値によって及び上記増分ディジタル値によって決定され
る周期を持つ周期的のこぎり波形に従うようにし、上記
カラー副搬送波信号の周期を定めるようにする手段と、
上記周期的のこぎり波形の位相を上記到来ビデオ信号か
ら引き出された基準波形の位相と比較する手段と、上記
位相コンパレータ手段の出力信号に依存して、上記増分
ディジタル値の値を決定する手段とを具備する。
【０００５】上記増分ディジタル値は、シード値と、上
記位相コンパレータの出力信号の瞬時値に比例する値
と、上記位相コンパレータの出力信号の積分に比例する
値との和であることが好ましい。位相コンパレータは、
２入力排他的ＯＲゲート手段を有するものでよく、その
場合、このＯＲゲート手段の一方の入力には、上記クロ
ックパルスの発生時に上記基準波形の瞬時値に依存する
２進値が供給され、ＯＲゲート手段の他方の入力には、
上記アキュムレータの最上位ビットの状態に依存する２
進値が供給される。
記位相コンパレータの出力信号の瞬時値に比例する値
と、上記位相コンパレータの出力信号の積分に比例する
値との和であることが好ましい。位相コンパレータは、
２入力排他的ＯＲゲート手段を有するものでよく、その
場合、このＯＲゲート手段の一方の入力には、上記クロ
ックパルスの発生時に上記基準波形の瞬時値に依存する
２進値が供給され、ＯＲゲート手段の他方の入力には、
上記アキュムレータの最上位ビットの状態に依存する２
進値が供給される。
【０００６】
【発明の実施の形態】以下、この発明による発振信号発
生器の実施の形態の一例について添付図面を参照して詳
細に説明する。
生器の実施の形態の一例について添付図面を参照して詳
細に説明する。
【０００７】
【実施例】初めに、図１を参照すると、ディジタルに生
成されたビデオ信号を、ビデオカセットレコーダ（ＶＣ
Ｒ）から、或いはケーブル又は放送テレビジョンシステ
ム（図示せず）から取り出された、入力１の到来ビデオ
信号にゲンロックして、ディジタルに生成されるビデオ
信号によって表される画像がＶＣＲ又はテレビジョン画
像と共に表示され得るように、又はＶＣＲ又はテレビジ
ョン画像にオーバレイされ得るようにするための装置が
示されており、この装置はディジタルのフェーズロック
ループ信号発生器２を有している。この信号発生器２
は、ディジタルアキュムレータ３、ディジタル位相検出
器又はコンパレータ４、積分アップ／ダウンカウンタ
５、利得装置６及び７、並びに合算回路８及び９を具備
する。
成されたビデオ信号を、ビデオカセットレコーダ（ＶＣ
Ｒ）から、或いはケーブル又は放送テレビジョンシステ
ム（図示せず）から取り出された、入力１の到来ビデオ
信号にゲンロックして、ディジタルに生成されるビデオ
信号によって表される画像がＶＣＲ又はテレビジョン画
像と共に表示され得るように、又はＶＣＲ又はテレビジ
ョン画像にオーバレイされ得るようにするための装置が
示されており、この装置はディジタルのフェーズロック
ループ信号発生器２を有している。この信号発生器２
は、ディジタルアキュムレータ３、ディジタル位相検出
器又はコンパレータ４、積分アップ／ダウンカウンタ
５、利得装置６及び７、並びに合算回路８及び９を具備
する。
【０００８】発生器２は、ラインロックのクロック発生
器１０からの、公称周波数が例えば２７ＭＨｚのクロッ
クパルスの制御により動作し、合算回路８に入力された
「シード」値と、位相コンパレータ４の出力に値が依存
する利得装置６及び７を通じての＋（プラス）又は−
（マイナス）の寄与分とからなる増分（インクリメンタ
ル）ディジタル値が各クロックパルスの発生時にアキュ
ムレータ３によって記録されたカウント状態に加算され
るようにする。それ故、このカウント状態は、オーバフ
ローが生じるまで、一連のステップにおいて増加し、オ
ーバフローが生じた時点でその増加は残りのカウント状
態から再び始まる。その後、アキュムレータ３の例えば
２つの最上位ビット段のカウント状態から、周期的出力
信号を引き出してもよい。３．５ＭＨｚの程度の周期波
又は周波数を有する出力信号では、アキュムレータのカ
ウント状態の各サイクルは２７ＭＨｚのクロック速度で
約７又は８ステップで完了するであろう。
器１０からの、公称周波数が例えば２７ＭＨｚのクロッ
クパルスの制御により動作し、合算回路８に入力された
「シード」値と、位相コンパレータ４の出力に値が依存
する利得装置６及び７を通じての＋（プラス）又は−
（マイナス）の寄与分とからなる増分（インクリメンタ
ル）ディジタル値が各クロックパルスの発生時にアキュ
ムレータ３によって記録されたカウント状態に加算され
るようにする。それ故、このカウント状態は、オーバフ
ローが生じるまで、一連のステップにおいて増加し、オ
ーバフローが生じた時点でその増加は残りのカウント状
態から再び始まる。その後、アキュムレータ３の例えば
２つの最上位ビット段のカウント状態から、周期的出力
信号を引き出してもよい。３．５ＭＨｚの程度の周期波
又は周波数を有する出力信号では、アキュムレータのカ
ウント状態の各サイクルは２７ＭＨｚのクロック速度で
約７又は８ステップで完了するであろう。
【０００９】合算回路１１において９０°の位相ずれが
加えられた、アキュムレータ３からの周期的出力信号は
２状態信号として位相コンパレータ４の一方の入力に供
給される。位相コンパレータ４の他方の入力には、入力
１の到来ビデオ信号のカラーバーストからフェーズロッ
クループ回路１２において引き出された基準方形波信号
が供給される。
加えられた、アキュムレータ３からの周期的出力信号は
２状態信号として位相コンパレータ４の一方の入力に供
給される。位相コンパレータ４の他方の入力には、入力
１の到来ビデオ信号のカラーバーストからフェーズロッ
クループ回路１２において引き出された基準方形波信号
が供給される。
【００１０】図２を参照すると、位相コンパレータ４に
おいて、基準方形波信号はレジスタ段１３及び１４を通
じて排他的ＯＲゲート１５の一方の入力にクロック入力
される。合算回路１１からの周期的出力信号はこの排他
的ＯＲゲートの他方の入力に供給される。排他的ＯＲゲ
ート１５の出力はマルチプレクサ又はセレクタ段１６
に、及びレジスタ段１７にそれぞれ供給される。レジス
タ段１７の出力はセレクタ回路１８に供給される。２つ
のセレクタ段からの出力は合算回路１９において結合さ
れて、位相コンパレータ４の出力を提供する。
おいて、基準方形波信号はレジスタ段１３及び１４を通
じて排他的ＯＲゲート１５の一方の入力にクロック入力
される。合算回路１１からの周期的出力信号はこの排他
的ＯＲゲートの他方の入力に供給される。排他的ＯＲゲ
ート１５の出力はマルチプレクサ又はセレクタ段１６
に、及びレジスタ段１７にそれぞれ供給される。レジス
タ段１７の出力はセレクタ回路１８に供給される。２つ
のセレクタ段からの出力は合算回路１９において結合さ
れて、位相コンパレータ４の出力を提供する。
【００１１】図３に例示されるように、基準方形波２０
（図３（ａ））はラインロックのクロックパルス（図３
（ｂ））によって、事実上、再タイミングを取られ、僅
かに遅延した波形（図３（ｄ））となる。合算回路１１
の出力は図３（ｃ）のように示される。排他的ＯＲゲー
ト１５の出力は、クロックパルスの発生時に値０又は１
に依存して合算回路１９に−１又は＋１をそれぞれ与え
る２状態信号である。レジスタ段１７の出力信号は、そ
の値が０であるか１であるかに依存して、合算回路１９
に−１６又は＋１６の値を与える。これら値は、例え
ば、２の補数の演算形式で表してもよい。
（図３（ａ））はラインロックのクロックパルス（図３
（ｂ））によって、事実上、再タイミングを取られ、僅
かに遅延した波形（図３（ｄ））となる。合算回路１１
の出力は図３（ｃ）のように示される。排他的ＯＲゲー
ト１５の出力は、クロックパルスの発生時に値０又は１
に依存して合算回路１９に−１又は＋１をそれぞれ与え
る２状態信号である。レジスタ段１７の出力信号は、そ
の値が０であるか１であるかに依存して、合算回路１９
に−１６又は＋１６の値を与える。これら値は、例え
ば、２の補数の演算形式で表してもよい。
【００１２】図３の波形によって例示された具体例にお
いては、図３（ｅ）に示された再タイミングされた基準
方形波の反転が図３（ｃ）の波形と比較され、合算回路
１９から、−１７と＋１７間で変化する出力信号値を生
じさせる波形である。
いては、図３（ｅ）に示された再タイミングされた基準
方形波の反転が図３（ｃ）の波形と比較され、合算回路
１９から、−１７と＋１７間で変化する出力信号値を生
じさせる波形である。
【００１３】コンパレータ４からの出力信号値は、例え
ば１４ビットの積分器でよい積分器５に供給され、−８
１９２と＋８１９１間の位相誤差値の積分を支援する。
積分器５の３つの最上位ビット段の状態によって表され
る値は、その値を予め定められた２の累乗倍する利得装
置７を通じて合算回路９に供給される。同時に、コンパ
レータ４からの出力信号値は利得装置６において２の累
乗倍され、その結果が合算回路８においてシード値に加
算される。合算回路９の出力における合計値は最終的に
は各クロックパルスで増分値として供給され、アキュム
レータ３を歩進させる。
ば１４ビットの積分器でよい積分器５に供給され、−８
１９２と＋８１９１間の位相誤差値の積分を支援する。
積分器５の３つの最上位ビット段の状態によって表され
る値は、その値を予め定められた２の累乗倍する利得装
置７を通じて合算回路９に供給される。同時に、コンパ
レータ４からの出力信号値は利得装置６において２の累
乗倍され、その結果が合算回路８においてシード値に加
算される。合算回路９の出力における合計値は最終的に
は各クロックパルスで増分値として供給され、アキュム
レータ３を歩進させる。
【００１４】アキュムレータ３のカウントが各サイクル
を通じて歩進されるときに、合算回路２１において任意
の必要な位相ずれが加えられた、アキュムレータ３から
の一連の出力信号値は、アドレスコードとして、正弦波
に対するコード化サンプル値を保持するリード・オンリ
ー・メモリ（ＲＯＭ）２２に供給され、正弦波を定める
のに必要なコード化サンプルが、図３（ａ）の波形２３
によって例示されるように、アキュムレータのカウント
の周期的な周波数で読み出される。フェーズロックルー
プの作用により、この波形は回路１２からの基準方形波
２０に、従って、入力１における到来ビデオ信号のカラ
ーバーストに、位相がロックされることになる。利得装
置６及び合算回路８を通じての比例経路、並びに積分器
５及び利得装置７を通じての積分経路によって、ライン
ロックのクロックの任意の短期間の及び長期間の周波数
の変動はそれぞれ取り消され、その結果、例えばクロッ
ク周波数が増大した場合には、より小さな平均値がアキ
ュムレータ３の入力に供給され、逆の場合は逆になる。
を通じて歩進されるときに、合算回路２１において任意
の必要な位相ずれが加えられた、アキュムレータ３から
の一連の出力信号値は、アドレスコードとして、正弦波
に対するコード化サンプル値を保持するリード・オンリ
ー・メモリ（ＲＯＭ）２２に供給され、正弦波を定める
のに必要なコード化サンプルが、図３（ａ）の波形２３
によって例示されるように、アキュムレータのカウント
の周期的な周波数で読み出される。フェーズロックルー
プの作用により、この波形は回路１２からの基準方形波
２０に、従って、入力１における到来ビデオ信号のカラ
ーバーストに、位相がロックされることになる。利得装
置６及び合算回路８を通じての比例経路、並びに積分器
５及び利得装置７を通じての積分経路によって、ライン
ロックのクロックの任意の短期間の及び長期間の周波数
の変動はそれぞれ取り消され、その結果、例えばクロッ
ク周波数が増大した場合には、より小さな平均値がアキ
ュムレータ３の入力に供給され、逆の場合は逆になる。
【００１５】利得装置６及び７が乗算するシードに対す
る適当な値及び２の累乗に対する適当な値はアキュムレ
ータ３の２進段の数ｎによって代数的に次の式のように
表すことができる。 シード（ＰＡＬ）＝ 2n × (4.43361875/27) シード（ＮＴＳＣ）＝ 2n × (3.579545/27) Ｇ１＝ 2(n-14) Ｇ２＝ 2(n-11)
る適当な値及び２の累乗に対する適当な値はアキュムレ
ータ３の２進段の数ｎによって代数的に次の式のように
表すことができる。 シード（ＰＡＬ）＝ 2n × (4.43361875/27) シード（ＮＴＳＣ）＝ 2n × (3.579545/27) Ｇ１＝ 2(n-14) Ｇ２＝ 2(n-11)
【００１６】ｎの値は１２から２６まででよく、実験結
果は１２より下の値ではロックの品質が顕著に低下する
ということを示している。
果は１２より下の値ではロックの品質が顕著に低下する
ということを示している。
【００１７】ゲンロックすることなしに、ディジタルに
生成されたビデオ信号を独立して表示するためには、係
数Ｇ１及びＧ２は０に設定され、少なくとも２４のｎの
値が使用される。
生成されたビデオ信号を独立して表示するためには、係
数Ｇ１及びＧ２は０に設定され、少なくとも２４のｎの
値が使用される。
【００１８】実験結果によれば、１４ビットの積分器５
は、２６ビットのアキュムレータ３と協働で、公称のＰ
ＡＬ又はＮＴＳＣ副搬送波周波数から＋５０ＫＨｚ又は
−５０ＫＨｚのロックレンジを提供することが分かっ
た。積分器５からのオーバフロー又はアンダーフロー
は、ロックなし状態を指示するために使用することがで
きる。
は、２６ビットのアキュムレータ３と協働で、公称のＰ
ＡＬ又はＮＴＳＣ副搬送波周波数から＋５０ＫＨｚ又は
−５０ＫＨｚのロックレンジを提供することが分かっ
た。積分器５からのオーバフロー又はアンダーフロー
は、ロックなし状態を指示するために使用することがで
きる。
【図１】この発明による発振信号発生器の構成を概略的
に示す回路構成図である。
に示す回路構成図である。
【図２】図１の発振信号発生器の一部分をより詳細に示
す回路構成図である。
す回路構成図である。
【図３】図１の発振信号発生器の動作を例示する信号波
形を示す図である。
形を示す図である。
１：入力 ２：ディジタルのフェーズロックループ信号発生器 ３：ディジタルのアキュムレータ ４：ディジタルの位相検出器又はコンパレータ ５：積分アップ／ダウンカウンタ ６、７：利得装置 ８、９、１１、１９、２１：合算回路 １０：ラインロックのクロック発生器 １２：フェーズロックループ回路 １３、１４、１７：レジスタ段 １５：排他的ＯＲゲート １６：マルチプレクサ又はセレクタ段 １８：セレクタ回路 ２０：基準方形波 ２２：リード・オンリー・メモリ（ＲＯＭ）
Claims (5)
- 【請求項１】 ディジタルに生成されるビデオ信号によ
って表される画像が到来テレビジョンビデオ信号によっ
て表される画像と実質的に同期して表示されるべきであ
る装置において使用するための、前記ディジタルに生成
されるビデオ信号に対するカラー副搬送波信号を発生す
るための発振信号発生器において、 前記到来ビデオ信号のライン周波数に周波数がロックさ
れるクロック信号によりクロックされるように構成され
るディジタルのフェーズロックループが、 ディジタルのアキュムレータと、 各クロックパルスに応答して、増分ディジタル値を前記
アキュムレータによって記録されたカウントに加算し、
前記カウントが前記アキュムレータの最大カウント値に
よって及び前記増分ディジタル値によって決定される周
期を持つ周期的のこぎり波形に従うようにし、前記カラ
ー副搬送波信号の周期を定めるようにする手段と、 前記周期的のこぎり波形の位相を前記到来ビデオ信号か
ら引き出された基準波形の位相と比較する手段と、 前記位相コンパレータ手段の出力信号に依存して、前記
増分ディジタル値の値を決定する手段と、 を具備することを特徴とする発振信号発生器。 - 【請求項２】 前記増分ディジタル値は、前記位相コン
パレータ手段の前記出力信号の瞬時値及び積分にそれぞ
れ比例する寄与分を含む請求項１に記載の発振信号発生
器。 - 【請求項３】 前記増分ディジタル値は、シード値と、
前記位相コンパレータ手段の前記出力信号の瞬時値に比
例する値と、前記位相コンパレータ手段の前記出力信号
の積分に比例する値との和である請求項１に記載の発振
信号発生器。 - 【請求項４】 前記位相コンパレータ手段は２入力の排
他的ＯＲゲート手段を備え、前記ゲート手段の一方の入
力には、前記クロックパルスの発生時に前記基準波形の
瞬時値に依存した２進値が供給され、前記ゲート手段の
他方の入力には、前記アキュムレータの最上位ビットの
状態に依存した２進値が供給される請求項１〜３のいず
れか１つに記載の発振信号発生器。 - 【請求項５】 前記基準波形は前記到来ビデオ信号のカ
ラーバースト信号に位相ロックされる請求項１〜４のい
ずれか１つに記載の発振信号発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9424839.0 | 1994-12-09 | ||
| GB9424839A GB2295935B (en) | 1994-12-09 | 1994-12-09 | Oscillatory signal generator arrangement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08237675A true JPH08237675A (ja) | 1996-09-13 |
Family
ID=10765648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7345590A Pending JPH08237675A (ja) | 1994-12-09 | 1995-12-08 | 発振信号発生器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5815214A (ja) |
| EP (1) | EP0716550B1 (ja) |
| JP (1) | JPH08237675A (ja) |
| AT (1) | ATE220489T1 (ja) |
| DE (1) | DE69527341T2 (ja) |
| ES (1) | ES2177613T3 (ja) |
| GB (1) | GB2295935B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3815854B2 (ja) * | 1997-06-20 | 2006-08-30 | 富士通株式会社 | ディジタルｐｌｌ回路およびｍｐｅｇデコーダ |
| US6317161B1 (en) * | 1997-07-31 | 2001-11-13 | Texas Instruments Incorporated | Horizontal phase-locked loop for video decoder |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3027828A1 (de) * | 1980-07-23 | 1982-03-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Frequenz/phasenregelschleife |
| DE3432314A1 (de) * | 1984-09-03 | 1986-03-13 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum ableiten digitaler farbsignale aus einem analogen fernsehsignal |
| US4694326A (en) * | 1986-03-28 | 1987-09-15 | Rca Corporation | Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency |
| US4686560A (en) * | 1986-05-30 | 1987-08-11 | Rca Corporation | Phase locked loop system including analog and digital components |
| DE69114411T2 (de) * | 1990-08-09 | 1996-05-02 | Victor Company Of Japan | Schaltung zur Erzeugung eines Taktsignals, das auf einer spezifischen Phase eines in einem Videosignal enthaltenen Farbsynchronsignals synchronisiert ist. |
| GB9311953D0 (en) * | 1993-06-10 | 1993-07-28 | Snell & Wilcox Ltd | Demodulation |
| US5515108A (en) * | 1993-08-18 | 1996-05-07 | Samsung Electronics Corporation | Digital automatic frequency control method and circuit therefor |
| US5621472A (en) * | 1994-04-01 | 1997-04-15 | Apple Computer, Inc. | System for inexpensive phase coherent subcarrier generation |
-
1994
- 1994-12-09 GB GB9424839A patent/GB2295935B/en not_active Expired - Fee Related
-
1995
- 1995-11-24 ES ES95308459T patent/ES2177613T3/es not_active Expired - Lifetime
- 1995-11-24 EP EP95308459A patent/EP0716550B1/en not_active Expired - Lifetime
- 1995-11-24 AT AT95308459T patent/ATE220489T1/de not_active IP Right Cessation
- 1995-11-24 DE DE69527341T patent/DE69527341T2/de not_active Expired - Fee Related
- 1995-12-04 US US08/566,976 patent/US5815214A/en not_active Expired - Fee Related
- 1995-12-08 JP JP7345590A patent/JPH08237675A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| ATE220489T1 (de) | 2002-07-15 |
| EP0716550B1 (en) | 2002-07-10 |
| US5815214A (en) | 1998-09-29 |
| ES2177613T3 (es) | 2002-12-16 |
| DE69527341T2 (de) | 2003-01-23 |
| EP0716550A3 (en) | 1997-06-11 |
| GB9424839D0 (en) | 1995-02-08 |
| GB2295935A (en) | 1996-06-12 |
| DE69527341D1 (de) | 2002-08-14 |
| EP0716550A2 (en) | 1996-06-12 |
| GB2295935B (en) | 1999-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2895369B2 (ja) | テレビジョン装置 | |
| US6385267B1 (en) | System and method for locking disparate video formats | |
| US6380980B1 (en) | Method and apparatus for recovering video color subcarrier signal | |
| EP0306993B1 (en) | Burst/continuous wave converting apparatus for generating continuous wave in response to bursts | |
| US4531147A (en) | Digital memory color framing circuit | |
| JPH0218633B2 (ja) | ||
| JP3652009B2 (ja) | クロックジェネレータ | |
| JPH08237675A (ja) | 発振信号発生器 | |
| US4701800A (en) | Scanning line position control system for shifting the position of scanning lines to improve photographic reproduction quality | |
| JP3070053B2 (ja) | デジタルｐｌｌ回路 | |
| US4833523A (en) | Chroma crawl elimination without any cumulative difference in frame time | |
| EP0295087B1 (en) | Apparatus for compatibly locking horizontal sync signal to PAL colour subcarrier | |
| US6331875B1 (en) | Method and device for arranging digitized image signals or data in orthogonal rows and columns | |
| JP2723856B2 (ja) | のこぎり波信号データ生成回路 | |
| JP2002016819A (ja) | ビデオデコーダ | |
| KR100317289B1 (ko) | 디지털 티브이의 동기신호 보정장치 | |
| JP3180624B2 (ja) | テレビジョンカメラ装置 | |
| JP2573727B2 (ja) | ビデオ信号用ｐｌｌ回路 | |
| JP3118809B2 (ja) | 同期回路 | |
| JP2877683B2 (ja) | ビデオカメラの外部同期方法 | |
| JPH07312699A (ja) | ディジタル映像再生装置 | |
| JP2522308B2 (ja) | クロック形成回路 | |
| JP3721616B2 (ja) | クロック同期装置およびクロック同期方法 | |
| JP2523010B2 (ja) | クランプパルス制御回路 | |
| JP3183884B2 (ja) | テレビジョン受像機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050322 |