JP2723856B2 - のこぎり波信号データ生成回路 - Google Patents
のこぎり波信号データ生成回路Info
- Publication number
- JP2723856B2 JP2723856B2 JP7266921A JP26692195A JP2723856B2 JP 2723856 B2 JP2723856 B2 JP 2723856B2 JP 7266921 A JP7266921 A JP 7266921A JP 26692195 A JP26692195 A JP 26692195A JP 2723856 B2 JP2723856 B2 JP 2723856B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- circuit
- output
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、のこぎり波状の周
期性を持つディジタルデータを生成する回路に関し、特
に、映像色信号の変復調の際に基準となる正弦波信号の
位相を決定するためののこぎり波信号ディジタルデータ
を発生する回路に関する。
期性を持つディジタルデータを生成する回路に関し、特
に、映像色信号の変復調の際に基準となる正弦波信号の
位相を決定するためののこぎり波信号ディジタルデータ
を発生する回路に関する。
【０００２】
【従来の技術】従来の技術によるのこぎり波信号データ
生成回路について、ディジタルによるＶＨＳ、ＮＴＳＣ
方式の映像色信号のデコーダ（復調器）に用いられるデ
ータ生成回路を例にあげて説明する。図７は、従来の技
術による、データ生成回路の一例のブロック図であっ
て、ＶＨＳ、ＮＴＳＣ方式の映像色信号を録画モードに
デコードするデコーダに用いられるデータ生成回路のブ
ロック図である。なお、この回路のクロックは１３．５
ＭＨｚであるとする。また、図８は、図７に示す回路に
より得られる基準信号データ（のこぎり波状データ）の
周期性を示す。
生成回路について、ディジタルによるＶＨＳ、ＮＴＳＣ
方式の映像色信号のデコーダ（復調器）に用いられるデ
ータ生成回路を例にあげて説明する。図７は、従来の技
術による、データ生成回路の一例のブロック図であっ
て、ＶＨＳ、ＮＴＳＣ方式の映像色信号を録画モードに
デコードするデコーダに用いられるデータ生成回路のブ
ロック図である。なお、この回路のクロックは１３．５
ＭＨｚであるとする。また、図８は、図７に示す回路に
より得られる基準信号データ（のこぎり波状データ）の
周期性を示す。
【０００３】ＮＴＳＣ方式の映像色信号のデコーダ用の
データ生成回路は、基準信号の位相を調整するデータを
入力するための位相調整データ入力端子１と、カウント
データを設定するカウントデータ設定回路１６と、カウ
ントデータ設定回路１６よりのデータと位相調整データ
入力端子１よりの位相調整データとを加算することによ
り調整を行う加算器８と、加算器８よりのデータを受け
て累積加算していくことにより基準信号データを生成す
る加算器９と、加算器９よりのデータを累積加算するた
めに保持するデータラッチ回路１０と、データラッチ回
路１０を制御するクロック信号ＣＬＫを入力するクロッ
ク信号入力端子３と、加算器９の出力データを基準信号
データとして出力する基準信号データ出力端子１１とに
より構成される。
データ生成回路は、基準信号の位相を調整するデータを
入力するための位相調整データ入力端子１と、カウント
データを設定するカウントデータ設定回路１６と、カウ
ントデータ設定回路１６よりのデータと位相調整データ
入力端子１よりの位相調整データとを加算することによ
り調整を行う加算器８と、加算器８よりのデータを受け
て累積加算していくことにより基準信号データを生成す
る加算器９と、加算器９よりのデータを累積加算するた
めに保持するデータラッチ回路１０と、データラッチ回
路１０を制御するクロック信号ＣＬＫを入力するクロッ
ク信号入力端子３と、加算器９の出力データを基準信号
データとして出力する基準信号データ出力端子１１とに
より構成される。
【０００４】カウントデータ設定回路１６は、ある一定
の値（５５６０６２(10)）を出力する。また、加算器８
の出力は、位相調整データ入力端子１への入力とカウン
トデータ設定回路１６の出力とを加算したものとなる。
この加算器８の出力は加算器９に入力され、データラッ
チ回路１０に累積加算されていく。加算器８は２１ビッ
ト幅で、オーバーフローがおきてもそのまま上位ビット
をすてて、基準信号データ出力端子１１に出力する。よ
って、加算器９は図８に示すのこぎり波８２の様な、あ
る周期をもったデータを出力する。以下、図７とあわせ
図８も参照しながら説明する。
の値（５５６０６２(10)）を出力する。また、加算器８
の出力は、位相調整データ入力端子１への入力とカウン
トデータ設定回路１６の出力とを加算したものとなる。
この加算器８の出力は加算器９に入力され、データラッ
チ回路１０に累積加算されていく。加算器８は２１ビッ
ト幅で、オーバーフローがおきてもそのまま上位ビット
をすてて、基準信号データ出力端子１１に出力する。よ
って、加算器９は図８に示すのこぎり波８２の様な、あ
る周期をもったデータを出力する。以下、図７とあわせ
図８も参照しながら説明する。
【０００５】図８のクロック信号ＣＬＫは図７のクロッ
ク信号入力端子３に入力される信号を表し、図８に示す
のこぎり波８２は図７の基準信号データ出力端子１１に
出力されるデータの周期性を表すことになる。以下、こ
ののこぎり波８２の周期を計算する。２１ビットのデー
タの幅は１０進数にすると、 ２21＝２０９７１５２(10) である。従って、のこぎり波の１周期が何クロック分で
あるかを計算すると、１クロック毎に５５６０６２ずつ
カウントアップしていくのであるから、 ２０９７１５２÷５５６０６２（１／クロック）≒３．
７７１４３６（クロック） である。このデータラッチ回路１０のクロック信号ＣＬ
Ｋは１３．５ＭＨｚであるので、１クロックの周期８３
は、約７４．０７４０７４ｎｓｅｃである。これからの
こぎり波８２の周期８４を計算すると、 ７４．０７４０７４ｎｓｅｃ×３．７７１４３６≒２７
９．３６５６ｎｓｅｃ となる。さらに、のこぎり波８２の周波数を計算する
と、 １／２７９．３６５６ｎｓｅｃ≒３．５７９５３９ＭＨ
ｚ である。以上により、ＮＴＳＣの副搬送波の基準となる
基準信号データを生成する。
ク信号入力端子３に入力される信号を表し、図８に示す
のこぎり波８２は図７の基準信号データ出力端子１１に
出力されるデータの周期性を表すことになる。以下、こ
ののこぎり波８２の周期を計算する。２１ビットのデー
タの幅は１０進数にすると、 ２21＝２０９７１５２(10) である。従って、のこぎり波の１周期が何クロック分で
あるかを計算すると、１クロック毎に５５６０６２ずつ
カウントアップしていくのであるから、 ２０９７１５２÷５５６０６２（１／クロック）≒３．
７７１４３６（クロック） である。このデータラッチ回路１０のクロック信号ＣＬ
Ｋは１３．５ＭＨｚであるので、１クロックの周期８３
は、約７４．０７４０７４ｎｓｅｃである。これからの
こぎり波８２の周期８４を計算すると、 ７４．０７４０７４ｎｓｅｃ×３．７７１４３６≒２７
９．３６５６ｎｓｅｃ となる。さらに、のこぎり波８２の周波数を計算する
と、 １／２７９．３６５６ｎｓｅｃ≒３．５７９５３９ＭＨ
ｚ である。以上により、ＮＴＳＣの副搬送波の基準となる
基準信号データを生成する。
【０００６】この場合の周波数の規格は３．５７９５４
５ＭＨｚであるから、わずか（約６Ｈｚ、周期では約
０．０００５ｎｓｅｃ）であるが規格値からのずれがあ
ることがわかる。このように、設定値が割り切れない場
合、わずかではあるが基準周波数のずれが発生する。
５ＭＨｚであるから、わずか（約６Ｈｚ、周期では約
０．０００５ｎｓｅｃ）であるが規格値からのずれがあ
ることがわかる。このように、設定値が割り切れない場
合、わずかではあるが基準周波数のずれが発生する。
【０００７】
【発明が解決しようとする課題】上述したように、ディ
ジタル信号処理にてデコードを行う場合には、従来、周
波数基準は、ただある値をカウントすることにより周波
数を決定していた。よって、ディジタル回路が動作する
クロック信号の１周期が最小単位であり、それ以上の精
度は得られない。さらに、ある精度以内におさまったと
しても、わずかでも周波数のずれがあった場合、そのず
れが累積されると大きな周波数のずれとなってしまう。
例えば前述の例では、再生モードの場合は１周期につき
約０．０００５ｎｓｅｃのずれがある。そして、１水平
同期期間は搬送波の周波数６２９．３７０６２９４ＫＨ
ｚの周期でいうと、４０周期であるから、 ０．０００５ｎｓｅｃ×４０＝０．０２ｎｓｅｃ だけ、１水平期間の間に位相のずれが発生する可能性が
ある。このずれは１周期を３６０度で表す色相でいえ
ば、 （０．０２／１５８８．８８８）×３６０（度）＝０．
００４５３（度） となる。色信号の色相は１度以上ずれると人間の目で判
別可能となるので、 １（度）／０．００４５３（度）≒２２１ より、少なくとも２２０ラインに１回以上は位相を補正
しなければならない。
ジタル信号処理にてデコードを行う場合には、従来、周
波数基準は、ただある値をカウントすることにより周波
数を決定していた。よって、ディジタル回路が動作する
クロック信号の１周期が最小単位であり、それ以上の精
度は得られない。さらに、ある精度以内におさまったと
しても、わずかでも周波数のずれがあった場合、そのず
れが累積されると大きな周波数のずれとなってしまう。
例えば前述の例では、再生モードの場合は１周期につき
約０．０００５ｎｓｅｃのずれがある。そして、１水平
同期期間は搬送波の周波数６２９．３７０６２９４ＫＨ
ｚの周期でいうと、４０周期であるから、 ０．０００５ｎｓｅｃ×４０＝０．０２ｎｓｅｃ だけ、１水平期間の間に位相のずれが発生する可能性が
ある。このずれは１周期を３６０度で表す色相でいえ
ば、 （０．０２／１５８８．８８８）×３６０（度）＝０．
００４５３（度） となる。色信号の色相は１度以上ずれると人間の目で判
別可能となるので、 １（度）／０．００４５３（度）≒２２１ より、少なくとも２２０ラインに１回以上は位相を補正
しなければならない。
【０００８】さらに、１垂直期間の間を計算すると、１
垂直期間は２６２．５水平期間であるから、 ０．０２ｎｓｅｃ×２６２．５＝５．２５ｎｓｅｃ となり、色相でいえば、 （５．２５／１５８８．８８８）×３６０＝１．１９０
（度） のずれが発生する。
垂直期間は２６２．５水平期間であるから、 ０．０２ｎｓｅｃ×２６２．５＝５．２５ｎｓｅｃ となり、色相でいえば、 （５．２５／１５８８．８８８）×３６０＝１．１９０
（度） のずれが発生する。
【０００９】以上より、この様なのこぎり波信号データ
生成回路では、平行してバースト信号を用いてフィード
バックループ等を構成することで位相のずれを解消する
のが、一般的であった。この場合は上記の様に、色相の
ずれの精度は約２００ラインに１度以内に収まるまで
に、データのビット数を多ビット化する必要があった。
また、位相精度を確保するために、あるタイミングで強
制的にデータラッチ回路のデータを一定の値に確定する
方法も考えられる。しかしこの方法では、データを確定
する前後で位相の連続性は保たれないため、位相基準と
しては用いられないことがわかる。
生成回路では、平行してバースト信号を用いてフィード
バックループ等を構成することで位相のずれを解消する
のが、一般的であった。この場合は上記の様に、色相の
ずれの精度は約２００ラインに１度以内に収まるまで
に、データのビット数を多ビット化する必要があった。
また、位相精度を確保するために、あるタイミングで強
制的にデータラッチ回路のデータを一定の値に確定する
方法も考えられる。しかしこの方法では、データを確定
する前後で位相の連続性は保たれないため、位相基準と
しては用いられないことがわかる。
【００１０】
【課題を解決するための手段】本発明ののこぎり波信号
データ生成回路は、任意のビット幅のデータを保持する
データラッチ回路と、外部から与えられる位相調整デー
タと内部で発生する一定のカウントデータとを加算する
第１の加算器と、前記第１の加算器の出力データと前記
データラッチ回路の出力データとを加算しその加算結果
を前記任意のビット幅のデータとして前記データラッチ
回路へ出力する第２の加算器とを含み、前記データラッ
チ回路を制御するクロック信号のクロック毎に前記カウ
ントデータを累積して行くことにより、前記第２の加算
器の出力点からのこぎり波状の周期性を持つディジタル
データを出力する構成ののこぎり波信号データ生成回路
において、一定の値の第１のディジタルデータを発生す
る第１の論理回路と、一定の値の第２のディジタルデー
タを発生する第２の論理回路と、内部で発生する二値の
選択信号に応じて、前記第１の論理回路の出力と前記第
２の論理回路の出力とを切り換え、前記第１の加算器へ
のカウントデータとして出力する選択回路と、外部から
入力される二値制御信号と前記クロック信号とを入力し
て、前記制御信号の状態遷移をトリガとする、前記クロ
ック信号の１クロック幅の単一パルス信号を生成し、前
記選択回路へ前記選択信号として与えることにより、前
記パルス信号のパルス幅の期間のカウントデータを、前
記第１のディジタルデータから前記第２のディジタルデ
ータに切り換える選択信号生成回路とを設けて、出力の
のこぎり波信号データの位相を、前記外部からの制御信
号の状態遷移に応じて、調整可能にしたことを特徴とす
る。
データ生成回路は、任意のビット幅のデータを保持する
データラッチ回路と、外部から与えられる位相調整デー
タと内部で発生する一定のカウントデータとを加算する
第１の加算器と、前記第１の加算器の出力データと前記
データラッチ回路の出力データとを加算しその加算結果
を前記任意のビット幅のデータとして前記データラッチ
回路へ出力する第２の加算器とを含み、前記データラッ
チ回路を制御するクロック信号のクロック毎に前記カウ
ントデータを累積して行くことにより、前記第２の加算
器の出力点からのこぎり波状の周期性を持つディジタル
データを出力する構成ののこぎり波信号データ生成回路
において、一定の値の第１のディジタルデータを発生す
る第１の論理回路と、一定の値の第２のディジタルデー
タを発生する第２の論理回路と、内部で発生する二値の
選択信号に応じて、前記第１の論理回路の出力と前記第
２の論理回路の出力とを切り換え、前記第１の加算器へ
のカウントデータとして出力する選択回路と、外部から
入力される二値制御信号と前記クロック信号とを入力し
て、前記制御信号の状態遷移をトリガとする、前記クロ
ック信号の１クロック幅の単一パルス信号を生成し、前
記選択回路へ前記選択信号として与えることにより、前
記パルス信号のパルス幅の期間のカウントデータを、前
記第１のディジタルデータから前記第２のディジタルデ
ータに切り換える選択信号生成回路とを設けて、出力の
のこぎり波信号データの位相を、前記外部からの制御信
号の状態遷移に応じて、調整可能にしたことを特徴とす
る。
【００１１】上記の選択信号生成回路は、前記二値制御
信号を前記クロック信号によって取り込む第１のデータ
ラッチと、前記第１のデータラッチの出力の真信号を前
記クロック信号によって取り込む第２のデータラッチ
と、前記第１のデータラッチの出力の真信号と、前記第
２のデータの出力の補信号とを入力とする２入力ＡＮＤ
ゲートとからなり、前記ＡＮＤゲートの出力信号を前記
選択信号とする構成である。
信号を前記クロック信号によって取り込む第１のデータ
ラッチと、前記第１のデータラッチの出力の真信号を前
記クロック信号によって取り込む第２のデータラッチ
と、前記第１のデータラッチの出力の真信号と、前記第
２のデータの出力の補信号とを入力とする２入力ＡＮＤ
ゲートとからなり、前記ＡＮＤゲートの出力信号を前記
選択信号とする構成である。
【００１２】本発明ののこぎり波信号データ生成回路
は、上記ののこぎり波信号データ生成回路において、生
成されたのこぎり波信号データが映像色信号の搬送波デ
ータとして使用可能であるようにするために、前記選択
信号生成回路に外部から入力する制御信号として、映像
信号用の水平同期信号を入力して、水平走査の各走査線
毎にその走査線のブランキング期間中に前記のこぎり波
信号データの位相調整が行われるようにすることによ
り、前の走査線からの位相の連続性が保たれるようにし
たことを特徴とする。
は、上記ののこぎり波信号データ生成回路において、生
成されたのこぎり波信号データが映像色信号の搬送波デ
ータとして使用可能であるようにするために、前記選択
信号生成回路に外部から入力する制御信号として、映像
信号用の水平同期信号を入力して、水平走査の各走査線
毎にその走査線のブランキング期間中に前記のこぎり波
信号データの位相調整が行われるようにすることによ
り、前の走査線からの位相の連続性が保たれるようにし
たことを特徴とする。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図１は本発明の一実施の
形態による、ＮＴＳＣ方式の映像色信号のデコーダに用
いられるのこぎり波信号データ生成回路であって、３．
５７９５４５ＭＨｚの基準信号データ（のこぎり波状デ
ータ）を生成する回路である。なお、この回路のクロッ
クは１３．５ＭＨｚであるとする。また、図２は、本実
施の形態で生成される基準信号データの周期性を示す図
であり、図３は、本実施の形態で生成される位相調整用
の選択信号の生成位相の説明図である。
て、図面を参照して説明する。図１は本発明の一実施の
形態による、ＮＴＳＣ方式の映像色信号のデコーダに用
いられるのこぎり波信号データ生成回路であって、３．
５７９５４５ＭＨｚの基準信号データ（のこぎり波状デ
ータ）を生成する回路である。なお、この回路のクロッ
クは１３．５ＭＨｚであるとする。また、図２は、本実
施の形態で生成される基準信号データの周期性を示す図
であり、図３は、本実施の形態で生成される位相調整用
の選択信号の生成位相の説明図である。
【００１４】本実施の形態によるＮＴＳＣ方式の映像色
信号のデコーダ用ののこぎり波信号データ生成回路は、
基準信号の位相を調整するデータを入力する位相調整デ
ータ入力端子１と、通常時に基準カウントデータを設定
するカウントデータ設定回路５Ａと、位相調整時に基準
カウントデータを設定するカウントデータ設定回路６Ａ
と、生成される基準信号が基準として使用されない位相
で位相調整をするための選択信号を生成する選択信号生
成回路４と、選択信号を生成する位相を検出するために
水平同期信号を入力する水平同期信号入力端子２と、上
記の選択信号により通常時のカウント設定値と位相調整
時のカウント設定値を選択するカウントデータ選択回路
７と、カウントデータ選択回路７よりのデータと位相調
整データ入力端子１よりの位相調整データとを加算する
ことにより調整を行う加算器８と、加算器８よりのデー
タを受けて累積加算していくことにより基準信号データ
を生成する加算器９と、加算器９よりのデータを累積加
算するために保持するデータラッチ回路１０と、データ
ラッチ回路１０を制御するクロック信号ＣＬＫを入力す
るクロック信号入力端子３と、加算器９の出力を基準信
号データとして出力する基準信号データ出力端子１１と
により構成される。
信号のデコーダ用ののこぎり波信号データ生成回路は、
基準信号の位相を調整するデータを入力する位相調整デ
ータ入力端子１と、通常時に基準カウントデータを設定
するカウントデータ設定回路５Ａと、位相調整時に基準
カウントデータを設定するカウントデータ設定回路６Ａ
と、生成される基準信号が基準として使用されない位相
で位相調整をするための選択信号を生成する選択信号生
成回路４と、選択信号を生成する位相を検出するために
水平同期信号を入力する水平同期信号入力端子２と、上
記の選択信号により通常時のカウント設定値と位相調整
時のカウント設定値を選択するカウントデータ選択回路
７と、カウントデータ選択回路７よりのデータと位相調
整データ入力端子１よりの位相調整データとを加算する
ことにより調整を行う加算器８と、加算器８よりのデー
タを受けて累積加算していくことにより基準信号データ
を生成する加算器９と、加算器９よりのデータを累積加
算するために保持するデータラッチ回路１０と、データ
ラッチ回路１０を制御するクロック信号ＣＬＫを入力す
るクロック信号入力端子３と、加算器９の出力を基準信
号データとして出力する基準信号データ出力端子１１と
により構成される。
【００１５】通常時、選択回路７は、水平同期信号入力
端子２よりの水平同期信号の位相により選択信号生成回
路４で生成された選択信号が“０”となり、通常時のカ
ウントデータを選択する。選択回路７により、カウント
データ設定回路５Ａが出力する値（６９５０８(10)）が
カウントデータになる。また、加算器８の出力は、位相
調整データ入力端子１の入力と、カウントデータ選択回
路７の出力を加算したものとなる。この加算器８の出力
は加算器９に入力され、データラッチ回路１０に累積加
算されていく。加算器９は１８ビット幅で、オーバーフ
ローがおきてもそのまま上位ビットをすてて基準信号デ
ータ出力端子１１に出力する。よって、加算器８は図２
にあげるのこぎり波２２の様な、ある周期をもったデー
タを出力する。
端子２よりの水平同期信号の位相により選択信号生成回
路４で生成された選択信号が“０”となり、通常時のカ
ウントデータを選択する。選択回路７により、カウント
データ設定回路５Ａが出力する値（６９５０８(10)）が
カウントデータになる。また、加算器８の出力は、位相
調整データ入力端子１の入力と、カウントデータ選択回
路７の出力を加算したものとなる。この加算器８の出力
は加算器９に入力され、データラッチ回路１０に累積加
算されていく。加算器９は１８ビット幅で、オーバーフ
ローがおきてもそのまま上位ビットをすてて基準信号デ
ータ出力端子１１に出力する。よって、加算器８は図２
にあげるのこぎり波２２の様な、ある周期をもったデー
タを出力する。
【００１６】以下、図２を図１と共に参照しながら、こ
のデータの周期を計算する。図２の上段にあげるのこぎ
り波２１は、理想の基準信号データ（理想的な周波数と
位相をもつ基準信号データ）である。一方、図２の下段
にあげるのこぎり波２２は、図１の基準信号データ出力
端子１１に出力される実際のデータを表す。
のデータの周期を計算する。図２の上段にあげるのこぎ
り波２１は、理想の基準信号データ（理想的な周波数と
位相をもつ基準信号データ）である。一方、図２の下段
にあげるのこぎり波２２は、図１の基準信号データ出力
端子１１に出力される実際のデータを表す。
【００１７】１８ビットのデータの幅は１０進数にする
と、 ２18＝２６２１４４(10) である。従って、のこぎり波２２の周期が何クロック分
であるかを計算すると、１クロック毎に６９５０８ずつ
カウントアップしていくのであるから、 ２６２１４４÷６９５０８（１／クロック）≒３．７７
１４２１９９５（クロック） となる。
と、 ２18＝２６２１４４(10) である。従って、のこぎり波２２の周期が何クロック分
であるかを計算すると、１クロック毎に６９５０８ずつ
カウントアップしていくのであるから、 ２６２１４４÷６９５０８（１／クロック）≒３．７７
１４２１９９５（クロック） となる。
【００１８】この回路のクロックは、１３．５ＭＨｚで
あり１クロック分の周期は約７４．０７４０７４ｎｓｅ
ｃであるから、のこぎり波２２の周期２４は、 ７４．０７４０７４ｎｓｅｃ×３．７７１４ ≒２７９．３６４５９２２ｎｓｅｃ である。また、のこぎり波２２の周波数を計算すると、 １／２７９．３６４５９２２ｎｓｅｃ ≒３．５７９５５１６９７ＭＨｚ である。以上により、ＮＴＳＣの色副搬送波の基準とな
る基準信号データを生成する。
あり１クロック分の周期は約７４．０７４０７４ｎｓｅ
ｃであるから、のこぎり波２２の周期２４は、 ７４．０７４０７４ｎｓｅｃ×３．７７１４ ≒２７９．３６４５９２２ｎｓｅｃ である。また、のこぎり波２２の周波数を計算すると、 １／２７９．３６４５９２２ｎｓｅｃ ≒３．５７９５５１６９７ＭＨｚ である。以上により、ＮＴＳＣの色副搬送波の基準とな
る基準信号データを生成する。
【００１９】一方、この場合の周波数の規格は３．５７
９５４５ＭＨｚであるので、理想ののこぎり波２１の周
期２３は、 １／３．５７９５４５ＭＨｚ ≒２７９．３６５１１４８ｎｓｅｃ である。よって、通常動作時は、わずか（約７Ｈｚ、周
期では約０．０００５ｎｓｅｃ）ではあるが規格値から
のずれがあることがわかる。このずれを解消するため、
選択信号生成回路２により指定される１クロック期間だ
けカウントデータを変更して、位相調整を行う。クロッ
ク周波数は１３．５ＭＨｚであり、１水平期間２５は８
５８クロックである。本回路では６９５０８ずつカウン
トするのであるから、 ８５８（クロック／水平期間）×６９５０８＝５９６３７８６４ （１） だけ１水平期間２５のあいだに加算されることになる。
ところが、発生したい理想の副搬送波の場合、１水平期
間２５は副搬送波の周期では２２７．５周期であり、１
周期は１８ビットカウンタのフルビットに一致するの
で、 ２２７．５×２６２１４４＝５９６３７７６０ （２） が理想のカウント値である。よって、式（１），（２）
より、 ５９６３７８６４−５９６３７７６０＝１０４ （３） となり、実際には１０４カウントだけ余分にカウントし
ていることになる。図２で示されるのこぎり波２２との
こぎり波２１の２２７．５周期目でのカウントの差分２
６が、前述の式（３）の１０４カウントにあたる。
９５４５ＭＨｚであるので、理想ののこぎり波２１の周
期２３は、 １／３．５７９５４５ＭＨｚ ≒２７９．３６５１１４８ｎｓｅｃ である。よって、通常動作時は、わずか（約７Ｈｚ、周
期では約０．０００５ｎｓｅｃ）ではあるが規格値から
のずれがあることがわかる。このずれを解消するため、
選択信号生成回路２により指定される１クロック期間だ
けカウントデータを変更して、位相調整を行う。クロッ
ク周波数は１３．５ＭＨｚであり、１水平期間２５は８
５８クロックである。本回路では６９５０８ずつカウン
トするのであるから、 ８５８（クロック／水平期間）×６９５０８＝５９６３７８６４ （１） だけ１水平期間２５のあいだに加算されることになる。
ところが、発生したい理想の副搬送波の場合、１水平期
間２５は副搬送波の周期では２２７．５周期であり、１
周期は１８ビットカウンタのフルビットに一致するの
で、 ２２７．５×２６２１４４＝５９６３７７６０ （２） が理想のカウント値である。よって、式（１），（２）
より、 ５９６３７８６４−５９６３７７６０＝１０４ （３） となり、実際には１０４カウントだけ余分にカウントし
ていることになる。図２で示されるのこぎり波２２との
こぎり波２１の２２７．５周期目でのカウントの差分２
６が、前述の式（３）の１０４カウントにあたる。
【００２０】そこで、１クロック期間だけカウントを１
０４カウントだけ少なくすると、 ６９５０８−１０４＝６９４０４ となり、上記の選択信号発生回路４が出力する選択信号
が“１”を発生している１クロックの期間だけ位相調整
時となり、カウントデータ選択回路７の出力点にカウン
トデータ設定回路６Ａよりの出力データ６９４０４(10)
が出力される。
０４カウントだけ少なくすると、 ６９５０８−１０４＝６９４０４ となり、上記の選択信号発生回路４が出力する選択信号
が“１”を発生している１クロックの期間だけ位相調整
時となり、カウントデータ選択回路７の出力点にカウン
トデータ設定回路６Ａよりの出力データ６９４０４(10)
が出力される。
【００２１】選択信号は、基準信号が使用されないブラ
ンキング期間に動作させる。映像信号はテレビに映ると
きには、走査線の集合となる。以下、図３により、選択
信号の位相について説明する。図３に示す様に、そのテ
レビ画像３１の内１本の走査線３２を見ると、それに対
応する色信号（クロマ信号）は３３の様になる。走査線
３２では細線の部分が画面表示される期間、太線の部分
が画面表示されない期間（ブランキング期間）となる。
色信号３３のうち画面表示される期間が３５、画面表示
されない期間（ブランキング期間）が３６である。その
うち、バースト信号３４の期間と画面表示される期間３
５の期間で色信号位相の基準となる基準信号が用いられ
る。つまり、バースト信号以前のブランキング期間３７
では、基準信号は用いられない。よって、この期間３７
の間のうち１クロック期間を用いて選択信号を位相調整
時のモードにして、位相調整を行う。
ンキング期間に動作させる。映像信号はテレビに映ると
きには、走査線の集合となる。以下、図３により、選択
信号の位相について説明する。図３に示す様に、そのテ
レビ画像３１の内１本の走査線３２を見ると、それに対
応する色信号（クロマ信号）は３３の様になる。走査線
３２では細線の部分が画面表示される期間、太線の部分
が画面表示されない期間（ブランキング期間）となる。
色信号３３のうち画面表示される期間が３５、画面表示
されない期間（ブランキング期間）が３６である。その
うち、バースト信号３４の期間と画面表示される期間３
５の期間で色信号位相の基準となる基準信号が用いられ
る。つまり、バースト信号以前のブランキング期間３７
では、基準信号は用いられない。よって、この期間３７
の間のうち１クロック期間を用いて選択信号を位相調整
時のモードにして、位相調整を行う。
【００２２】選択信号生成回路４の一例の構成を図４に
示す。図３の水平同期信号３８（図１では、水平同期信
号入力端子２より入力される信号）を、図４の様な回路
のデータ入力端子４４よりデータラッチ４１のデータ入
力点に、クロック信号入力端子４５からのクロック信号
（図１では、クロック信号入力端子３よりのクロック信
号）にて取り込む。さらにデータラッチ４１の出力は、
データラッチ４２のデータ入力点より取り込まれる。さ
らにデータラッチ４１、４２の出力を論理（ＡＮＤ）ゲ
ート４３にて論理積をとることで、水平同期信号の立ち
下がりエッジを検出し、１クロック期間の幅の選択信号
３９が選択信号出力４６より出力される。
示す。図３の水平同期信号３８（図１では、水平同期信
号入力端子２より入力される信号）を、図４の様な回路
のデータ入力端子４４よりデータラッチ４１のデータ入
力点に、クロック信号入力端子４５からのクロック信号
（図１では、クロック信号入力端子３よりのクロック信
号）にて取り込む。さらにデータラッチ４１の出力は、
データラッチ４２のデータ入力点より取り込まれる。さ
らにデータラッチ４１、４２の出力を論理（ＡＮＤ）ゲ
ート４３にて論理積をとることで、水平同期信号の立ち
下がりエッジを検出し、１クロック期間の幅の選択信号
３９が選択信号出力４６より出力される。
【００２３】上記のような操作により、基準信号は位相
の連続性を保ちながら、基準信号として用いられる位相
外で、ある精度以内の周波数に調整することができる。
以上のような補正を行わない時は、図２中の補正されな
い場合の実際ののこぎり波２７（破線で示したもの）の
様に、理想ののこぎり波２１とずれが起きる。その結
果、毎ラインずれが積算されるが、この１水平期間ごと
の補正が行われると１水平期間の間に発生するずれ以上
のずれは発生しないこととなる。
の連続性を保ちながら、基準信号として用いられる位相
外で、ある精度以内の周波数に調整することができる。
以上のような補正を行わない時は、図２中の補正されな
い場合の実際ののこぎり波２７（破線で示したもの）の
様に、理想ののこぎり波２１とずれが起きる。その結
果、毎ラインずれが積算されるが、この１水平期間ごと
の補正が行われると１水平期間の間に発生するずれ以上
のずれは発生しないこととなる。
【００２４】次に、本発明の第２の実施の形態につい
て、図面を参照して説明する。図５は、本発明を第２の
実施の形態であるエンコーダ／デコーダののこぎり波信
号データ生成回路に応用した例を示すブロック図であ
る。なお、この回路のクロックは１４．３１８１８ＭＨ
ｚ（＝４×３．５７９５４５ＭＨｚ。ＮＴＳＣ方式の色
副搬送波の４倍）であり、エンコード時もデコード時も
ＶＨＳ方式の低域搬送波の基準信号データを生成するも
のとする。
て、図面を参照して説明する。図５は、本発明を第２の
実施の形態であるエンコーダ／デコーダののこぎり波信
号データ生成回路に応用した例を示すブロック図であ
る。なお、この回路のクロックは１４．３１８１８ＭＨ
ｚ（＝４×３．５７９５４５ＭＨｚ。ＮＴＳＣ方式の色
副搬送波の４倍）であり、エンコード時もデコード時も
ＶＨＳ方式の低域搬送波の基準信号データを生成するも
のとする。
【００２５】本実施の形態によるＮＴＳＣ方式映像色信
号用エンコーダ／デコーダののこぎり波信号データ生成
回路は、基準信号の位相を調整するデータを入力する位
相調整データ入力端子１と、録画／再生モード信号を入
力する録画／再生モード入力端子１２と、録画モード時
に位相調整データ入力端子１よりのデータをマスクする
論理（ＡＮＤ）ゲート１３と、通常時の基準カウントデ
ータを設定するカウントデータ設定回路５Ｂと、位相調
整時の基準カウントデータを設定するカウントデータ設
定回路６Ｂと、生成する基準信号が基準として使用され
ない位相で位相調整をするための選択信号を生成する選
択信号生成回路４と、選択信号を生成する位相を検出す
るために水平同期信号を入力する水平同期信号入力端子
２と、その選択信号により通常時のカウント設定値と位
相調整時のカウント設定値を選択するカウントデータ選
択回路７と、データ選択回路７よりのデータとＡＮＤゲ
ート１３よりの位相調整データとを加算することにより
調整を行う加算器８と、加算器８よりのデータを受けて
累積加算していくことにより基準信号データを生成する
加算器９と、加算器９よりのデータを累積加算するため
に保持するデータラッチ回路１０と、データラッチ回路
を制御するクロック信号ＣＬＫを入力するクロック信号
入力端子３と、加算器９の出力を基準信号データとして
出力する基準信号データ出力端子１１とにより構成され
る。
号用エンコーダ／デコーダののこぎり波信号データ生成
回路は、基準信号の位相を調整するデータを入力する位
相調整データ入力端子１と、録画／再生モード信号を入
力する録画／再生モード入力端子１２と、録画モード時
に位相調整データ入力端子１よりのデータをマスクする
論理（ＡＮＤ）ゲート１３と、通常時の基準カウントデ
ータを設定するカウントデータ設定回路５Ｂと、位相調
整時の基準カウントデータを設定するカウントデータ設
定回路６Ｂと、生成する基準信号が基準として使用され
ない位相で位相調整をするための選択信号を生成する選
択信号生成回路４と、選択信号を生成する位相を検出す
るために水平同期信号を入力する水平同期信号入力端子
２と、その選択信号により通常時のカウント設定値と位
相調整時のカウント設定値を選択するカウントデータ選
択回路７と、データ選択回路７よりのデータとＡＮＤゲ
ート１３よりの位相調整データとを加算することにより
調整を行う加算器８と、加算器８よりのデータを受けて
累積加算していくことにより基準信号データを生成する
加算器９と、加算器９よりのデータを累積加算するため
に保持するデータラッチ回路１０と、データラッチ回路
を制御するクロック信号ＣＬＫを入力するクロック信号
入力端子３と、加算器９の出力を基準信号データとして
出力する基準信号データ出力端子１１とにより構成され
る。
【００２６】まず、録画モードの場合の動作について説
明する。録画モードはエンコード処理のための低域搬送
波信号を生成するので、位相を位相調整データにより調
整する必要はなく、また調整のための基準となる信号も
ないため、周波数の精度と位相の連続性が得られればよ
い。通常時、カウントデータ選択回路７は、選択信号生
成回路４よりの選択信号が“０”となって、通常時のカ
ウントデータを選択する。通常時は、カウントデータ設
定回路５Ｂが出力する値（１１５２３(10)）がカウント
データになる。また、録画モードの時は録画／再生モー
ド入力端子１２に入力されるモード信号が“０”であ
り、ＡＮＤゲート１３はその時すべてのビットが“０”
の１４ビットデータを出力する論理であるとする。よっ
て、加算器８の出力は、ＡＮＤゲート１３で位相調整デ
ータ入力端子１の入力が入力されなくなるので、カウン
トデータ選択回路７の出力そのものとなる。
明する。録画モードはエンコード処理のための低域搬送
波信号を生成するので、位相を位相調整データにより調
整する必要はなく、また調整のための基準となる信号も
ないため、周波数の精度と位相の連続性が得られればよ
い。通常時、カウントデータ選択回路７は、選択信号生
成回路４よりの選択信号が“０”となって、通常時のカ
ウントデータを選択する。通常時は、カウントデータ設
定回路５Ｂが出力する値（１１５２３(10)）がカウント
データになる。また、録画モードの時は録画／再生モー
ド入力端子１２に入力されるモード信号が“０”であ
り、ＡＮＤゲート１３はその時すべてのビットが“０”
の１４ビットデータを出力する論理であるとする。よっ
て、加算器８の出力は、ＡＮＤゲート１３で位相調整デ
ータ入力端子１の入力が入力されなくなるので、カウン
トデータ選択回路７の出力そのものとなる。
【００２７】この加算器８の出力は、加算器９に入力さ
れ、データラッチ回路１０に累積加算されていく。この
時、クロックは１４．３１８１８ＭＨｚであるので、デ
ータラッチ回路１０には、このクロックの周期刻みで累
積加算されていく。加算器９は１８ビット幅で、オーバ
ーフローがおきてもそのまま上位ビットをすてて基準信
号データ出力端子１１に出力する。よって、加算器９は
第１の実施の形態におけると同様なのこぎり波状の、あ
る周期をもったデータを出力する。
れ、データラッチ回路１０に累積加算されていく。この
時、クロックは１４．３１８１８ＭＨｚであるので、デ
ータラッチ回路１０には、このクロックの周期刻みで累
積加算されていく。加算器９は１８ビット幅で、オーバ
ーフローがおきてもそのまま上位ビットをすてて基準信
号データ出力端子１１に出力する。よって、加算器９は
第１の実施の形態におけると同様なのこぎり波状の、あ
る周期をもったデータを出力する。
【００２８】以下、このデータの周期を計算する。１８
ビットのデータの幅は１０進数にすると、 ２18＝２６２１４４(10) である。従って、のこぎり波の周期が何クロック分であ
るかを計算すると、１クロック毎に１１５２３ずつカウ
ントアップしていくのであるから、 ２６２１４４÷１１５２３（１／クロック）≒２２．７
４９６３１１７（クロック） である。
ビットのデータの幅は１０進数にすると、 ２18＝２６２１４４(10) である。従って、のこぎり波の周期が何クロック分であ
るかを計算すると、１クロック毎に１１５２３ずつカウ
ントアップしていくのであるから、 ２６２１４４÷１１５２３（１／クロック）≒２２．７
４９６３１１７（クロック） である。
【００２９】この回路のクロックは１４．３１８１８Ｍ
Ｈｚであり１クロック分の周期は約６９．８４１２７８
７１ｎｓｅｃであるから、のこぎり波の周波数は、 １／（６９．８４１２７８７１ｎｓｅｃ×２２．７４９６３１１７） ≒１／１．５８８８６３３３１μｓｅｃ ≒６２９．３８０７５３２ＫＨｚ である。以上により、ＶＨＳ方式の低域搬送波の基準と
なる基準信号データを生成する。
Ｈｚであり１クロック分の周期は約６９．８４１２７８
７１ｎｓｅｃであるから、のこぎり波の周波数は、 １／（６９．８４１２７８７１ｎｓｅｃ×２２．７４９６３１１７） ≒１／１．５８８８６３３３１μｓｅｃ ≒６２９．３８０７５３２ＫＨｚ である。以上により、ＶＨＳ方式の低域搬送波の基準と
なる基準信号データを生成する。
【００３０】この場合、周波数の規格は６２９．３７０
６４ＫＨｚであるから、通常動作時は、わずか（約１０
Ｈｚ、周期では約０．０２６ｎｓｅｃ）であるが規格値
からずれがあることがわかる。このずれを解消するた
め、選択信号生成回路４により指定される１クロック期
間だけカウントデータを変更して位相調整を行う。クロ
ック周波数は１４．３１８１８ＭＨｚであり、１水平同
期期間は９１０クロックである。本回路では１クロック
毎に１１５２３ずつカウントするので、 ９１０（クロック／水平期間）×１１５２３＝１０４８５９３０ （４） だけ１水平期間のあいだに加算されることになる。とこ
ろが、発生したい理想の副搬送波の場合、１水平期間は
副搬送波の周期では４０周期で、１周期は１８ビットカ
ウンタのフルビットに一致するから、 ４０×２６２１４４＝１０４８５７６０ （５） が理想のカウント値である。よって、式（４）、（５）
より、 １０４８５９３０−１０４８５７６０＝１７０ （６） であり、実際には１７０カウントだけ余分にカウントし
ていることになる。
６４ＫＨｚであるから、通常動作時は、わずか（約１０
Ｈｚ、周期では約０．０２６ｎｓｅｃ）であるが規格値
からずれがあることがわかる。このずれを解消するた
め、選択信号生成回路４により指定される１クロック期
間だけカウントデータを変更して位相調整を行う。クロ
ック周波数は１４．３１８１８ＭＨｚであり、１水平同
期期間は９１０クロックである。本回路では１クロック
毎に１１５２３ずつカウントするので、 ９１０（クロック／水平期間）×１１５２３＝１０４８５９３０ （４） だけ１水平期間のあいだに加算されることになる。とこ
ろが、発生したい理想の副搬送波の場合、１水平期間は
副搬送波の周期では４０周期で、１周期は１８ビットカ
ウンタのフルビットに一致するから、 ４０×２６２１４４＝１０４８５７６０ （５） が理想のカウント値である。よって、式（４）、（５）
より、 １０４８５９３０−１０４８５７６０＝１７０ （６） であり、実際には１７０カウントだけ余分にカウントし
ていることになる。
【００３１】そこで、１クロック期間だけカウントを少
なくすると、 １１５２３−１７０＝１１３５３ となり、上記の選択信号生成回路４の選択信号が“１”
を発生している１クロックの期間だけ位相調整時とし、
カウントデータ選択回路７の出力はカウントデータ設定
回路６Ｂより出力データ１１３５３(10)が発生される。
選択信号は、基準信号が使用されないブランキング期間
に動作させる。この時の選択信号生成回路４の動作は、
第１の実施の形態（図１）の選択信号生成回路４の動作
と全く同様になる。上記の様な操作により、基準信号は
位相の連続性を保ちながら、ある精度以内の周波数に調
整することができる。この時、従来の技術を用いると位
相の連続性は保たれず、時間の経過とともに位相のずれ
が大きくなるばかりであるので、エンコードの基準信号
の生成には応用できない。
なくすると、 １１５２３−１７０＝１１３５３ となり、上記の選択信号生成回路４の選択信号が“１”
を発生している１クロックの期間だけ位相調整時とし、
カウントデータ選択回路７の出力はカウントデータ設定
回路６Ｂより出力データ１１３５３(10)が発生される。
選択信号は、基準信号が使用されないブランキング期間
に動作させる。この時の選択信号生成回路４の動作は、
第１の実施の形態（図１）の選択信号生成回路４の動作
と全く同様になる。上記の様な操作により、基準信号は
位相の連続性を保ちながら、ある精度以内の周波数に調
整することができる。この時、従来の技術を用いると位
相の連続性は保たれず、時間の経過とともに位相のずれ
が大きくなるばかりであるので、エンコードの基準信号
の生成には応用できない。
【００３２】一方、再生モードではデコード動作で基準
信号となる低域搬送波信号を生成する。通常時、カウン
トデータ選択回路７は、選択信号生成回路４よりの選択
信号が“０”となり、通常時のカウントデータを選択す
る。通常時は、カウントデータ設定回路５Ｂが出力する
値（１１５２３(10)）カウントデータになる。また、再
生モードの時は録画／再生モード入力端子１２に入力さ
れるモード信号が“１”であり、ＡＮＤゲート１３はそ
の時、位相調整データ入力端子１の１４ビットデータを
そのまま出力する。よって、加算器８の出力は、ＡＮＤ
ゲート１３の出力が位相調整データ入力端子１の入力と
なるので、カウントデータ選択回路７の出力に位相調整
データ入力端子１の入力データが加算された値となる。
この加算器８の出力は、加算器９に入力され、データラ
ッチ回路１０に累積加算されていく。この時、クロック
は１４．３１８１８ＭＨｚであるので、データラッチ回
路１０には、このクロックの周期刻みで累積加算されて
いく。加算器９は１８ビット幅で、オーバーフローがお
きてもそのまま上位ビットをすてて１８ビット幅で出力
する。よって、加算器９は第１の実施の形態におけると
同様なのこぎり波状の、ある周期をもったデータを出力
する。
信号となる低域搬送波信号を生成する。通常時、カウン
トデータ選択回路７は、選択信号生成回路４よりの選択
信号が“０”となり、通常時のカウントデータを選択す
る。通常時は、カウントデータ設定回路５Ｂが出力する
値（１１５２３(10)）カウントデータになる。また、再
生モードの時は録画／再生モード入力端子１２に入力さ
れるモード信号が“１”であり、ＡＮＤゲート１３はそ
の時、位相調整データ入力端子１の１４ビットデータを
そのまま出力する。よって、加算器８の出力は、ＡＮＤ
ゲート１３の出力が位相調整データ入力端子１の入力と
なるので、カウントデータ選択回路７の出力に位相調整
データ入力端子１の入力データが加算された値となる。
この加算器８の出力は、加算器９に入力され、データラ
ッチ回路１０に累積加算されていく。この時、クロック
は１４．３１８１８ＭＨｚであるので、データラッチ回
路１０には、このクロックの周期刻みで累積加算されて
いく。加算器９は１８ビット幅で、オーバーフローがお
きてもそのまま上位ビットをすてて１８ビット幅で出力
する。よって、加算器９は第１の実施の形態におけると
同様なのこぎり波状の、ある周期をもったデータを出力
する。
【００３３】再生時（デコード時）に発生する基準信号
は低域搬送波信号（規格６２９．３７０６４ＫＨｚ）で
あるので、通常時、位相調整時の計算は録画時と全く同
様であり、違いは位相調整データ入力端子１よりの位相
調整データが加算器８にて加算され、位相調整がおこな
われる点である。
は低域搬送波信号（規格６２９．３７０６４ＫＨｚ）で
あるので、通常時、位相調整時の計算は録画時と全く同
様であり、違いは位相調整データ入力端子１よりの位相
調整データが加算器８にて加算され、位相調整がおこな
われる点である。
【００３４】以上より、本第２の実施の形態では、従
来、ずれが累積加算されるためエンコード時には新たに
別に補正回路が必要であったエンコーダ／デコーダ回路
の共用化の際に、特に新たに補正回路を追加せずに共用
化が実現できる。
来、ずれが累積加算されるためエンコード時には新たに
別に補正回路が必要であったエンコーダ／デコーダ回路
の共用化の際に、特に新たに補正回路を追加せずに共用
化が実現できる。
【００３５】次に、本発明の第３の実施の形態について
図面を参照して説明する。図６は、本発明を第２の実施
の形態であるＮＴＳＣ方式の映像色信号のデコーダ（録
画／再生モード切替え可能）の基準信号生成回路に適用
したデータ生成回路のブロック図である。なお、この回
路のクロックは１３．５ＭＨｚであるとする。
図面を参照して説明する。図６は、本発明を第２の実施
の形態であるＮＴＳＣ方式の映像色信号のデコーダ（録
画／再生モード切替え可能）の基準信号生成回路に適用
したデータ生成回路のブロック図である。なお、この回
路のクロックは１３．５ＭＨｚであるとする。
【００３６】本実施の形態によるＮＴＳＣ方式映像色信
号のデコーダ用のデータ生成回路は、基準信号の位相を
調整するデータを入力する位相調整データ入力端子１
と、録画／再生モード信号を入力する録画／再生モード
入力端子１２と、通常時に再生モードの基準カウントデ
ータを設定するカウントデータ設定回路５１と、通常時
に録画モードのカウントデータを設定するカウントデー
タ設定回路５２と、通常時にカウントデータを録画／再
生モードにより選択するカウントデータ選択回路５０
と、位相調整時に再生モードの基準カウントデータを設
定するカウントデータ設定回路６１と、位相調整時に録
画モードのカウントデータを設定するカウントデータ設
定回路６２と、位相調整時にカウントデータを録画／再
生モードにより選択するカウントデータ選択回路６０
と、生成する基準信号が基準として使用されない位相で
位相調整をするための選択信号を生成する選択信号生成
回路４と、選択信号を生成する位相を検出するために水
平同期信号を入力する水平同期信号入力端子２と、その
選択信号により通常時のカウント設定値と位相調整時の
カウント設定値を選択するカウントデータ選択回路７
と、カウントデータ選択回路７よりのデータと位相調整
データ入力端子１よりの位相調整データを加算すること
により位相調整を行う加算器８と、加算器８よりのデー
タを受けて、累積加算していくことにより基準信号デー
タを生成する加算器９と、加算器９よりのデータを累積
加算するために保持するデータラッチ回路１０と、デー
タラッチ回路１０を制御するクロック信号ＣＬＫを入力
するクロック信号入力端子３と、加算器９の出力を基準
信号データとして出力する基準信号データ出力端子１１
とにより構成される。
号のデコーダ用のデータ生成回路は、基準信号の位相を
調整するデータを入力する位相調整データ入力端子１
と、録画／再生モード信号を入力する録画／再生モード
入力端子１２と、通常時に再生モードの基準カウントデ
ータを設定するカウントデータ設定回路５１と、通常時
に録画モードのカウントデータを設定するカウントデー
タ設定回路５２と、通常時にカウントデータを録画／再
生モードにより選択するカウントデータ選択回路５０
と、位相調整時に再生モードの基準カウントデータを設
定するカウントデータ設定回路６１と、位相調整時に録
画モードのカウントデータを設定するカウントデータ設
定回路６２と、位相調整時にカウントデータを録画／再
生モードにより選択するカウントデータ選択回路６０
と、生成する基準信号が基準として使用されない位相で
位相調整をするための選択信号を生成する選択信号生成
回路４と、選択信号を生成する位相を検出するために水
平同期信号を入力する水平同期信号入力端子２と、その
選択信号により通常時のカウント設定値と位相調整時の
カウント設定値を選択するカウントデータ選択回路７
と、カウントデータ選択回路７よりのデータと位相調整
データ入力端子１よりの位相調整データを加算すること
により位相調整を行う加算器８と、加算器８よりのデー
タを受けて、累積加算していくことにより基準信号デー
タを生成する加算器９と、加算器９よりのデータを累積
加算するために保持するデータラッチ回路１０と、デー
タラッチ回路１０を制御するクロック信号ＣＬＫを入力
するクロック信号入力端子３と、加算器９の出力を基準
信号データとして出力する基準信号データ出力端子１１
とにより構成される。
【００３７】まず、録画モードの場合の動作について説
明する。通常時、カウントデータ選択回路７は、選択信
号生成回路４よりのカウントデータ選択信号が“０”と
なり、通常時のカウントデータを選択する。録画モード
であるので、選択回路５０によりカウントデータ設定回
路５２が出力する値（６９５０８(10)）がカウントデー
タになる。また、加算器８の出力は、位相調整データ入
力端子１の入力と、カウントデータ選択回路７の出力と
を加算したものとなる。この加算器８の出力は加算器９
に入力され、データラッチ回路１０に累積加算されてい
く。加算器９は１８ビット幅で、オーバーフローがおき
てもそのまま上位ビットをすてて、基準信号データ出力
端子１１に出力される。よって、加算器９は第１の実施
の形態における図２ののこぎり波２２と同様な、ある周
期をもったデータを出力する。
明する。通常時、カウントデータ選択回路７は、選択信
号生成回路４よりのカウントデータ選択信号が“０”と
なり、通常時のカウントデータを選択する。録画モード
であるので、選択回路５０によりカウントデータ設定回
路５２が出力する値（６９５０８(10)）がカウントデー
タになる。また、加算器８の出力は、位相調整データ入
力端子１の入力と、カウントデータ選択回路７の出力と
を加算したものとなる。この加算器８の出力は加算器９
に入力され、データラッチ回路１０に累積加算されてい
く。加算器９は１８ビット幅で、オーバーフローがおき
てもそのまま上位ビットをすてて、基準信号データ出力
端子１１に出力される。よって、加算器９は第１の実施
の形態における図２ののこぎり波２２と同様な、ある周
期をもったデータを出力する。
【００３８】以下、このデータの周期を計算する。１８
ビットのデータの幅は１０進数にすると、 ２18＝２６２１４４(10)） である。従って、のこぎり波の周期が何クロック分であ
るかを計算すると、１クロック毎に６９５０８ずつカウ
ントアップしていくのであるから、 ２６２１４４÷６９５０８（１／クロック）≒３．７７
１４２１９９５（クロック） となる。
ビットのデータの幅は１０進数にすると、 ２18＝２６２１４４(10)） である。従って、のこぎり波の周期が何クロック分であ
るかを計算すると、１クロック毎に６９５０８ずつカウ
ントアップしていくのであるから、 ２６２１４４÷６９５０８（１／クロック）≒３．７７
１４２１９９５（クロック） となる。
【００３９】この回路のクロックは１３．５ＭＨｚで１
クロック分の周期は約７４．０７４０７４ｎｓｅｃであ
るから、のこぎり波の周期を計算すると、 ７４．０７４０７４ｎｓｅｃ×３．７７１４ ≒２７９．３６４５９２２ｎｓｅｃ となる。また、のこぎり波の周波数を計算すると、 １／２７９．３６４５９２２ｎｓｅｃ ≒３．５７９５５１６９７ＭＨｚ である。以上により、ＮＴＳＣの副搬送波の基準となる
基準信号データを生成する。この場合の周波数の規格は
３．５７９５４５ＭＨｚであるので、理想ののこぎり波
の周期は、 １／３．５７９５４５ＭＨｚ ≒２７９．３６５１１４８ｎｓｅｃ である。よって、通常動作時は、わずか（約６Ｈｚ、周
期では約０．０００５ｎｓｅｃ）ではあるが規格値から
のずれがあることがわかる。
クロック分の周期は約７４．０７４０７４ｎｓｅｃであ
るから、のこぎり波の周期を計算すると、 ７４．０７４０７４ｎｓｅｃ×３．７７１４ ≒２７９．３６４５９２２ｎｓｅｃ となる。また、のこぎり波の周波数を計算すると、 １／２７９．３６４５９２２ｎｓｅｃ ≒３．５７９５５１６９７ＭＨｚ である。以上により、ＮＴＳＣの副搬送波の基準となる
基準信号データを生成する。この場合の周波数の規格は
３．５７９５４５ＭＨｚであるので、理想ののこぎり波
の周期は、 １／３．５７９５４５ＭＨｚ ≒２７９．３６５１１４８ｎｓｅｃ である。よって、通常動作時は、わずか（約６Ｈｚ、周
期では約０．０００５ｎｓｅｃ）ではあるが規格値から
のずれがあることがわかる。
【００４０】このずれを解消するため、選択信号生成回
路４により指定される１クロック期間だけカウントデー
タを変更して位相調整を行う。クロック周波数は１３．
５ＭＨｚであり、１水平期間は８５８クロックである。
本回路では１クロック毎に６９５０８ずつカウントする
ので、 ８５８（クロック／水平期間）×６９５０８＝５９６３７８６４ （７） だけ１水平期間のあいだに加算されることになる。とこ
ろが、発生したい理想の副搬送波の場合、１水平期間は
副搬送波の周期では２２７．５周期であり、１周期は１
８ビットカウンタのフルビットと同等であるから、 ２２７．５×２６２１４４＝５９６３７７６０ （８） が理想のカウント値である。よって、式（６）、（７）
より ５９６３７８６４−５９６３７７６０＝１０４ （９） であり、実際には１０４カウントだけ余分にカウントし
ていることになる。図２でしめされるのこぎり波２２と
のこぎり波２１の２２７．５周期目でのカウントの差分
２６が、前述の（８）の１０４カウントにあたる。
路４により指定される１クロック期間だけカウントデー
タを変更して位相調整を行う。クロック周波数は１３．
５ＭＨｚであり、１水平期間は８５８クロックである。
本回路では１クロック毎に６９５０８ずつカウントする
ので、 ８５８（クロック／水平期間）×６９５０８＝５９６３７８６４ （７） だけ１水平期間のあいだに加算されることになる。とこ
ろが、発生したい理想の副搬送波の場合、１水平期間は
副搬送波の周期では２２７．５周期であり、１周期は１
８ビットカウンタのフルビットと同等であるから、 ２２７．５×２６２１４４＝５９６３７７６０ （８） が理想のカウント値である。よって、式（６）、（７）
より ５９６３７８６４−５９６３７７６０＝１０４ （９） であり、実際には１０４カウントだけ余分にカウントし
ていることになる。図２でしめされるのこぎり波２２と
のこぎり波２１の２２７．５周期目でのカウントの差分
２６が、前述の（８）の１０４カウントにあたる。
【００４１】そこで、１クロック期間だけカウントを１
０４カウントだけ少なくすると、 ６９５０８−１０４＝６９４０４ となり、上記の選択信号生成回路１２２の選択信号が
“１”を発生している１クロックの期間だけ位相調整時
となり、カウントデータ選択回路７Ｂの出力はカウント
データ設定回路６１よりの出力データの６９４０４(10)
が発生される。選択信号は、第１の実施の形態における
と同様に基準信号が使用されないブランキング期間に動
作させる。
０４カウントだけ少なくすると、 ６９５０８−１０４＝６９４０４ となり、上記の選択信号生成回路１２２の選択信号が
“１”を発生している１クロックの期間だけ位相調整時
となり、カウントデータ選択回路７Ｂの出力はカウント
データ設定回路６１よりの出力データの６９４０４(10)
が発生される。選択信号は、第１の実施の形態における
と同様に基準信号が使用されないブランキング期間に動
作させる。
【００４２】次に、再生モードの場合の動作について説
明する。通常時、選択回路７は、選択信号生成回路４よ
りの選択信号が“０”となり、通常時のカウントデータ
を選択する。再生モードであるので、カウントデータ選
択回路５０によりカウントデータ設定回路５１が出力す
る値（１２２２１(10)）がカウントデータになる。ま
た、加算器８の出力は、位相調整データ入力端子１の入
力と、カウントデータ選択回路７の出力とを加算したも
のとなる。この加算器７の出力は、加算器９に入力さ
れ、データラッチ回路１０に累積加算されていく。加算
器９は１８ビット幅で、オーバーフローがおきてもその
まま上位ビットをすてて１８ビット幅で出力される。よ
って、加算器９は録画モードと同様なのこぎり波の様
な、ある周期をもったデータを出力する。
明する。通常時、選択回路７は、選択信号生成回路４よ
りの選択信号が“０”となり、通常時のカウントデータ
を選択する。再生モードであるので、カウントデータ選
択回路５０によりカウントデータ設定回路５１が出力す
る値（１２２２１(10)）がカウントデータになる。ま
た、加算器８の出力は、位相調整データ入力端子１の入
力と、カウントデータ選択回路７の出力とを加算したも
のとなる。この加算器７の出力は、加算器９に入力さ
れ、データラッチ回路１０に累積加算されていく。加算
器９は１８ビット幅で、オーバーフローがおきてもその
まま上位ビットをすてて１８ビット幅で出力される。よ
って、加算器９は録画モードと同様なのこぎり波の様
な、ある周期をもったデータを出力する。
【００４３】以下このデータの周期を計算する。１８ビ
ットのデータの幅は１０進数にすると、 ２18＝２６２１４４(10) である。従って、のこぎり波の周期が何クロック分であ
るかを計算すると、１クロック毎に１２２２１ずつカウ
ントアップしていくのであるから、 ２６２１４４÷１２２２１（１／クロック） ≒２１．４５０２９（クロック） である。この回路のクロックは１３．５ＭＨｚであり１
クロック分の周期は約７４．０７４０７４ｎｓｅｃであ
るから、のこぎり波の周波数を計算すると、 １／（７４．０７４０７４ｎｓｅｃ×２１．４５０２
９） ≒１／１．５８８９１０４０６μｓｅｃ ≒６２９．３６２１０６４ＫＨｚ である。以上により、ＶＨＳ方式の低域搬送波の基準と
なる基準信号データを生成する。この場合の周波数の規
格は６２９．３７０６４ＫＨｚであるから、通常動作時
は、わずか（約８Ｈｚ、周期では約０．０２ｎｓｅｃ）
であるが規格値からのずれがあることがわかる。
ットのデータの幅は１０進数にすると、 ２18＝２６２１４４(10) である。従って、のこぎり波の周期が何クロック分であ
るかを計算すると、１クロック毎に１２２２１ずつカウ
ントアップしていくのであるから、 ２６２１４４÷１２２２１（１／クロック） ≒２１．４５０２９（クロック） である。この回路のクロックは１３．５ＭＨｚであり１
クロック分の周期は約７４．０７４０７４ｎｓｅｃであ
るから、のこぎり波の周波数を計算すると、 １／（７４．０７４０７４ｎｓｅｃ×２１．４５０２
９） ≒１／１．５８８９１０４０６μｓｅｃ ≒６２９．３６２１０６４ＫＨｚ である。以上により、ＶＨＳ方式の低域搬送波の基準と
なる基準信号データを生成する。この場合の周波数の規
格は６２９．３７０６４ＫＨｚであるから、通常動作時
は、わずか（約８Ｈｚ、周期では約０．０２ｎｓｅｃ）
であるが規格値からのずれがあることがわかる。
【００４４】このずれを解消するため、選択信号生成回
路２により指定される１クロック期間だけカウントデー
タを変更して位相調整を行う。クロック周波数は１３．
５ＭＨｚであり、１水平同期周期は８５８クロック分で
あり、本回路では１２２２１ずつカウントするので、 ８５８（クロック／水平期間）×１２２２１＝１０４８５６１８（１０） だけ１水平期間のあいだに加算されることになる。とこ
ろが、発生したい理想の低域搬送波の場合、１水平期間
は低域搬送波の周期では４０周期で、１周期は１８ビッ
トカウンタのフルビットに一致するから、 ４０×２６２１４４＝１０４８５７６０ （１１） が理想のカウント値である。よって、式（１０）、（１
１）より、 １０４８５６１８−１０４８５７６０＝−１４２ （１２） であり、実際には１４２カウントだけカウントが足りな
いことになる。
路２により指定される１クロック期間だけカウントデー
タを変更して位相調整を行う。クロック周波数は１３．
５ＭＨｚであり、１水平同期周期は８５８クロック分で
あり、本回路では１２２２１ずつカウントするので、 ８５８（クロック／水平期間）×１２２２１＝１０４８５６１８（１０） だけ１水平期間のあいだに加算されることになる。とこ
ろが、発生したい理想の低域搬送波の場合、１水平期間
は低域搬送波の周期では４０周期で、１周期は１８ビッ
トカウンタのフルビットに一致するから、 ４０×２６２１４４＝１０４８５７６０ （１１） が理想のカウント値である。よって、式（１０）、（１
１）より、 １０４８５６１８−１０４８５７６０＝−１４２ （１２） であり、実際には１４２カウントだけカウントが足りな
いことになる。
【００４５】そこで、１クロック期間だけカウント多く
すると、 １２２２１＋１４２＝１２３６３ となり、前記の選択信号生成回路４の選択信号が“１”
を発生している１クロックの期間だけ位相調整時とな
り、カウントデータ選択回路７からはカウントデータ選
択回路６１よりの出力データ１２３６３(10)が出力され
る。選択信号は、録画モードと同様に、基準信号が使用
されないブランキング期間に動作させる。この時の選択
信号生成回路４の動作は、第１の実施の形態（図１）に
おける選択信号生成回路４の動作と全く同様になる。
すると、 １２２２１＋１４２＝１２３６３ となり、前記の選択信号生成回路４の選択信号が“１”
を発生している１クロックの期間だけ位相調整時とな
り、カウントデータ選択回路７からはカウントデータ選
択回路６１よりの出力データ１２３６３(10)が出力され
る。選択信号は、録画モードと同様に、基準信号が使用
されないブランキング期間に動作させる。この時の選択
信号生成回路４の動作は、第１の実施の形態（図１）に
おける選択信号生成回路４の動作と全く同様になる。
【００４６】上記の様な操作により、録画モードと同様
に基準信号は位相の連続性を保ちながら、ある精度以内
の周波数に調整することができる。
に基準信号は位相の連続性を保ちながら、ある精度以内
の周波数に調整することができる。
【００４７】本発明によれば、従来２１ビットを用いて
た加算器とデータラッチ回路が、１８ビットのビット幅
で十分である。また、本発明により新しく必要となる論
理回路は、一定値を出力するのみであるので、ハードウ
ェアとしてほとんど素子を使用せずに済み、さらに、本
発明により新しく必要となる選択回路も、わずかの素子
追加で実現できる。
た加算器とデータラッチ回路が、１８ビットのビット幅
で十分である。また、本発明により新しく必要となる論
理回路は、一定値を出力するのみであるので、ハードウ
ェアとしてほとんど素子を使用せずに済み、さらに、本
発明により新しく必要となる選択回路も、わずかの素子
追加で実現できる。
【００４８】具体的に素子数の一例をあげると、加算器
が１ビット７ゲート（ＮＡＮＤ１個を１ゲート換算とし
た場合、例えば日本電気（株）製のＧ／ＡファミリＣＭ
ＯＳ−４シリーズでは１ビットフル・アダーは７ゲー
ト）である時、１８ビット加算器が２１ビット加算器に
なると７×３＝２１ゲートの追加となる。また、選択回
路は１ビット１ゲートで可能である。第１の実施の形態
の場合では１７ビットであるので、追加すべき回路は１
７ゲートで済む。このことから、本発明を用いた場合、
ほとんど同じ様な規模の回路にて、従来よりもより精度
の高い調整が可能となる。実際には、基準信号データ自
体のビット数も減っているため、それを用いる演算回路
等も節約できるので、更に周辺回路規模も節約できる。
が１ビット７ゲート（ＮＡＮＤ１個を１ゲート換算とし
た場合、例えば日本電気（株）製のＧ／ＡファミリＣＭ
ＯＳ−４シリーズでは１ビットフル・アダーは７ゲー
ト）である時、１８ビット加算器が２１ビット加算器に
なると７×３＝２１ゲートの追加となる。また、選択回
路は１ビット１ゲートで可能である。第１の実施の形態
の場合では１７ビットであるので、追加すべき回路は１
７ゲートで済む。このことから、本発明を用いた場合、
ほとんど同じ様な規模の回路にて、従来よりもより精度
の高い調整が可能となる。実際には、基準信号データ自
体のビット数も減っているため、それを用いる演算回路
等も節約できるので、更に周辺回路規模も節約できる。
【００４９】また、バースト信号のように位相をあわせ
る基準がないエンコーダ回路等の回路では、従来は前述
の様なずれが累積されるため、特定の割り切れるクロッ
クで実現するか、何らかの補正をしなければならなかっ
た。そのためエンコーダ回路特定の割り切れるクロック
以外のクロックを用いた場合は、デコーダ回路とエンコ
ーダ回路の共用化をした場合、新たに、エンコーダ回路
の為の補正回路を追加する必要があった。
る基準がないエンコーダ回路等の回路では、従来は前述
の様なずれが累積されるため、特定の割り切れるクロッ
クで実現するか、何らかの補正をしなければならなかっ
た。そのためエンコーダ回路特定の割り切れるクロック
以外のクロックを用いた場合は、デコーダ回路とエンコ
ーダ回路の共用化をした場合、新たに、エンコーダ回路
の為の補正回路を追加する必要があった。
【００５０】ところが、本発明を用いると、十分実用に
耐えうる精度の基準信号が生成できるため、第２の実施
の形態の様に、エンコーダ回路とデコーダ回路の共用化
等の実現に際して、前述の様な補正回路の追加をせずに
実現が可能である。
耐えうる精度の基準信号が生成できるため、第２の実施
の形態の様に、エンコーダ回路とデコーダ回路の共用化
等の実現に際して、前述の様な補正回路の追加をせずに
実現が可能である。
【００５１】
【発明の効果】本発明を用いた場合、前ラインの位相を
決定するデータを保持したたま、毎ライン位相調整する
ための差分データを加算していくため、毎ライン位相調
整をしながら、かつ、前ラインからの位相の連続性も保
つことが可能である。このため、従来、色相のずれが二
百ラインに１度以下の程度の精度が必要であり、その
為、のこぎり波を生成する加算器およびデータラッチ回
路のビット数がある程度必要であった回路が、本発明を
用いた場合、色相のずれが１ラインに１度以下の精度で
も十分に実用に耐えられるため、より少ないビット数の
加算器、データラッチ回路を用いて、回路を構成するこ
とが可能である。
決定するデータを保持したたま、毎ライン位相調整する
ための差分データを加算していくため、毎ライン位相調
整をしながら、かつ、前ラインからの位相の連続性も保
つことが可能である。このため、従来、色相のずれが二
百ラインに１度以下の程度の精度が必要であり、その
為、のこぎり波を生成する加算器およびデータラッチ回
路のビット数がある程度必要であった回路が、本発明を
用いた場合、色相のずれが１ラインに１度以下の精度で
も十分に実用に耐えられるため、より少ないビット数の
加算器、データラッチ回路を用いて、回路を構成するこ
とが可能である。
【００５２】また、加算器のビット数が減った場合、の
こぎり波自体のビット数も減るため、この回路で発生し
た基準信号であるのこぎり波を用いる、周辺回路も素子
が節約できる。
こぎり波自体のビット数も減るため、この回路で発生し
た基準信号であるのこぎり波を用いる、周辺回路も素子
が節約できる。
【図１】本発明の第１の実施の形態のブロック図であ
る。
る。
【図２】第１の実施の形態における基準信号（のこぎり
波）の概略波形図である。
波）の概略波形図である。
【図３】第１の実施の形態における位相調整用の選択信
号の生成位相を説明するための図である。
号の生成位相を説明するための図である。
【図４】第１の実施の形態における選択信号生成回路の
ブロック図である。
ブロック図である。
【図５】本発明の第２の実施の形態のブロック図であ
る。
る。
【図６】本発明の第３の実施の形態のブロック図であ
る。
る。
【図７】従来の技術によるのこぎり波信号データ生成回
路の一例のブロック図である。
路の一例のブロック図である。
【図８】従来の技術によるのこぎり波信号データ生成回
路により生成される基準信号（のこぎり波）の概略波形
図である。
路により生成される基準信号（のこぎり波）の概略波形
図である。
１ 位相調整データ入力端子 ２ 水平同期信号入力端子 ３ クロック信号入力端子 ４ 選択信号生成回路 ５Ａ，５Ｂ，６Ａ，６Ｂ カウントデータ設定回路 ７ カウントデータ選択回路 ８，９ 加算器 １０ データラッチ回路 １１ 出力端子 １２ 録画／再生モード信号入力端子 １３ ＡＮＤゲート ２１，２２，２７ のこぎり波 ２３，２４ 周期 ２５ 水平期間 ２６ カウント差分 ３１ テレビ画像 ３２ 走査線 ３３ 色信号 ３４ バースト信号期間 ３５ 画面表示期間 ３６，３７ バースト期間 ４１，４２ データラッチ ４３ ＡＮＤゲート ４４ データ入力端子 ４５ クロック信号入力端子 ４６ 選択信号入力端子 ５０，６０ カウントデータ選択回路 ５１，５２，６１，６２ カウントデータ設定回路
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 9/45 Ｈ０４Ｎ 5/782 Ｚ
Claims (5)
- 【請求項１】 任意のビット幅のデータを保持するデー
タラッチ回路と、外部から与えられる位相調整データと
内部で発生する一定のカウントデータとを加算する第１
の加算器と、前記第１の加算器の出力データと前記デー
タラッチ回路の出力データとを加算しその加算結果を前
記任意のビット幅のデータとして前記データラッチ回路
へ出力する第２の加算器とを含み、前記データラッチ回
路を制御するクロック信号のクロック毎に前記カウント
データを累積して行くことにより、前記第２の加算器の
出力点からのこぎり波状の周期性を持つディジタルデー
タを出力する構成ののこぎり波信号データ生成回路にお
いて、 一定の値の第１のディジタルデータを発生する第１の論
理回路と、 一定の値の第２のディジタルデータを発生する第２の論
理回路と、 内部で発生する二値の選択信号に応じて、前記第１の論
理回路の出力と前記第２の論理回路の出力とを切り換
え、前記第１の加算器へのカウントデータとして出力す
る選択回路と、 外部から入力される二値制御信号と前記クロック信号と
を入力して、前記制御信号の状態遷移をトリガとする、
前記クロック信号の１クロック幅の単一パルス信号を生
成し、前記選択回路へ前記選択信号として与えることに
より、前記パルス信号のパルス幅の期間のカウントデー
タを、前記第１のディジタルデータから前記第２のディ
ジタルデータに切り換える選択信号生成回路とを設け
て、 出力ののこぎり波信号データの位相を、前記外部からの
制御信号の状態遷移に応じて、調整可能にしたことを特
徴とするのこぎり波データ生成回路。 - 【請求項２】 請求項１記載ののこぎり波信号データ生
成回路において、 前記選択信号生成回路が、前記二値制御信号を前記クロ
ック信号によって取り込む第１のデータラッチと、前記
第１のデータラッチの出力の真信号を前記クロック信号
によって取り込む第２のデータラッチと、前記第１のデ
ータラッチの出力の真信号と、前記第２のデータの出力
の補信号とを入力とする２入力ＡＮＤゲートとからな
り、前記ＡＮＤゲートの出力信号を前記選択信号とする
構成であることを特徴とするのこぎり波信号データ生成
回路。 - 【請求項３】 請求項１又は請求項２記載ののこぎり波
信号データ生成回路において、生成されたのこぎり波信
号データが映像色信号の搬送波データとして使用可能で
あるようにするために、 前記選択信号生成回路に外部から入力する制御信号とし
て、映像信号用の水平同期信号を入力して、水平走査の
各走査線毎にその走査線のブランキング期間中に前記の
こぎり波信号データの位相調整が行われるようにするこ
とにより、前の走査線からの位相の連続性が保たれるよ
うにしたことを特徴とするのこぎり波信号データ生成回
路。 - 【請求項４】 請求項３記載ののこぎり波信号データ生
成回路において、 前記第１の加算器に前記位相調整データを直接入力する
のに換えて、録画モード時に位相調整データをマスクす
るＡＮＤゲートを介して入力するようにしたことを特徴
とするのこぎり波信号データ生成回路。 - 【請求項５】 請求項３記載ののこぎり波信号データ生
成回路において、 前記第１の論理回路及び第２の論理回路のそれぞれを録
画用、再生用の２つの論理回路で構成すると共に、第１
及び第２の論理回路で、録画用論理回路と再生用論理回
路とを外部からの録・再モード切換え信号により連動し
て切り換え可能にして、切り換えた結果の第１の論理回
路の出力データ及び第２の論理回路の出力データのいず
れかを、前記選択回路で選択するように構成したことを
特徴とするのこぎり波信号データ生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7266921A JP2723856B2 (ja) | 1995-10-16 | 1995-10-16 | のこぎり波信号データ生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7266921A JP2723856B2 (ja) | 1995-10-16 | 1995-10-16 | のこぎり波信号データ生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116396A JPH09116396A (ja) | 1997-05-02 |
| JP2723856B2 true JP2723856B2 (ja) | 1998-03-09 |
Family
ID=17437532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7266921A Expired - Fee Related JP2723856B2 (ja) | 1995-10-16 | 1995-10-16 | のこぎり波信号データ生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2723856B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001346221A (ja) * | 2000-06-01 | 2001-12-14 | Rohm Co Ltd | ビデオエンコーダ |
-
1995
- 1995-10-16 JP JP7266921A patent/JP2723856B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09116396A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6674481B1 (en) | Display apparatus, marker signal making process, marker signal detector circuit, and control signal generator circuit | |
| US7683972B2 (en) | Video signal processing apparatus which generates plural clocks and performing video signal processing using the plural clocks | |
| JP2895369B2 (ja) | テレビジョン装置 | |
| JPH08317309A (ja) | 映像信号処理回路 | |
| US6219105B1 (en) | Video signal processing apparatus | |
| JP2723856B2 (ja) | のこぎり波信号データ生成回路 | |
| US5815214A (en) | Oscillatory signal generator arrangement | |
| JP3638762B2 (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
| JPS6018074A (ja) | フイ−ルド信号処理回路 | |
| JP3087584B2 (ja) | ディジタルカラーエンコーダ | |
| KR980013456A (ko) | 화상 데이타 처리 장치(Image Data Processing Apaaratus) | |
| JP3414795B2 (ja) | 垂直同期パルス発生回路 | |
| JPH08280042A (ja) | タイミング発生回路 | |
| JP3440491B2 (ja) | スーパーインポーズ装置 | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| JP2523010B2 (ja) | クランプパルス制御回路 | |
| JP3219604B2 (ja) | 標準信号判定装置 | |
| JPH10145682A (ja) | パルス信号発生装置 | |
| JPS63114491A (ja) | ビデオプリンタ用信号処理装置 | |
| JPH07226860A (ja) | Ｐｌｌ回路 | |
| JPH0720809A (ja) | ディジタルコンバーゼンス補正装置とそれを用いた画像表示装置 | |
| JPH11275384A (ja) | 同期信号処理装置及びそれを備えた画像表示装置 | |
| JP2001078133A (ja) | 映像信号処理装置 | |
| JPS6075871A (ja) | データ表示システム | |
| JPH0614340A (ja) | ビデオカメラ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971028 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |