JP2895369B2 - テレビジョン装置 - Google Patents
テレビジョン装置Info
- Publication number
- JP2895369B2 JP2895369B2 JP5301239A JP30123993A JP2895369B2 JP 2895369 B2 JP2895369 B2 JP 2895369B2 JP 5301239 A JP5301239 A JP 5301239A JP 30123993 A JP30123993 A JP 30123993A JP 2895369 B2 JP2895369 B2 JP 2895369B2
- Authority
- JP
- Japan
- Prior art keywords
- word
- signal
- period
- pulse
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000737 periodic effect Effects 0.000 claims description 34
- 230000001360 synchronised effect Effects 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 101100439975 Arabidopsis thaliana CLPF gene Proteins 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 241000406668 Loxodonta cyclotis Species 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- CLSVJBIHYWPGQY-UHFFFAOYSA-N [3-(2,5-dimethylphenyl)-8-methoxy-2-oxo-1-azaspiro[4.5]dec-3-en-4-yl] ethyl carbonate Chemical compound CCOC(=O)OC1=C(C=2C(=CC=C(C)C=2)C)C(=O)NC11CCC(OC)CC1 CLSVJBIHYWPGQY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 244000144972 livestock Species 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Multimedia (AREA)
- Signal Processing (AREA)
- Engineering & Computer Science (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
- Details Of Television Scanning (AREA)
- Connection Of Motors, Electrical Generators, Mechanical Devices, And The Like (AREA)
- Revetment (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Endoscopes (AREA)
- Lubrication Of Internal Combustion Engines (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の利用分野】この発明は、例えばテレビジョン装
置などで用いることのできる、入力同期パルスに同期し
た高周波パルス列を発生する回路に関する。 【０００２】 【発明の背景】最近、ア−ティファクトの影響を少なく
するために、ＮＴＳＣ方式などの飛越型ビデオ信号を非
飛越し走査形式で表示しようとすることが行われてい
る。このような表示形式（フォーマット）は一般に、水
平同期パルスの水平周波数ｆH の何倍かの周波数で偏向
電流スイッチングを行うことを必要とする。例えば、水
平周波数の２倍で走査する形式を採用したテレビジョン
方式では、水平同期パルスの各々から水平偏向電流２サ
イクル分を発生させる必要がある。これに対して、標準
のテレビジョン方式では、各同期パルスから１サイクル
分だけ発生させればよい。 【０００３】いくつかの従来回路では、水平周波数を２
倍にすることは電圧制御型発振器（ＶＣＯ）を含む位相
固定ループによって行われる。ＶＣＯの出力周波数は水
平周波数の倍数に等しい。例えば、デジタルテレビジョ
ンでは、偏向電流を、ＶＣＯではなく共通の装置クロッ
ク構成から取出した信号を用いて作ることが望ましい。 【０００４】 【発明の概要】この発明の一態様では、例えば水平同期
パルスのような第１の周期的事象を示す周期的な入力信
号を用いて、同期入力信号の部分周期の長さ、例えば、
水平同期パルスの周期Ｈの２分の１、を表わす第１の信
号を生成する。また、周期的入力信号から、例えば周期
Ｈ毎に周波数ｆH で発生する第２の周期的事象を表わす
第２の信号が生成される。さらに、例えば周期Ｈ毎に発
生するような第３の周期的事象を表わす第３の信号が、
上記第２の信号を上記部分周期の長さに従って定められ
る量だけ時間的にシフトさせて、この第２の信号から生
成される。 【０００５】この第３の信号は、出力信号の第１の成分
信号を発生するのに用いられる。出力信号の第２の成分
信号は入力信号から生成される。出力信号の周波数は入
力信号周波数よりも高い。第２と第３の周期的事象から
なる所定対の事象中の対応事象間の間隔は第１の信号に
従って決まる。この間隔は、例えば周期Ｈの２分の１に
等しい。出力信号は、例えば、偏向回路の出力段スイッ
チを制御するためなどに用いられるもので、第２と第３
の信号のそれぞれの第２と第３の事象に対応する周期的
時点において、第２と第３の信号から生成される。 【０００６】この発明のある実施例では、例えば水平周
波数の２倍で走査する形式を採用したテレビジョン偏向
回路の駆動回路が出力段における偏向サイクルを形成す
る出力信号を発生する。第２の信号から作られ、出力信
号の第２の成分信号となる偏向サイクル形成信号は水平
周波数ｆH で現われる。同様に、第３の信号から作られ
た、出力信号の第１の成分信号である偏向サイクル形成
信号も水平周波数で現われる。 【０００７】しかし、これら出力信号の第１および第２
偏向サイクル形成成分信号によって形成される互いに隣
りあった偏向サイクル間の間隔は、第１の信号に含まれ
ている長さ情報に従って、周期的入力信号の周期の２分
の１の長さを持っている。この様に、出力段において２
×ｆH の周波数の偏向電流を得るために、回路は同期パ
ルスの周波数を２倍する。 【０００８】この発明の別の態様に従うと、偏向回路用
駆動回路は、同期パルスを含んだ周期的入力信号に同期
した位相固定ループ回路を備えている。第２と第３の周
期的事象の各々は、第２及び第３の信号により、共通の
クロック信号周期の何分の１あるいは何十分の１という
分解能で画定される。周期的入力信号の各期間が位相固
定ループ回路において、それに対応した一連の状態を生
成する。これらの状態の各々は共通クロック信号に同期
して生成される。 【０００９】この位相固定ループ回路は第２と第３の周
期的事象を表わす第２と第３の信号を、これらの信号か
ら偏向サイクル形成出力信号を生成するための位相制御
ループ回路に供給する。この位相制御ループ回路は偏向
回路出力段からリトレース信号を受取って、周期的入力
信号の所定時間中に１度だけ、第２と第３の信号の一方
のタイミングに従って出力信号のタイミングの修正を行
う。出力信号のタイミングは、偏向サイクルのタイミン
グが第２と第３の周期的事象に対応するように修正を受
ける。 【００１０】位相制御ループ回路におけるリトレース信
号の位相変動に対するトラッキング応答時間は、位相固
定ルーブ回路における、同期パルスを含む周期的入力信
号の位相変動に対する対応するトラッキング応答速度よ
りも速い。これは、位相制御ループ回路が、急速に変化
する電子ビーム電流などのために生ずるような出力段中
の急速なスイッチング時間変動にも対処できるように調
整されているのに対し、位相固定ループは同期パルスに
伴う雑音やジッタを排除するに適するようにされている
ためである。この発明の要旨を、実施例に則してより具
体的に説明すると、この発明は或る走査周波数を有する
周期的な同期入力信号（Ｈｓ）から、その走査周波数よ
りも高い周波数で周期的に発生する出力信号（ＨＯＲＤ
ＲＩＶＥ）を生成するテレビジョン装置に関するもので
ある。このテレビジョン装置は、周期的に発生する同期
パルスより成る同期入力信号（Ｈｓ）の信号源（６０）
と、同期入力信号（Ｈｓ）の周期（Ｈ）の長さよりも短
い所定の周期（ｔｃｋ）を有する周期的なクロック信号
（ＣＫ）の信号源と、上記の同期入力信号に応動するデ
ジタル位相固定ループ（２０）とを具えている。この位
相固定ループ（２０）は、クロック信号に応動して、上
記入力信号（Ｈｓ）の周期（Ｈ）の長さを表わす値を有
する長さ信号（ＤＰＷ）を発生するカウンタ（２１）を
有している。入力信号（Ｈｓ）の周期（Ｈ）の長さを表
わす上記の値は、この入力信号の１つの周期内に含まれ
る整数のクロック周期（ｔｃｋ）数と１クロック周期に
満たない長さを表わすスキュー数（ＳＫ）との和より成
る値である。そして、このテレビジョン装置は、更に、
上記のカウンタ（２１）に結合されていて、上記の長さ
信号（ＤＰＷ）に応じて第１の周期的信号（ＣＭａ）を
生成する手段（４２、２０１）と、上記のカウンタ（２
１）に結合されていて、長さ信号（ＤＰＷ）に応じて上
記した第１の周期的信号（ＣＭａ）に対して長さ信号
（ＤＰＷ）の値に従って時間的に変移している第２の周
期的信号（ＣＭｂ）を生成する手段（４６、２０３）、
および、これら第１と第２の周期的信号（ＣＭａとＣＭ
ｂ）を交互に供給して出力信号（ＨＯＲＤＲＩＶＥ）を
形成する手段（４０、５１、２５３、５４）を具えて成
るものである。 【００１１】 【実施例の説明】図１は位相固定ループ回路２０を含む
水平偏向回路のブロック回路図である。この回路は、従
来の位相固定ループ回路のＶＣＯに相当する機能を持っ
た順次カウンタ２１を備えている。カウンタ２１は図４
（ａ）のタイミング図に示す周期ｔCKを持ったクロック
パルスＣＫの各前縁の後で計数値が増加するプログラマ
ブルカウンタである。このカウンタは、初期値例えば１
から図１の入力端子２１ａに加えられるリセットパルス
ＲＥＳＥＴによって初期値にリセットされるまで計数す
る。リセットパルスＲＥＳＥＴは、カウンタ２１の対応
する周期即ちシーケンスＮに含まれるクロックパルスＣ
Ｋの周期ｔCKの数を制御する。カウンタ２１により生成
される一連のシーケンスＮが繰返し発生するシーケンス
を規定する。カウンタ２１の出力ポート２１ｂにおける
各語ＣＴが、与えられたシーケンスＮ中でカウンタ２１
のその時の計数値を供給する。 【００１２】例えば、ここではデジタル語は、整数、小
数（分数）および整数と小数の組合わせを含む２を底と
する数で表わされ、負の数は２の補数として表わされ
る。 【００１３】周期Ｈを持った水平同期パルスＨS （１Ｈ
同期パルスＨS ）が、例えば、テレビジョン受像機の通
常の同期分離器６０から位相検波器２０２に供給され
る。位相固定ループ回路２０が同期パルスＨS に位相固
定され、同期パルスに付随する雑音レベルが低い場合に
は、位相検波器２０２に供給されるパルスＭＳの各々の
前縁は、対応する同期パルスＨS の中央よりも前に生じ
るクロックパルスＣＫの最後のものの前縁と実質的に一
致する。パルスＭＳは、語ＣＴの予め定められた値が検
知されるとデコーダ２３によって生成される。このよう
に、各同期パルスＨS の中央は、図１のパルスＭＳの前
縁の後、図４（ａ）に示すクロックＣＫの周期ｔCKの何
分の１（ｆ）かの時点で生じ、この分数ｆは可変であ
る。 【００１４】この可変分数ｆは同じく位相検波器２０２
に供給される１Ｈスキュー語ＳＫに含まれている。な
お、この明細書中で、スキュー信号とは、クロック信号
の周期の何分の１かの時間幅すなわちクロック周期の端
数周期の長さ（クロック周期に満たない短い時間幅）を
表わす値を有する数（スキュー数）の信号を意味し、ス
キュー語とはスキュー信号を表わす一連のビットを意味
している。位相検波器２０２は周期の長さを調整する語
ＬＰＦＯを発生させる。この周期長調整語ＬＰＦＯは水
平期間長発生器３３中で定数語ＰＲと組合わされて語Ｄ
ＰＷが生成される。定数語ＰＲは、例えば、値９１０と
等しい。ここで、９１０×ｔｃｋは位相固定ループ回路
２０の規定周期（自走周期）に等しい。さらに、ｆｓｃ
をＮＴＳＣカラー副搬送波周波数とする時、クロックパ
ルスＣＫの周期ｔｃｋは１／４ｆｓｃに等しい。 【００１５】語ＤＰＷは、同期入力信号すなわち水平同
期パルス信号の１周期の長さを表わす長さ信号のデジタ
ル語である。この長さ信号の値は、同期入力信号すなわ
ち水平同期パルス信号（Ｈｓ）の１周期（Ｈ）内に含ま
れるクロック信号（ＣＫ）の完全な周期（ｔｃｋ）の個
数（整数）を表わす数とこのクロック信号周期
（ｔｃｋ）の長さに満たない時間幅（たとえば、０．３
ｔｃｋ）を表わす値を持つスキュー数（ＳＫ）との和で
表わされる。従って、語ＤＰＷは、クロックパルスＣＫ
の周期ｔｃｋ整数Ｍ個と周期ｔｃｋの分数分Ｋとの和の
形でパルスＨｓの実際の周期Ｈの概算２進値を含んでい
る。語ＤＰＷは、１Ｈスキュー語ＳＫと周期語ＰＥＲＩ
ＯＤとを発生するカウンタ周期語およびスキュー語発生
器２０１に供給される。 【００１６】語ＰＥＲＩＯＤは、カウンタ２１の与えら
れた期間Ｎ中のクロックパルスＣＫのサイクル数を含
み、語ＣＴとＰＥＲＩＯＤのその時の値を比較して語Ｃ
Ｔ＝語ＰＥＲＩＯＤの時にパルスＲＥＳＥＴを発生する
比較器２００に供給される。パルスＲＥＳＥＴは、カウ
ンタ２１のその時のシーケンスＮの終わりと次のシーケ
ンスＮの始めとを規定する次のクロックＣＫの端縁部と
時間的に一致してカウンタ２１を語ＣＴ＝１を含むよう
に初期設定する。 【００１７】語ＣＴはプログラマブル時間シフタ、即
ち、プログラマブル遅延装置４２に与えられて、遅延し
た語Ｃａが生成される。このプログラマブル遅延装置４
２の遅延量は図に示されていない信号源から供給される
外部からの語ＮＰＷによって制御される。語ＣＭａ（こ
れはその分数部と整数部とをそれぞれ与える語ＳＫとＣ
ａとを含む）がプログラマブル遅延装置２０３へ供給さ
れる。 【００１８】語ＣＭａｏは語Ｃａ＝０の場合の語ＣＭａ
の状態と定義される。語ＣＭａｏは語ＤＰＷに従って表
わされた実際の期間Ｈの推定値に等しい周期を持った周
期的事象ｅCMaoを規定する。事象ｅCMaoは、後述するよ
うな語Ｃａを０にするクロックＣＫの前縁の後ｆ×ｔCK
で発生する。分数部ｆは１Ｈスキュー語ＳＫに含まれる
値である。 【００１９】水平周期長ＤＰＷは２分割（÷２）ユニッ
ト４６に供給される。この÷２のユニットは語ＤＰＷの
値を係数２で割って、水平周期長Ｈの２分の１を表わす
語ＨＤＰＷを生成する。語ＨＤＰＷはプログラマブル遅
延装置２０３の制御ポートに供給され、遅延装置２０３
はその制御語ＨＤＰＷに従って、語ＣＭａｏにより規定
される。事象ｅCMaoをＨ／２だけ遅延させる。 【００２０】プログラマブル遅延装置２０３の出力語Ｃ
Ｍｂはその分数部と整数部とを与えるスキュー語ＳＫＢ
と語Ｃｂとを含んでいる。語ＣＭｂｏは語Ｃｂ＝０の時
の語ＣＭｂの状態と定義される。語ＣＭｂｏは連続する
事象ｅCMaoの各対間の期間の概算中心で生じる周期的事
象ｅCMboを規定する。 【００２１】語ＣＭａとＣＭｂはマルチプレクサ（ＭＵ
Ｘ）４０のポート４０ａと４０ｂにそれぞれ供給され
る。マルチプレクサ４０は語ＣＭａとＣＭｂとを交互
に、位相制御ループ回路１２０のプログラマブル遅延装
置（プログラマブル時間シフタ）５１の入力ポート５１
ａに供給する。プログラマブル遅延装置５１の出力ポー
ト５１ｃに現われる語ＣＭＩとＣＭＰが図４（ａ）に示
すクロックＣＫの周期ｔCKの整数部と分数部とをそれぞ
れ表わしている。語ＣＭＩは水平駆動パルス発生器２５
３に供給される。 【００２２】水平駆動パルス発生器２５３は語ＣＭＩ＝
０となる毎にパルスＰＧＰを発生する。パルスＰＧＰは
外部から与えられる語ＷＩＤＴＨにより制御される幅Ｗ
を持つ。このパルスＰＧＰはゲート遅延装置５４の入力
端子５４ａに供給される。ゲート遅延装置５４は、図４
（ａ）のクロックＣＫの周期ｔCKの分数分（一部）ｑ
（ｑは図１の語ＣＭＰの値に応じて決まる長さを持つ）
だけパルスＰＧＰを遅延させて、その出力端子５４ｂに
２ｆH の出力端子の信号ＨＯＲＤＲＩＶＥを発生させ
る。 【００２３】信号ＨＯＲＤＲＩＶＥはフリップフロップ
装置５５にも供給される。信号ＨＯＲＤＲＩＶＥの各パ
ルスはフリップフロップ装置５５の出力端子における信
号ＴＯＧＧＬＥをトグルする。信号ＴＯＧＧＬＥはマル
チプレクサ４０の選択（ＳＥＬＥＣＴ）端子４０ｃに供
給される。信号ＴＯＧＧＬＥはその論理状態に応じて、
語ＣＭａとＣＭｂとが交互にプログラマブル遅延装置５
１の入力ポート５１ａに供給されるようにする。このよ
うに、信号ＨＯＲＤＲＩＶＥのパルスのタイミングはマ
ルチプレクサ４０のポート４０ａと４０ｂにおける語に
よって交互に制御される。 【００２４】図１の信号ＨＯＲＤＲＩＶＥと同様な信号
で、周波数ｆH の異なる倍数の周波数、例えば３ｆH と
か４ｆH を持った信号を発生させるために、図１と同様
の構成を持った装置を用いることができることは容易に
理解されよう。 【００２５】信号ＨＯＲＤＲＩＶＥは２ｆH 水平偏向回
路出力段４１の入力端子４１ａに供給され、水平出力ト
ランジスタのスイッチングを制御する。リトレース期間
が信号ＨＯＲＤＲＩＶＥの対応するパルスに応じて形成
される。リトレース期間中に生じる、例えば、出力段４
１中のフライバック変成器（図１には図示せず）から得
られるようなパルスＦＬＹＢＡＣＫが位相検波器２０
２′に供給される。 【００２６】位相制御ループ回路１２０がフライバック
パルスＦＬＹＢＡＣＫに完全に位相固定されていれば、
同じく位相検波器２０２′に供給されるパルスＭＳ′の
各々の前縁は各パルスＦＬＹＢＡＣＫの中心より前の最
後のクロックＣＫの端縁と実質的に同時に生じる。パル
スＭＳ′は語Ｃａの予め定められた値が検出されるデコ
ーダ２３′によって生成される。パルスＦＬＹＢＡＣＫ
の中心は図１のパルスＭＳ′の前縁から図４（ａ）のク
ロックＣＫの周期ｔCKの分数分ｆだけ後に生じる。この
分数分ｆは１Ｈスキュー語ＳＫ中に含まれている。 【００２７】位相検波器２０２′はプログラマブル遅延
装置５１の遅延時間を制御する語ＬＰＦＯ′を発生す
る。プログラマブル遅延装置５１は後で述べるように、
正あるいは負の位相シフト即ち時間遅延を与えることが
できる。２ｆH パルスＦＬＹＢＡＣＫの中央は各対応す
る事象ｅCMaoまたはｅCMboに一致して生じる。前に述べ
たように、事象ｅCMaoは語Ｃａ＝０の時に生じ、事象ｅ
CMboは語Ｃｂ＝０の時に生じる。従って、図１の構成は
２ｆH の周波数のパルスＦＬＹＢＡＣＫを、対応する１
Ｈ同期パルスＨS に対して対応する一定遅延だけ遅らせ
て生成する。 【００２８】図２は図１の構成を更に詳細に示すもので
ある。図１と図２で同じ参照番号、符号は同じ構成要素
あるいは機能を表わす。図４（ａ）〜（ｒ）は典型的な
定常状態の一例におけるタイミング図で、位相固定ルー
プ回路２０が図４（ｒ）の同期パルスＨS に位相固定さ
れている時の、図２のカウンタ２１の３つの連続する周
期、即ち、３つのシーケンスＮa 、Ｎb およびＮc を示
している。図１、図２および図４（ａ）〜（ｒ）で使用
されている参照番号および符号の中、同じものは同じ構
成要素または機能を示す。 【００２９】図２の加算器３４の入力ポート３４ａにお
ける語ＤＰＷが図４（ｒ）に示す水平同期パルスＨS の
周期Ｈの概算値を含んでいるものとする。図２の語ＤＰ
Ｗは、例えば、図４（ａ）に示すクロックＣＫの周期ｔ
CKの整数倍を表わす１０ビット数Ｍと、周期ｔCKの分数
を表わす５ビットの数ｋとを含んでいるものとする。値
（Ｍ＋ｋ）×ｔCKが周期Ｈの更新された概算値を規定す
る。 【００３０】図２のラッチ３８の出力ポート３８ｂにお
ける、分数ｆを表わすスキュー語ＳＫは右寄せされて、
加算器３４の入力ポート３４ｂに供給され、そこで右寄
せされた語ＤＰＷに加算される。加算結果の整数部を表
わす語ＣＮＴＲＰが加算器３４の出力ポート３４ｃに現
われる。語ＣＮＴＲＰの各ビットは語ＤＰＷの整数部Ｍ
の対応ビットと同じ数値重みを持っている。語ＣＮＴＲ
Ｐはラッチ３５の入力ポート３５ａに供給される。 【００３１】ラッチ３５は、図２のデコーダ２３のパル
スＣＬの制御の下に、図４（ｆ）の時間Ｔt において語
ＣＮＴＲＰの値を記憶し、減算器３６の入力ポート３６
ａに周期長語ＰＥＲＩＯＤを生成する。減算器３６はカ
ウンタ２１の所定期間Ｎ中の状態の総数を制御する。デ
コーダ２３はカウンタ２１からの語ＣＴを復号して、カ
ウンタ２１の所定の状態が生じると、パルスＣＬの如き
タイミング制御パルスおよび後述するような他のタイミ
ングパルスを生成する。 【００３２】パルスＣＬは、図４（ｅ）の時間Ｔt にお
いて図２の語ＳＫＩＮを記憶して分数ｆを含む１Ｈスキ
ュー語ＳＫを発生するラッチ３８のクロック入力端子３
８ａにも供給される。分数ｆのビットは語ＤＰＷの分数
ｋの対応ビットと同じ数値スケール即ち重みで現われる
分数ｆは加算結果の分数部を表わす。このようにして、
加算器３４は、カウンタ２１の直前の期間Ｎ中にパルス
ＣＬによって形成されたラッチ３８の右寄せされた出力
語ＳＫを右寄せされた語ＤＰＷに加算して、図４（ｆ）
及び（ｅ）に示す時間Ｔt において語ＰＥＲＩＯＤおよ
びＳＫを更新する。 【００３３】図２のカウンタ２１の出力語ＣＴは減算器
３６の入力ポート３６ｂに加えられ、そこで、語ＰＥＲ
ＩＯＤから語ＣＴが減算されてポート３６ｃに語ＲＳが
形成される。語ＲＳはゼロ検出器３７に供給される。ゼ
ロ検出器３７は図４（ｊ）に示すように、図２の語ＲＳ
が０になった時にパルスＲＥＳＥＴを発生する。従っ
て、カウンタ２１の語ＣＴがカウンタ２１の周期語ＰＥ
ＲＩＯＤに等しくなると、カウンタ２１はリセットさ
れ、次のカウンタ２１語ＣＴが計数初期状態の１とな
る。語ＰＥＲＩＯＤは、図４（ａ）のクロックＣＫの周
期ｔCKの倍数の形で図２のカウンタ２１の周期Ｎの長さ
を表わす。 【００３４】語Ｃａ（これは例えば１０ビットの幅を持
つ）が図１に示すプログラマブル遅延装置４２を代表す
る減算器中で、図２のカウンタ２１のその時の語ＣＴを
一定の語ＮＰＷから減算することにより得られる。図４
（ｃ）は語Ｃａによって代表される対応するシーケンス
の一例を示す。語ＣＴが語ＮＰＷに等しい時は、語Ｃａ
は０である。同様に、語ＣＴが語ＮＰＷを１だけ超過し
た時は、通常２の補数計算により、Ｃａは１０２３とな
る。カウンタ２１の各シーケンス中、図２のカウンタ２
１の計数が逐次増加するに従って状態Ｃａ＝１、Ｃａ＝
０およびＣａ＝１０２３がそれぞれ生じる。 【００３５】図４（ｃ）の語Ｃａが０になる時間は時間
ｔCTJ と規定されている。時間ｔCTJ は、シーケンスＮ
の開始時点、例えば、周期Ｎa の時間Ｔ0 、からクロッ
クＣＫの（Ｊ−１）周期後である。時間Ｔ0 に続くクロ
ックＣＫの周期ｔCK中、カウンタ２１からの語ＣＴは１
に等しい。語ＣＭａｏは、前述したように、語Ｃａが０
の時の語ＣＭａの状態として規定されている。従って、
各語ＣＭａｏは、図４（ｄ）に対応する矢印で示したよ
うな時間ｔCMao＝ｔCTJ ＋ｆ×ｔCKで生じる周期的事象
ｅCMaoを規定する。 【００３６】ある与えられた語ＣＭａｏの語ＳＫはカウ
ンタ２１の対応する周期Ｎにおいて異なる値をとり得る
ことに注意する必要がある。例えば図４（ｅ）の時間ｔ
CTJの直後の期間ｔCK中、語ＳＫはｆ1 に等しい。従っ
て、図４（ｄ）の事象ｅCMaoは時間ｔCMao＝ｔCTJ ＋ｆ
1 ×ｔCKで生じる。この場合、分数（端数）分ｆ1 は、
図２のカウンタ２１の周期Ｎa の直前の周期Ｎ（図４
（ａ）〜（ｒ）に示されていない）の間に計算されてい
る。 【００３７】図２の装置は図４（ｄ）の次の事象ｅCMao
のタイミング、例えば、時間ｔCTJに対する事象
ｅCMao′の時間ｔCMao′を、加算器３４中で図２の語３
４中で図２の語ＳＫの前の（古い）分数ｆ1 を語ＤＰＷ
の分数ｋに加えて新しい分数ｆ2 を形成して計算する。
このような加算によって２進桁上げＣが生じる可能性が
あり、対応する新しい周期語ＰＥＲＩＯＤは図４（ｆ）
の時間Ｔt においてＭ＋（桁上げＣの値）となる。図４
（ｄ）の連続する事象ｅCMao間の時間は、以下に述べる
例からわかるように、（Ｍ＋ｋ）×ｔCKに等しい。 【００３８】仮に、図４（ｅ）の時間Ｔt の前におい
て、分数結果、図２の語ＳＫＩＮ＝（ｆ1 ＋ｋ）が＜１
であるとする。桁上げＣが生じないから、語ＣＮＴＲＰ
はＭ、即ち、語ＤＰＷの整数部に等しい。図２のパルス
ＣＬが図４（ｅ）の時間Ｔt で生じると、語ＳＫはｆ2
＝（ｆ1 ＋ｋ）となり、図４（ｆ）の語ＰＥＲＩＯＤは
Ｍと等しくなる。図４（ｊ）のリセットパルスＲＥＳＥ
Ｔは図２の語ＣＴが語ＰＥＲＩＯＤと等しくなった時に
生じるので、カウンタ２１の周期Ｎa の長さは図４
（ａ）のクロックＣＫの周期ｔCKのＭ周期に等しくなろ
うとする。カウンタ２１の周期Ｎa 中の図４（ｄ）の時
間ｔCMaoで生じる対応事象ｅCMaoは、図４（ｂ）の周期
Ｎa の開始時点Ｔ0 から（Ｊ−１＋ｆ1 ）×ｔCK後に生
じる。 【００３９】２番目の仮定として、図４（ｅ）の時間Ｔ
t ′の前で、分数計算結果、即ち、図２の語ＳＫＩＮ＝
（ｆ1 ＋ｋ）が＞１であるとする。この場合は桁上げＣ
が加算器３４で生成され、従って、語ＣＮＴＲＰは（Ｍ
＋１）となる。その結果、図４（ｅ）の時間Ｔt ′でパ
ルスＣＬが生じると、図４（ｅ）の語ＳＫによって表わ
される分数ｆ3 は（ｆ1 ＋ｋ）＋ｋ−１に等しくなり、
図４（ｆ）の語ＰＥＲＩＯＤは（Ｍ＋１）に等しくな
る。 【００４０】従って、図４（ｂ）のカウンタ２１の周期
Ｎb の長さはクロックＣＫの周期ｔCKの（Ｍ＋１）個分
に等しくなろうとする。カウンタ２１の周期Ｎb 期間
中、対応する事象ｅCMao′は、図４（ｂ）の周期Ｎb の
開始時点Ｔ0 ′から（Ｊ−１＋ｆ1 ＋ｋ）×ｔCK後に生
じる。 【００４１】次に、３番目の仮定として時間Ｔt ″の前
に、分数計算結果、即ち、図２の語ＳＫＩＮ＝（ｆ1 ＋
２ｋ−１）＋ｋが＜１であるとする。桁上げＣは生成さ
れないから、語ＣＮＴＲＰはＭに等しい。従って、図４
（ｅ）の時間Ｔt ″においてパルスＣＬが生じると、図
４（ｆ）の対応する語ＰＥＲＩＯＤはＭとなる。従っ
て、図４（ｂ）のカウンタ２１の周期Ｎc の長さはクロ
ックＣＫの周期ｔCKのＭ個分となる。対応する事象ｅ
CMao″は、図４（ｂ）の周期Ｎc の開始時点Ｔ0 ″から
（Ｊ−１＋ｆ1 ＋２ｋ−１）×ｔCK後に生起する。 【００４２】以上のことから、次のような結論がでる。
即ち、連続する事象ｅCMaoの図４（ｄ）に示す期間、ｔ
CMao′−ｔCMaoはクロックＣＫの周期ｔCKの〔Ｔ0 ′−
ｔCMao〕＋〔ｔCMao′−Ｔ0 ′〕＝〔Ｍ−（Ｊ−１＋ｆ
1 ）〕＋〔Ｊ−１＋ｆ1 ＋ｋ〕＝（Ｍ＋ｋ）個分とな
る。同様に、期間ｔCMao″−ｔCMao′は、クロックＣＫ
の周期ｔCKの、〔Ｔ0 ″−ｔCMao′〕＋〔ｔCMao″−Ｔ
0 ″〕＝〔（Ｍ＋１）−（Ｊ−１＋ｆ1 ＋ｋ）〕＋〔Ｊ
−１＋ｆ1 ＋２ｋ−１〕＝（Ｍ＋ｋ）個分となる。 【００４３】従って、図４（ｄ）の連続する事象ｅCMao
間の間隔の長さは、図２の語ＤＰＷの内容（Ｍ＋ｋ）で
表わされる。図４（ｂ）のある与えられた周期Ｎの長さ
は、例えば、クロックＣＫの周期ｔCKのＭ個分または
（Ｍ＋１）個分となろう。しかし、周期Ｎの平均長は、
後述するように、図４（ｒ）に示す水平同期パルスＨS
の周期Ｈに等しい。 【００４４】周期Ｎa の時間Ｔt より前の図４（ｇ）に
おける時間ｔCHにおいて、図２のラッチ３８中の分数ｆ
がラッチ４５に保持（セーブ）されて、語ＳＫＤが形成
される。語ＳＫの保持（セービング）はデコーダ２３か
らのパルスＣＨによって行われる。語ＳＫＤは右寄せさ
れて、加算器３４と同様の加算器４７の入力ポート４７
ｂに供給される。（Ｍ＋ｋ）を含んだ語ＤＰＷは、例え
ばライトシフタを含む２分割（÷２）ユニット４６を通
して、加算器４７の他方の入力ポートに供給され、そこ
で、（１／２）×（Ｍ＋ｋ）に等しい右寄せされた語Ｈ
ＤＰＷが形成される。 【００４５】加算器４７における加算結果の整数部であ
るＩＨＰが加算器４９の入力ポート４９ａに供給され
る。プログラマブル遅延装置４２からの語Ｃａが加算器
４９の入力ポート４９ｂに供給されて、語ＩＨＰと加算
され、語Ｃｂが形成される。図４（ｇ）および図２に示
すスキュー語ＳＫＢに、加算器４７における各分数の加
算結果の分数部ｇが含まれている。 【００４６】図４（ｈ）に示す時間ｔCTB におけるクロ
ックＣＫの端縁の直後の周期ｔCKの期間中、語Ｃｂは０
である。語Ｃｂ＝０の時の語ＣＭｂの状態と定義される
第２図の語ＣＭｂｏは、前に語ＣＭａｏについて述べた
と同様にして規定される。語ＣＭａｏと同様に語ＣＭｂ
ｏは、図４（ｄ）の事象ｅCMaoと同様な図４（ｉ）に示
す対応する周期的事象ｅCMboを規定する。同じように、
図４（ｉ）事象ｅCMboは、例えば、図４（ｈ）の時間ｔ
CTB からｇ×ｔCK後に生起する。 【００４７】前述したように、語ＨＤＰＷによって制御
される図１のプログラマブル遅延装置２０３は、図４
（ｄ）の事象ｅCMaoの発生を、図４（ｉ）の事象ｅCMbo
を規定する図２の語ＨＤＰＷの値に従って決まる量だけ
遅らせる。事象ｅCMboは図４（ｄ）の対応する事象ｅ
CMaoに対してＨ／２だけ遅延される。図４（ｉ）の各事
象ｅCMboは、次に説明する例からも分かるように、図４
（ｄ）の連続する事象ｅCMao間にある対応する期間の中
央で生起する。 【００４８】図４（ｇ）に示すカウンタ２１の周期Ｎa
の間で、時間ｔCHより前では、図２のラッチ４５は分数
ｆ1 を保持している。語ＨＤＰＷは（１／２）×（Ｍ＋
ｋ）に等しいから、加算器４７のポート４７ｃに現われ
る加算結果は（１／２）×（Ｍ＋ｋ）＋ｆ1 に等しい。
仮に、Ｍが奇数で（２Ａ＋１）とすると、この整数Ａは
（Ｍ−１）／２に等しい。従って、（１／２）×（Ｍ＋
ｋ）＋ｆ1 は（Ａ＋１／２＋ｋ／２＋ｆ1 ）となる。更
に、図４（ｇ）の語ＳＫＢの分数ｇ1 、これは（１／２
＋ｋ／２＋ｆ1 ）に等しい、が１より小さいと仮定す
る。従って、語ＩＨＰは、語ＨＤＰＷの整数部Ａに等し
い。 【００４９】語ＩＨＰとＣａが加算器４９で加算される
ので、図４（ｃ）の時間ｔCTJ からクロックＣＫの周期
ｔCKのＡ個分が経過すると、図４（ｈ）の語Ｃｂは０に
なる。従って図４（ｉ）の時間ｔCMboにおける事象ｅ
CMboは図４（ｃ）の時間ｔCTJからＡ×ｔCK＋（１／２
＋ｋ／２＋ｆ1 ）×ｔCKで生起する。時間ｔCTJ から対
応する時間ｔCMboまでの全遅延時間、即ち図４（ｉ）の
ＴH ／２は〔（Ｍ−１）／２＋（１／２＋ｋ／２＋
ｆ1 ）〕×ｔCK＝〔（Ｍ＋ｋ）／２＋ｆ1 〕×ｔCKに等
しい。事象ｅCMaoは時間ｔCMao＝ｔCTJ ＋ｆ1 ×ｔCKで
生起するから、図４（ｉ）の事象ｅCMboは図４（ｄ）に
示す直前の事象ｅCMaoから（Ｍ＋ｋ）／２×ｔCK後に生
起する。 【００５０】Ｍと分数ｇ1 とに関して上記とは別の仮定
をしても同じ結果が得られることは理解できよう。連続
する事象ｅCMaoによって規定される周期は（Ｍ＋ｋ）に
等しいから、図４（ｉ）に示す各事象ｅCMboは、図４
（ｄ）に示した連続する事象ｅCMaoとｅCMao′の間の期
間ｔCMao−ｔCMao′の中央で生起する。後述するように
この発明の一態様によれば、周期Ｈ毎に繰返す１つおき
のリトレース期間は図４（ｉ）に示す事象ｅCMboの時間
ｔCMboに従って発生する。更に、リトレース期間の他方
のものは図４（ｄ）に示す事象ｅCMaoの時間ｔCMaoに従
って発生する。 【００５１】図２の周波数ｆH の同期パルスＨS の各々
はクロックＣＫによってサンプルされ、対応するサンプ
ルがデジタル化ユニット６１、例えばアナログ／デジタ
ル変換器等、でデジタル化され、通常の方法によって語
２０７を形成する。連続するデジタル化された同期語２
０７ばデジタル低域通過フィルタの入力ポート２５ａに
供給される。 【００５２】フィルタ２５の出力に現われる連続するデ
ジタル化同期語ＳＹは同期位相比較器２２の入力ポート
２２ａに供給される。後述するように、同期語ＳＹは図
４（ｄ）に示す各事象ｅCMaoを図４（ｒ）に示す対応同
期パルスＨS に同期させ、かつ、図２の周期長語ＤＰＷ
を得るために用いられる。 【００５３】図３（ａ）〜（ｇ）は図２の位相固定ルー
プ回路２０の同期化を説明するためのタイミング図であ
る。図２、図３（ａ）〜（ｇ）および図４（ａ）〜
（ｒ）で使用されている参照番号と記号の中で同じもの
は、同じ構成素子あるいは機能を示す。図３（ａ）は理
想的な台形水平同期パルスＨS をデジタル化して得られ
た図２に示す連続するデジタル化同期語ＳＹの一例を示
し、この語ＳＹは図４（ｒ）および図３（ａ）に示す期
間Ｔ中で台形包絡線１を形成している。 【００５４】図３（ａ）の包絡線１は破線で示す前縁部
７２と後縁部７３を有する。時間Ｔb とＴc の間の全期
間Ｔの間、各同期語ＳＹは図３（ｄ）に示すクロックＣ
Ｋの各前縁の後に現われる。語ＳＹは包絡線１に達する
各語ＳＹの大きさを表わす垂直の矢印によって概略的に
示されている。 【００５５】図２のデコーダ２３が、図３（ｃ）または
図４（ｌ）の時間Ｔm において、所定値の語ＣＴ（図
２）が生じた時、例えば語ＣＴが３１５に等しくなった
時に制御パルスＭＳを発生させる。制御パルスＭＳは位
相比較器２２の端子２２ｂに供給され、後述するように
語ＳＹを形成する対応同期パルスＨS と位相比較され
る。 【００５６】図５は位相比較器２２のブロック概略図で
ある。図１〜図５を通して同じ参照番号、記号は同じ素
子あるいは機能を示す。図５に示した位相比較器２２は
アキュムレータ２６を備えており、このアキュムレータ
２６は、図２のデコーダ２３からの信号ＣＡＣの制御を
受けて、図３（ａ）の期間Ｔの開始時点Ｔb から時間Ｔ
m まで、連続する同期語ＳＹを初期値０から減算的に累
算する。図５のパルスＭＳに関係する時間Ｔm で、フリ
ップフロップ２７の出力端子２７ａの信号ＦＦＯが、図
３（ｃ）に示すように、第１の論理レベルから第２の論
理レベルに切換わる。 【００５７】図５に示すフリップフロップ２７の信号Ｆ
ＦＯは、クロック入力端子２２ｂに制御パルスＭＳの前
縁が受取られると、状態が変わる。時間Ｔm の後、図３
（ａ）の期間Ｔの終了時間Ｔe まで、信号ＣＡＣの制御
の下に、各同期語ＳＹがアキュムレータ２６で加算的に
累算され、減算とそれに続く加算の累計を含んだ出力語
ＡＣＷが供給される。 【００５８】図３（ａ）には別のタイミングの例も示さ
れており、この第２の例においては、同期語ＳＹはＳＹ
２として、包絡線２を形成する垂直の矢印で概略図示さ
れている。点線で示した包絡線２は、包絡線１における
ものと同様の前縁部７０と後縁部７１とを持っている。
期間Ｔと同じ長さの期間Ｔ2 内で語Ｙ2 が供給される。
期間Ｔ2 の中心点ＴC2は期間Ｔの中心点Ｔc から遅延さ
れている。ここで、各語ＳＹ２は、その包絡線２の前縁
部７０における値が包絡線１の対応する前縁部７２にお
ける対応する語ＳＹ１よりも小さく、かつ、後縁部７１
における値は包絡線１の後縁部７３における対応する語
ＳＹ１の値よりも大きい。 【００５９】従って、期間Ｔ2 の終了時点Ｔe2における
語ＡＣＷの加算合計は期間Ｔの終了時点Ｔe における場
合よりも正である。このように、語ＡＣＷの大きさは、
対応する期間Ｔc2−Ｔm またはＴc −Ｔm の長さに比例
する。従って、語ＡＣＷの大きさと極性値とは、期間Ｔ
の実際の中心点Ｔc と、図３（ｂ）のパルスＭＳの前縁
によって規定される時間Ｔm との差、即ちＴc −Ｔm に
対応する。 【００６０】図５のアキュムレータ２６の出力語ＡＣＷ
は、スケーラ２８の入力ポート２８ａに供給される。ス
ケーラ２８は語ＡＣＷから、図３（ａ）の時間差、Ｔc
−Ｔm を、例えば（Ｔc −Ｔm ）／ｔCKに等しい比ｎの
形で表わす語ＳＣＷを生成する。比ｎは、時間差ＴC −
Ｔm に関して、例えば、クロックＣＫの周期ｔCKの１／
３２の分解能（リゾルーション）を持っている。 【００６１】分数ｆを含んだ図２の語ＳＫが図５の減算
器３０のポート２２ｄに供給されて語ＳＣＷから減算さ
れ、レジスタ３１の入力ポート２２ｇに語ＳＣＷＤが生
成される。レジスタ３１は各語ＳＣＷＤを記憶し、それ
を出力ポート２２ｅに伝送して、図５に示すように位相
語ＰＨを生成する。従って、この位相語ＰＨは（Ｔc−
Ｔm ）／ｔCK−ｆに等しい。この位相語ＰＨは、図３
（ａ）の期間Ｔの終了時点Ｔe に続く図３（ｅ）の時間
Ｔr において、クロック端子２２ｃに供給される図２の
デコーダ２３からのパルスＣＣにより、レジスタ３１に
クロック入力されクロック出力される。 【００６２】後で述べるように、時間Ｔcc＝Ｔm ＋ｆ×
ｔCKが図３（ａ）の期間Ｔの中心の計算された発生時間
あるいは予測発生時間を表わす。時間Ｔccと事象ｅCMao
の対応する時間ｔCMaoとの間の時間は、本質的に図３
（ｄ）のクロックＣＫの周期ｔCKの所定整数倍に等し
い。従って、時間Ｔccも、図４（ｄ）の事象ｅCMaoの時
間ｔCMaoと同じ周期長（Ｍ＋ｋ）×ｔCKで周期的に繰返
す。従って、事象ｅCMaoの発生を図４（ｒ）の対応同期
パルスＨS に同期させるためには、図３（ａ）の期間Ｔ
の実際の中心点ＴC が計算された時間Ｔccと一致すれば
充分である。 【００６３】従って、（Ｔc −Ｔm ）／ｔCK−ｆに等し
い図２の語ＰＨは図３（ａ）に示した期間Ｔの実際の中
心点Ｔc と計算上の中心点Ｔccとの間の時間の差を示
す。図２の語ＰＨが正の時は、図３（ａ）の実際の中心
点Ｔc は計算上の中心時間Ｔccよりも大きい、即ち遅
い。逆に、図２の語ＰＨが負の時は、図３（ａ）の実際
の中心時間Ｔc は計算された中心時間Ｔccよりも小さ
い、即ち早い。また、時間ＴccがＴc と等しい時は、図
２の語ＰＨは０となる。 【００６４】位相語ＰＨは図２に示した従来構成のデジ
タル低域通過フィルタ３２に供給され、フィルタ３２の
出力ＬＰＦＯが形成され、これが加算器３３の入力ポー
ト３３ｂに供給される。フィルタ３２は例えば、図３
（ｆ）の対応する時点Ｔs においてデコーダ２３によっ
て生成される水平周波数パルスＣＬＰＦの制御の下に、
各位相語ＰＨを加算的に累算するアキュムレータで構成
することができる。時間Ｔs は図３（ｅ）に示すパルス
ＣＣ時間Ｔr よりも後である。 【００６５】図２の語ＰＨが定常状態で０の時は、低域
通過フィルタ３２からの語ＬＰＦＯは変化しない。例え
ば、負の位相語ＰＨは語ＬＰＦＯの値を減少させ、一
方、正の位相語ＰＨは語ＬＰＦＯの値を増大させる。水
平周期長発生器３３の加算器は、ＮＴＳＣ複合テレビジ
ョン信号の所定期間Ｈ中に含まれるクロックＣＫの周期
ｔCKの正規の数を表わす語ＰＲを語ＬＰＦＯの整数部に
加算し、ポート３３ａに偏向周期語ＤＰＷを形成する。
前述したように、周期長語ＤＰＷは１Ｈスキュー語ＳＫ
に加算されて、パルスＣＬが図３（ｇ）の時間Ｔt で生
じた時に、更新された語ＰＥＲＩＯＤとＳＫとが生成さ
れる。時間Ｔt は図３（ｆ）の時間Ｔs の少し後に来
る。 【００６６】図３（ａ）において、実際の中心時間Ｔc
が計算で得た中心時間Ｔccよりも遅いと仮定すると、図
２の位相語ＰＨは正の値をとる。位相語ＰＨが更に正に
増大すると、語ＤＰＷは大きくなる。図３（ａ）におい
て、続く期間Ｔでは、この大きな語ＤＰＷが、前の中心
時間Ｔccからの間隔が前よりも大きい時間間隔を表わす
計算された中心時間Ｔccを発生させる。従って、この計
算された中心時間Ｔccは、同期を行うために、実際の中
心時間Ｔc により近づく。 【００６７】定常状態、即ち同期状態では、図３（ｄ）
の時間Ｔm におけるクロックＣＫの縁部は、期間Ｔの実
際の中心時間Ｔc からクロックＣＫの周期ｔCKの分数分
ｆだけ早く生じる。この定常状態、即ち同期状態では、
図４（ｄ）および（ｉ）に示す事象ｅCMaoとｅCMbo（こ
れはそれぞれ図２の語ＣＭａおよびＣＭｂに付随するも
のであるが）の各々は、図４（ｒ）に示す対応する水平
同期パルスＨS からそれぞれ対応する一定の時間だけ遅
れて生起する。 【００６８】図２のマルチプレクサ（ＭＵＸ）４０の選
択（ＳＥＬＥＣＴ）端子４０ｃに現われるフリップフロ
ップ５０の出力信号ＴＯＧＧＬＥが第１の論理状態の時
は、ポート４０ａにおける語ＣＭａ は右寄せされて、
加算器で構成されたプログラマブル遅延装置５１の入力
ポート５１ａに供給される。位相固定ループ回路１２０
の移相語ＬＰＦＯ′が右寄せされてプログラマブル遅延
装置５１の加算器のポート５１ｂに供給される。 【００６９】遅延装置５１の出力ポート５１ｃに生成さ
れ、図４（ｋ）に概略的に示すプログラマブル遅延装置
５１の加算結果の整数部を表わしている語ＣＭＩがゼロ
検出器５２に供給される。ゼロ検出器５２は図４（ｋ）
の語ＣＭＩが０になると、図４（ｍ）に示すパルスＳＴ
ＡＲＴを時間ＴCMIOで生成する。パルスＳＴＡＲＴは、
図２のパルス発生器ユニット５３に供給されて、この発
生器から、通常の態様で、外部からの制御語ＷＩＤＴＨ
により制御される幅ｗを持ったパルスＰＧＰが生成され
るようにする。語ＷＩＤＴＨはパルス発生器５３の入力
ポート５３ｃに供給される。 【００７０】パルスＰＧＰはゲート遅延装置５４に供給
される。ゲート遅延装置５４は各パルスＰＧＰをクロッ
クＣＫの周期ｔCKの分数ｑ分だけ遅延させて、図４
（ｎ）に示す信号ＨＯＲＤＲＩＶＥの対応パルスのｈd
成分を生成する。図２の遅延装置５１の出力ポート５１
ｃの語ＣＭＰの分数ｑがプログラマブル遅延装置５１の
加算器における加算結果の分数部（小数部）を表わす。
図４（ｎ）のパルスｈd1の幅ｗは、例えば、図４（ｑ）
に示すパルスｆb1の対応する幅と重なるに充分な幅であ
る。 【００７１】ゲート遅延装置５４は、例えば３２個の均
一な間隔で配置されたタップを持ったｔCKの時間遅延を
与える遅延線を備えたものを使用できる。例えば、図２
の語ＣＭＰの５ビットのある与えられた組合わせによ
り、３２個のタップの中の対応するタップが選択され
て、その数値に従ってクロックＣＫの周期ｔCKの分数分
だけパルスＰＧＰを遅延させる。例えば、語ＣＭＰの分
数ｑが（００１０１）2 に等しい時、与えられる遅延は
ｔCKの３２分の５である。従って、図４（ｎ）に示す信
号ＨＯＲＤＲＩＶＥの各成分パルスｈd1は、例えば、ｑ
1 を図２の語ＣＭＰに含まれる分数とする時、時間（Ｔ
CMIO＋ｑ1 ×ｔCK）で生じる。 【００７２】例えば図４（ｎ）の信号ＨＯＲＤＲＩＶＥ
のパルスｈd1成分の後縁が生じると、信号ＴＯＧＧＬＥ
の状態が図４（ｐ）に示すように第２の状態に変化す
る。すると、この信号ＴＯＧＧＬＥによって、図２のマ
ルチプレクサ４０のポート４０ｂの信号ＣＭｂがプログ
ラマブル遅延装置５１の入力ポート５１ａに供給され、
その出力ポート５１ｃに語ＣＭＩとＣＭＰの形で現われ
る。この出力ポート５１ｃの語ＣＭＩ（図４（ｋ））が
０になると、ゼロ検出器５２が時間ＴCMIO′においてパ
ルスＳＴＡＲＴを発生する。これは前に時間ＴCMIOに関
して述べたと同様にして行われる。このように、図４
（ｍ）の時間ＴCMIO′は図４（ｈ）に示す語Ｃｂによっ
て決まる。 【００７３】続く図４（ｎ）の信号ＨＯＲＤＲＩＶＥの
パルスｈd2成分の後縁によって図２のフリップフロップ
５５が図４（ｐ）に示すように第１の状態に復帰し、前
に述べたように、ポート４０ａの各語ＣＭａの語Ｃａと
ＳＫとがプログラマブル遅延装置５１の入力ポート５１
ａに供給される。従って、この発明の一態様によれば、
図４（ｎ）の信号ＨＯＲＤＲＩＶＥの交互に現われる成
分パルスｈd のタイミングは、図２のマルチプレクサ４
０の各ポート４０ａと４０ｂのそれぞれに与えられる語
ＣＭａとＣＭｂとによって交互に制御される。 【００７４】例えば図４（ｑ）に示すような台形形状を
持ち、水平フライバックパルスから取出された偏向出力
段４１からのパルスＦＬＹＢＡＣＫの各々が、デジタル
化ユニット６１と同様のデジタル化ユニット６１′でデ
ジタル化されて、位相比較器２２′の入力ポート２２
ａ′に連続するデジタル化されたフライバック語ＳＹ′
を供給する。位相固定ループ回路１２０のフライバック
語ＳＹ′は位相固定ループ回路２０の同期語ＳＹと同様
のものである。位相比較器２２′は位相固定ループ回路
２０の位相比較器２２と同様の構成にすることができ
る。 【００７５】従って、位相比較器２２′のポート２２
ａ′〜２２ｅ′は機能的に位相比較器２２のポート２２
ａ〜２２ｅに相当する。デコーダ２３′がデコーダ２３
のパルスＭＳ、ＣＡＣ、ＣＣおよびＣＬＰＦと同様のパ
ルスＭＳ′、ＣＡＣ′、ＣＣ′およびＣＬＰＦ′とを生
成するために、対応する所定値の語Ｃａを復号する。例
えばパルスＣＣ′は端子２２ｃ′に供給される。同様
に、スキュー語ＳＫが位相比較器２２′のポート２２
ｄ′に供給される。 【００７６】例えば図３（ａ）に示す同期語ＳＹの包絡
線１と同様な台形包絡線を表わすフライバック語ＳＹ′
が、図４（ｑ）に示す実際の中心時間Ｔc ′を有するリ
トレース期間Ｔ′中に次々と生成されると仮定する。こ
の期間Ｔ′と中心時間Ｔc ′とは図３（ａ）における期
間Ｔと中心点Ｔc と同様のものである。図４（ｑ）の例
では、位相比較器２２′の端子２２ｂ′に供給される図
２のパルスＭＳ′の前縁は、図４（ｏ）に示すように、
図４（ｄ）の時間ｔCTJ で生じる。 【００７７】位相比較器２２の動作と同じようにして、
図２の位相比較器２２′のポート２２ｅ′における位相
語ＰＨ′が対応する時間差ｔC ′−ｔCMaoを表わす。位
相語ＰＨ′における項ｔCMaoは位相比較器２２の位相語
ＰＨにおける項Ｔccに相当する。同じ考え方をすると、
図４（ｑ）のパルスＦＬＹＢＡＣＫの各パルスｆb1の期
間Ｔ′の中心点Ｔc ′が図４（ｄ）の対応する時間ｔ
CMaoよりも大きい場合には、図２の位相語ＰＨ′は正で
ある。一方、図４（ｑ）の時間Ｔc ′が時間ｔCMaoと等
しければ、図２の位相語ＰＨ′は０になる。 【００７８】図２の位相語ＰＨ′は符号補数化された語
ＰＨｉを生成する符号補数化ユニット５８に供給され
る。例えば、語ＰＨ′が負である場合、ＰＨｉは正でか
つ、語ＰＨ′と同じ絶対値を持つ。語ＰＨｉは位相固定
ループ回路２０のフィルタ３２と同様の低域通過ディジ
タルフィルタ３２′に供給される。このフィルタ３２′
の出力語ＬＰＦＯ′は、図４（ｒ）のパルスＨS の位相
変動に対する低域通過フィルタ３２の応答時間よりも短
い応答時間を図４（ｑ）のパルスＦＬＹＢＡＣＫの位相
変動に対して呈する。位相語ＰＨ′が０の時に生じる図
２の位相制御ループ回路１２０の定常状態においては、
語ＬＰＦＯ′は負で、その値は、図４（ｑ）に示すパル
スＦＬＹＢＡＣＫの１つおきのフライバックパルスｆb1
とｆb3の各中心点Ｔc ′が図４（ｄ）における時間ｔ
CMaoおよびｔCMao′で生じるようにする値である。 【００７９】図４（ｎ）の信号ＨＯＲＤＲＩＶＥの例え
ば成分パルスｈd1は図４（ｄ）における対応する時間ｔ
CMaoよりも、（Ｑ＋ｈ）×ｔCKに等しい時間ｔLEADだけ
早く生じる。ここでＱとｈはそれぞれ図２の語ＬＰＦ
Ｏ′の整数部と分数部である。プログラマブル遅延装置
４２の加算器に結合される図２の語ＮＰＷがデコーダ２
３′のパルスＭＳ′とデコーダ２３の対応するパルスＭ
Ｓとの間の相対的なタイミングを制御する。語ＮＰＷの
値を変えることにより、例えば図４（ｑ）と（ｒ）に示
すパルスｆb1とＨsaの中心時間Ｔc ′とＴc との間の持
続時間が対応して変化する。 【００８０】映像管のビーム電流が変化すると、アルタ
電流が変化する。出力段４１のフライバック変成器から
引出されるアルタ電流が変化すると、図４（ｑ）のパル
スｆb1と図４（ｈ）のパルスｈd1との間の遅延時間も、
水平出力スイッチングトランジスタの蓄積時間が変化す
るために、変化してしまう。 【００８１】遅延時間のこのような変化によって図４
（ｑ）に示すパルスｆb1の期間Ｔc ′−ｔCMaoが０から
正の値に変化してと仮定してみる。この場合図１の語Ｐ
Ｈ′はより正となり、語ＬＰＦＯ′はより負になる。従
って、図４（ｎ）に示す次のパルスｈd3が早目に生じ、
その結果、図４（ｑ）のパルスＦＬＹＢＡＣＫも早目に
生じる。この結果、ビーム電流変化によって生じると仮
定された上記パルスｆb1の期間の変動を修正するよう
に、次の期間Ｔc ′−ｔCMao′の長さが小さくなる。 【００８２】この発明の１つの特徴によれば、図２の同
じ値の語ＬＰＦＯ′がそれぞれ事象ｅCMaoとｅCMboとに
対応する図４（ｎ）の連続するパルスｈd のタイミング
を制御する。例えば、図４（ｉ）における時間ｔCMboが
図４（ｄ）における時間ｔCMaoからＨ／２時間だけ隔た
っているので、図４（ｑ）に示し、また、前にも説明し
たように、図４（ｉ）の時間ｔCMboに対応する図４
（ｑ）のフライバックパルスＦＬＹＢＡＣＫのパルスｆ
b2は、直前のパルスｆb1からＨ／２後に現れる。パルス
ｆb1は図４（ｄ）の時間ｔCMaoに対応している。 【００８３】従って、低域通過フィルタ３２′の図２の
パルスＣＬＰＦ′による更新は各水平期間Ｈ中で１回行
われる。ここで、デコーダ２３′は、低域通過フィルタ
３２′の更新が、例えば図４（ｑ）のフライバックパル
スＦＬＹＢＡＣＫの周波数に相当する２ｆH で行われる
ように設計してもよい。 【００８４】図２の同期パルスＨS が存在しない時は、
フィルタ３２の語ＬＰＦＯが０となり、ＰＲ＝９１０と
等しい語ＤＰＷによって図１の構成は、ＮＴＳＣ方式に
おける周期Ｈの正規の値の２分の１に等しい９１０／２
×ｔCKだけ隔たったリトレース期間を形成するように働
く。
置などで用いることのできる、入力同期パルスに同期し
た高周波パルス列を発生する回路に関する。 【０００２】 【発明の背景】最近、ア−ティファクトの影響を少なく
するために、ＮＴＳＣ方式などの飛越型ビデオ信号を非
飛越し走査形式で表示しようとすることが行われてい
る。このような表示形式（フォーマット）は一般に、水
平同期パルスの水平周波数ｆH の何倍かの周波数で偏向
電流スイッチングを行うことを必要とする。例えば、水
平周波数の２倍で走査する形式を採用したテレビジョン
方式では、水平同期パルスの各々から水平偏向電流２サ
イクル分を発生させる必要がある。これに対して、標準
のテレビジョン方式では、各同期パルスから１サイクル
分だけ発生させればよい。 【０００３】いくつかの従来回路では、水平周波数を２
倍にすることは電圧制御型発振器（ＶＣＯ）を含む位相
固定ループによって行われる。ＶＣＯの出力周波数は水
平周波数の倍数に等しい。例えば、デジタルテレビジョ
ンでは、偏向電流を、ＶＣＯではなく共通の装置クロッ
ク構成から取出した信号を用いて作ることが望ましい。 【０００４】 【発明の概要】この発明の一態様では、例えば水平同期
パルスのような第１の周期的事象を示す周期的な入力信
号を用いて、同期入力信号の部分周期の長さ、例えば、
水平同期パルスの周期Ｈの２分の１、を表わす第１の信
号を生成する。また、周期的入力信号から、例えば周期
Ｈ毎に周波数ｆH で発生する第２の周期的事象を表わす
第２の信号が生成される。さらに、例えば周期Ｈ毎に発
生するような第３の周期的事象を表わす第３の信号が、
上記第２の信号を上記部分周期の長さに従って定められ
る量だけ時間的にシフトさせて、この第２の信号から生
成される。 【０００５】この第３の信号は、出力信号の第１の成分
信号を発生するのに用いられる。出力信号の第２の成分
信号は入力信号から生成される。出力信号の周波数は入
力信号周波数よりも高い。第２と第３の周期的事象から
なる所定対の事象中の対応事象間の間隔は第１の信号に
従って決まる。この間隔は、例えば周期Ｈの２分の１に
等しい。出力信号は、例えば、偏向回路の出力段スイッ
チを制御するためなどに用いられるもので、第２と第３
の信号のそれぞれの第２と第３の事象に対応する周期的
時点において、第２と第３の信号から生成される。 【０００６】この発明のある実施例では、例えば水平周
波数の２倍で走査する形式を採用したテレビジョン偏向
回路の駆動回路が出力段における偏向サイクルを形成す
る出力信号を発生する。第２の信号から作られ、出力信
号の第２の成分信号となる偏向サイクル形成信号は水平
周波数ｆH で現われる。同様に、第３の信号から作られ
た、出力信号の第１の成分信号である偏向サイクル形成
信号も水平周波数で現われる。 【０００７】しかし、これら出力信号の第１および第２
偏向サイクル形成成分信号によって形成される互いに隣
りあった偏向サイクル間の間隔は、第１の信号に含まれ
ている長さ情報に従って、周期的入力信号の周期の２分
の１の長さを持っている。この様に、出力段において２
×ｆH の周波数の偏向電流を得るために、回路は同期パ
ルスの周波数を２倍する。 【０００８】この発明の別の態様に従うと、偏向回路用
駆動回路は、同期パルスを含んだ周期的入力信号に同期
した位相固定ループ回路を備えている。第２と第３の周
期的事象の各々は、第２及び第３の信号により、共通の
クロック信号周期の何分の１あるいは何十分の１という
分解能で画定される。周期的入力信号の各期間が位相固
定ループ回路において、それに対応した一連の状態を生
成する。これらの状態の各々は共通クロック信号に同期
して生成される。 【０００９】この位相固定ループ回路は第２と第３の周
期的事象を表わす第２と第３の信号を、これらの信号か
ら偏向サイクル形成出力信号を生成するための位相制御
ループ回路に供給する。この位相制御ループ回路は偏向
回路出力段からリトレース信号を受取って、周期的入力
信号の所定時間中に１度だけ、第２と第３の信号の一方
のタイミングに従って出力信号のタイミングの修正を行
う。出力信号のタイミングは、偏向サイクルのタイミン
グが第２と第３の周期的事象に対応するように修正を受
ける。 【００１０】位相制御ループ回路におけるリトレース信
号の位相変動に対するトラッキング応答時間は、位相固
定ルーブ回路における、同期パルスを含む周期的入力信
号の位相変動に対する対応するトラッキング応答速度よ
りも速い。これは、位相制御ループ回路が、急速に変化
する電子ビーム電流などのために生ずるような出力段中
の急速なスイッチング時間変動にも対処できるように調
整されているのに対し、位相固定ループは同期パルスに
伴う雑音やジッタを排除するに適するようにされている
ためである。この発明の要旨を、実施例に則してより具
体的に説明すると、この発明は或る走査周波数を有する
周期的な同期入力信号（Ｈｓ）から、その走査周波数よ
りも高い周波数で周期的に発生する出力信号（ＨＯＲＤ
ＲＩＶＥ）を生成するテレビジョン装置に関するもので
ある。このテレビジョン装置は、周期的に発生する同期
パルスより成る同期入力信号（Ｈｓ）の信号源（６０）
と、同期入力信号（Ｈｓ）の周期（Ｈ）の長さよりも短
い所定の周期（ｔｃｋ）を有する周期的なクロック信号
（ＣＫ）の信号源と、上記の同期入力信号に応動するデ
ジタル位相固定ループ（２０）とを具えている。この位
相固定ループ（２０）は、クロック信号に応動して、上
記入力信号（Ｈｓ）の周期（Ｈ）の長さを表わす値を有
する長さ信号（ＤＰＷ）を発生するカウンタ（２１）を
有している。入力信号（Ｈｓ）の周期（Ｈ）の長さを表
わす上記の値は、この入力信号の１つの周期内に含まれ
る整数のクロック周期（ｔｃｋ）数と１クロック周期に
満たない長さを表わすスキュー数（ＳＫ）との和より成
る値である。そして、このテレビジョン装置は、更に、
上記のカウンタ（２１）に結合されていて、上記の長さ
信号（ＤＰＷ）に応じて第１の周期的信号（ＣＭａ）を
生成する手段（４２、２０１）と、上記のカウンタ（２
１）に結合されていて、長さ信号（ＤＰＷ）に応じて上
記した第１の周期的信号（ＣＭａ）に対して長さ信号
（ＤＰＷ）の値に従って時間的に変移している第２の周
期的信号（ＣＭｂ）を生成する手段（４６、２０３）、
および、これら第１と第２の周期的信号（ＣＭａとＣＭ
ｂ）を交互に供給して出力信号（ＨＯＲＤＲＩＶＥ）を
形成する手段（４０、５１、２５３、５４）を具えて成
るものである。 【００１１】 【実施例の説明】図１は位相固定ループ回路２０を含む
水平偏向回路のブロック回路図である。この回路は、従
来の位相固定ループ回路のＶＣＯに相当する機能を持っ
た順次カウンタ２１を備えている。カウンタ２１は図４
（ａ）のタイミング図に示す周期ｔCKを持ったクロック
パルスＣＫの各前縁の後で計数値が増加するプログラマ
ブルカウンタである。このカウンタは、初期値例えば１
から図１の入力端子２１ａに加えられるリセットパルス
ＲＥＳＥＴによって初期値にリセットされるまで計数す
る。リセットパルスＲＥＳＥＴは、カウンタ２１の対応
する周期即ちシーケンスＮに含まれるクロックパルスＣ
Ｋの周期ｔCKの数を制御する。カウンタ２１により生成
される一連のシーケンスＮが繰返し発生するシーケンス
を規定する。カウンタ２１の出力ポート２１ｂにおける
各語ＣＴが、与えられたシーケンスＮ中でカウンタ２１
のその時の計数値を供給する。 【００１２】例えば、ここではデジタル語は、整数、小
数（分数）および整数と小数の組合わせを含む２を底と
する数で表わされ、負の数は２の補数として表わされ
る。 【００１３】周期Ｈを持った水平同期パルスＨS （１Ｈ
同期パルスＨS ）が、例えば、テレビジョン受像機の通
常の同期分離器６０から位相検波器２０２に供給され
る。位相固定ループ回路２０が同期パルスＨS に位相固
定され、同期パルスに付随する雑音レベルが低い場合に
は、位相検波器２０２に供給されるパルスＭＳの各々の
前縁は、対応する同期パルスＨS の中央よりも前に生じ
るクロックパルスＣＫの最後のものの前縁と実質的に一
致する。パルスＭＳは、語ＣＴの予め定められた値が検
知されるとデコーダ２３によって生成される。このよう
に、各同期パルスＨS の中央は、図１のパルスＭＳの前
縁の後、図４（ａ）に示すクロックＣＫの周期ｔCKの何
分の１（ｆ）かの時点で生じ、この分数ｆは可変であ
る。 【００１４】この可変分数ｆは同じく位相検波器２０２
に供給される１Ｈスキュー語ＳＫに含まれている。な
お、この明細書中で、スキュー信号とは、クロック信号
の周期の何分の１かの時間幅すなわちクロック周期の端
数周期の長さ（クロック周期に満たない短い時間幅）を
表わす値を有する数（スキュー数）の信号を意味し、ス
キュー語とはスキュー信号を表わす一連のビットを意味
している。位相検波器２０２は周期の長さを調整する語
ＬＰＦＯを発生させる。この周期長調整語ＬＰＦＯは水
平期間長発生器３３中で定数語ＰＲと組合わされて語Ｄ
ＰＷが生成される。定数語ＰＲは、例えば、値９１０と
等しい。ここで、９１０×ｔｃｋは位相固定ループ回路
２０の規定周期（自走周期）に等しい。さらに、ｆｓｃ
をＮＴＳＣカラー副搬送波周波数とする時、クロックパ
ルスＣＫの周期ｔｃｋは１／４ｆｓｃに等しい。 【００１５】語ＤＰＷは、同期入力信号すなわち水平同
期パルス信号の１周期の長さを表わす長さ信号のデジタ
ル語である。この長さ信号の値は、同期入力信号すなわ
ち水平同期パルス信号（Ｈｓ）の１周期（Ｈ）内に含ま
れるクロック信号（ＣＫ）の完全な周期（ｔｃｋ）の個
数（整数）を表わす数とこのクロック信号周期
（ｔｃｋ）の長さに満たない時間幅（たとえば、０．３
ｔｃｋ）を表わす値を持つスキュー数（ＳＫ）との和で
表わされる。従って、語ＤＰＷは、クロックパルスＣＫ
の周期ｔｃｋ整数Ｍ個と周期ｔｃｋの分数分Ｋとの和の
形でパルスＨｓの実際の周期Ｈの概算２進値を含んでい
る。語ＤＰＷは、１Ｈスキュー語ＳＫと周期語ＰＥＲＩ
ＯＤとを発生するカウンタ周期語およびスキュー語発生
器２０１に供給される。 【００１６】語ＰＥＲＩＯＤは、カウンタ２１の与えら
れた期間Ｎ中のクロックパルスＣＫのサイクル数を含
み、語ＣＴとＰＥＲＩＯＤのその時の値を比較して語Ｃ
Ｔ＝語ＰＥＲＩＯＤの時にパルスＲＥＳＥＴを発生する
比較器２００に供給される。パルスＲＥＳＥＴは、カウ
ンタ２１のその時のシーケンスＮの終わりと次のシーケ
ンスＮの始めとを規定する次のクロックＣＫの端縁部と
時間的に一致してカウンタ２１を語ＣＴ＝１を含むよう
に初期設定する。 【００１７】語ＣＴはプログラマブル時間シフタ、即
ち、プログラマブル遅延装置４２に与えられて、遅延し
た語Ｃａが生成される。このプログラマブル遅延装置４
２の遅延量は図に示されていない信号源から供給される
外部からの語ＮＰＷによって制御される。語ＣＭａ（こ
れはその分数部と整数部とをそれぞれ与える語ＳＫとＣ
ａとを含む）がプログラマブル遅延装置２０３へ供給さ
れる。 【００１８】語ＣＭａｏは語Ｃａ＝０の場合の語ＣＭａ
の状態と定義される。語ＣＭａｏは語ＤＰＷに従って表
わされた実際の期間Ｈの推定値に等しい周期を持った周
期的事象ｅCMaoを規定する。事象ｅCMaoは、後述するよ
うな語Ｃａを０にするクロックＣＫの前縁の後ｆ×ｔCK
で発生する。分数部ｆは１Ｈスキュー語ＳＫに含まれる
値である。 【００１９】水平周期長ＤＰＷは２分割（÷２）ユニッ
ト４６に供給される。この÷２のユニットは語ＤＰＷの
値を係数２で割って、水平周期長Ｈの２分の１を表わす
語ＨＤＰＷを生成する。語ＨＤＰＷはプログラマブル遅
延装置２０３の制御ポートに供給され、遅延装置２０３
はその制御語ＨＤＰＷに従って、語ＣＭａｏにより規定
される。事象ｅCMaoをＨ／２だけ遅延させる。 【００２０】プログラマブル遅延装置２０３の出力語Ｃ
Ｍｂはその分数部と整数部とを与えるスキュー語ＳＫＢ
と語Ｃｂとを含んでいる。語ＣＭｂｏは語Ｃｂ＝０の時
の語ＣＭｂの状態と定義される。語ＣＭｂｏは連続する
事象ｅCMaoの各対間の期間の概算中心で生じる周期的事
象ｅCMboを規定する。 【００２１】語ＣＭａとＣＭｂはマルチプレクサ（ＭＵ
Ｘ）４０のポート４０ａと４０ｂにそれぞれ供給され
る。マルチプレクサ４０は語ＣＭａとＣＭｂとを交互
に、位相制御ループ回路１２０のプログラマブル遅延装
置（プログラマブル時間シフタ）５１の入力ポート５１
ａに供給する。プログラマブル遅延装置５１の出力ポー
ト５１ｃに現われる語ＣＭＩとＣＭＰが図４（ａ）に示
すクロックＣＫの周期ｔCKの整数部と分数部とをそれぞ
れ表わしている。語ＣＭＩは水平駆動パルス発生器２５
３に供給される。 【００２２】水平駆動パルス発生器２５３は語ＣＭＩ＝
０となる毎にパルスＰＧＰを発生する。パルスＰＧＰは
外部から与えられる語ＷＩＤＴＨにより制御される幅Ｗ
を持つ。このパルスＰＧＰはゲート遅延装置５４の入力
端子５４ａに供給される。ゲート遅延装置５４は、図４
（ａ）のクロックＣＫの周期ｔCKの分数分（一部）ｑ
（ｑは図１の語ＣＭＰの値に応じて決まる長さを持つ）
だけパルスＰＧＰを遅延させて、その出力端子５４ｂに
２ｆH の出力端子の信号ＨＯＲＤＲＩＶＥを発生させ
る。 【００２３】信号ＨＯＲＤＲＩＶＥはフリップフロップ
装置５５にも供給される。信号ＨＯＲＤＲＩＶＥの各パ
ルスはフリップフロップ装置５５の出力端子における信
号ＴＯＧＧＬＥをトグルする。信号ＴＯＧＧＬＥはマル
チプレクサ４０の選択（ＳＥＬＥＣＴ）端子４０ｃに供
給される。信号ＴＯＧＧＬＥはその論理状態に応じて、
語ＣＭａとＣＭｂとが交互にプログラマブル遅延装置５
１の入力ポート５１ａに供給されるようにする。このよ
うに、信号ＨＯＲＤＲＩＶＥのパルスのタイミングはマ
ルチプレクサ４０のポート４０ａと４０ｂにおける語に
よって交互に制御される。 【００２４】図１の信号ＨＯＲＤＲＩＶＥと同様な信号
で、周波数ｆH の異なる倍数の周波数、例えば３ｆH と
か４ｆH を持った信号を発生させるために、図１と同様
の構成を持った装置を用いることができることは容易に
理解されよう。 【００２５】信号ＨＯＲＤＲＩＶＥは２ｆH 水平偏向回
路出力段４１の入力端子４１ａに供給され、水平出力ト
ランジスタのスイッチングを制御する。リトレース期間
が信号ＨＯＲＤＲＩＶＥの対応するパルスに応じて形成
される。リトレース期間中に生じる、例えば、出力段４
１中のフライバック変成器（図１には図示せず）から得
られるようなパルスＦＬＹＢＡＣＫが位相検波器２０
２′に供給される。 【００２６】位相制御ループ回路１２０がフライバック
パルスＦＬＹＢＡＣＫに完全に位相固定されていれば、
同じく位相検波器２０２′に供給されるパルスＭＳ′の
各々の前縁は各パルスＦＬＹＢＡＣＫの中心より前の最
後のクロックＣＫの端縁と実質的に同時に生じる。パル
スＭＳ′は語Ｃａの予め定められた値が検出されるデコ
ーダ２３′によって生成される。パルスＦＬＹＢＡＣＫ
の中心は図１のパルスＭＳ′の前縁から図４（ａ）のク
ロックＣＫの周期ｔCKの分数分ｆだけ後に生じる。この
分数分ｆは１Ｈスキュー語ＳＫ中に含まれている。 【００２７】位相検波器２０２′はプログラマブル遅延
装置５１の遅延時間を制御する語ＬＰＦＯ′を発生す
る。プログラマブル遅延装置５１は後で述べるように、
正あるいは負の位相シフト即ち時間遅延を与えることが
できる。２ｆH パルスＦＬＹＢＡＣＫの中央は各対応す
る事象ｅCMaoまたはｅCMboに一致して生じる。前に述べ
たように、事象ｅCMaoは語Ｃａ＝０の時に生じ、事象ｅ
CMboは語Ｃｂ＝０の時に生じる。従って、図１の構成は
２ｆH の周波数のパルスＦＬＹＢＡＣＫを、対応する１
Ｈ同期パルスＨS に対して対応する一定遅延だけ遅らせ
て生成する。 【００２８】図２は図１の構成を更に詳細に示すもので
ある。図１と図２で同じ参照番号、符号は同じ構成要素
あるいは機能を表わす。図４（ａ）〜（ｒ）は典型的な
定常状態の一例におけるタイミング図で、位相固定ルー
プ回路２０が図４（ｒ）の同期パルスＨS に位相固定さ
れている時の、図２のカウンタ２１の３つの連続する周
期、即ち、３つのシーケンスＮa 、Ｎb およびＮc を示
している。図１、図２および図４（ａ）〜（ｒ）で使用
されている参照番号および符号の中、同じものは同じ構
成要素または機能を示す。 【００２９】図２の加算器３４の入力ポート３４ａにお
ける語ＤＰＷが図４（ｒ）に示す水平同期パルスＨS の
周期Ｈの概算値を含んでいるものとする。図２の語ＤＰ
Ｗは、例えば、図４（ａ）に示すクロックＣＫの周期ｔ
CKの整数倍を表わす１０ビット数Ｍと、周期ｔCKの分数
を表わす５ビットの数ｋとを含んでいるものとする。値
（Ｍ＋ｋ）×ｔCKが周期Ｈの更新された概算値を規定す
る。 【００３０】図２のラッチ３８の出力ポート３８ｂにお
ける、分数ｆを表わすスキュー語ＳＫは右寄せされて、
加算器３４の入力ポート３４ｂに供給され、そこで右寄
せされた語ＤＰＷに加算される。加算結果の整数部を表
わす語ＣＮＴＲＰが加算器３４の出力ポート３４ｃに現
われる。語ＣＮＴＲＰの各ビットは語ＤＰＷの整数部Ｍ
の対応ビットと同じ数値重みを持っている。語ＣＮＴＲ
Ｐはラッチ３５の入力ポート３５ａに供給される。 【００３１】ラッチ３５は、図２のデコーダ２３のパル
スＣＬの制御の下に、図４（ｆ）の時間Ｔt において語
ＣＮＴＲＰの値を記憶し、減算器３６の入力ポート３６
ａに周期長語ＰＥＲＩＯＤを生成する。減算器３６はカ
ウンタ２１の所定期間Ｎ中の状態の総数を制御する。デ
コーダ２３はカウンタ２１からの語ＣＴを復号して、カ
ウンタ２１の所定の状態が生じると、パルスＣＬの如き
タイミング制御パルスおよび後述するような他のタイミ
ングパルスを生成する。 【００３２】パルスＣＬは、図４（ｅ）の時間Ｔt にお
いて図２の語ＳＫＩＮを記憶して分数ｆを含む１Ｈスキ
ュー語ＳＫを発生するラッチ３８のクロック入力端子３
８ａにも供給される。分数ｆのビットは語ＤＰＷの分数
ｋの対応ビットと同じ数値スケール即ち重みで現われる
分数ｆは加算結果の分数部を表わす。このようにして、
加算器３４は、カウンタ２１の直前の期間Ｎ中にパルス
ＣＬによって形成されたラッチ３８の右寄せされた出力
語ＳＫを右寄せされた語ＤＰＷに加算して、図４（ｆ）
及び（ｅ）に示す時間Ｔt において語ＰＥＲＩＯＤおよ
びＳＫを更新する。 【００３３】図２のカウンタ２１の出力語ＣＴは減算器
３６の入力ポート３６ｂに加えられ、そこで、語ＰＥＲ
ＩＯＤから語ＣＴが減算されてポート３６ｃに語ＲＳが
形成される。語ＲＳはゼロ検出器３７に供給される。ゼ
ロ検出器３７は図４（ｊ）に示すように、図２の語ＲＳ
が０になった時にパルスＲＥＳＥＴを発生する。従っ
て、カウンタ２１の語ＣＴがカウンタ２１の周期語ＰＥ
ＲＩＯＤに等しくなると、カウンタ２１はリセットさ
れ、次のカウンタ２１語ＣＴが計数初期状態の１とな
る。語ＰＥＲＩＯＤは、図４（ａ）のクロックＣＫの周
期ｔCKの倍数の形で図２のカウンタ２１の周期Ｎの長さ
を表わす。 【００３４】語Ｃａ（これは例えば１０ビットの幅を持
つ）が図１に示すプログラマブル遅延装置４２を代表す
る減算器中で、図２のカウンタ２１のその時の語ＣＴを
一定の語ＮＰＷから減算することにより得られる。図４
（ｃ）は語Ｃａによって代表される対応するシーケンス
の一例を示す。語ＣＴが語ＮＰＷに等しい時は、語Ｃａ
は０である。同様に、語ＣＴが語ＮＰＷを１だけ超過し
た時は、通常２の補数計算により、Ｃａは１０２３とな
る。カウンタ２１の各シーケンス中、図２のカウンタ２
１の計数が逐次増加するに従って状態Ｃａ＝１、Ｃａ＝
０およびＣａ＝１０２３がそれぞれ生じる。 【００３５】図４（ｃ）の語Ｃａが０になる時間は時間
ｔCTJ と規定されている。時間ｔCTJ は、シーケンスＮ
の開始時点、例えば、周期Ｎa の時間Ｔ0 、からクロッ
クＣＫの（Ｊ−１）周期後である。時間Ｔ0 に続くクロ
ックＣＫの周期ｔCK中、カウンタ２１からの語ＣＴは１
に等しい。語ＣＭａｏは、前述したように、語Ｃａが０
の時の語ＣＭａの状態として規定されている。従って、
各語ＣＭａｏは、図４（ｄ）に対応する矢印で示したよ
うな時間ｔCMao＝ｔCTJ ＋ｆ×ｔCKで生じる周期的事象
ｅCMaoを規定する。 【００３６】ある与えられた語ＣＭａｏの語ＳＫはカウ
ンタ２１の対応する周期Ｎにおいて異なる値をとり得る
ことに注意する必要がある。例えば図４（ｅ）の時間ｔ
CTJの直後の期間ｔCK中、語ＳＫはｆ1 に等しい。従っ
て、図４（ｄ）の事象ｅCMaoは時間ｔCMao＝ｔCTJ ＋ｆ
1 ×ｔCKで生じる。この場合、分数（端数）分ｆ1 は、
図２のカウンタ２１の周期Ｎa の直前の周期Ｎ（図４
（ａ）〜（ｒ）に示されていない）の間に計算されてい
る。 【００３７】図２の装置は図４（ｄ）の次の事象ｅCMao
のタイミング、例えば、時間ｔCTJに対する事象
ｅCMao′の時間ｔCMao′を、加算器３４中で図２の語３
４中で図２の語ＳＫの前の（古い）分数ｆ1 を語ＤＰＷ
の分数ｋに加えて新しい分数ｆ2 を形成して計算する。
このような加算によって２進桁上げＣが生じる可能性が
あり、対応する新しい周期語ＰＥＲＩＯＤは図４（ｆ）
の時間Ｔt においてＭ＋（桁上げＣの値）となる。図４
（ｄ）の連続する事象ｅCMao間の時間は、以下に述べる
例からわかるように、（Ｍ＋ｋ）×ｔCKに等しい。 【００３８】仮に、図４（ｅ）の時間Ｔt の前におい
て、分数結果、図２の語ＳＫＩＮ＝（ｆ1 ＋ｋ）が＜１
であるとする。桁上げＣが生じないから、語ＣＮＴＲＰ
はＭ、即ち、語ＤＰＷの整数部に等しい。図２のパルス
ＣＬが図４（ｅ）の時間Ｔt で生じると、語ＳＫはｆ2
＝（ｆ1 ＋ｋ）となり、図４（ｆ）の語ＰＥＲＩＯＤは
Ｍと等しくなる。図４（ｊ）のリセットパルスＲＥＳＥ
Ｔは図２の語ＣＴが語ＰＥＲＩＯＤと等しくなった時に
生じるので、カウンタ２１の周期Ｎa の長さは図４
（ａ）のクロックＣＫの周期ｔCKのＭ周期に等しくなろ
うとする。カウンタ２１の周期Ｎa 中の図４（ｄ）の時
間ｔCMaoで生じる対応事象ｅCMaoは、図４（ｂ）の周期
Ｎa の開始時点Ｔ0 から（Ｊ−１＋ｆ1 ）×ｔCK後に生
じる。 【００３９】２番目の仮定として、図４（ｅ）の時間Ｔ
t ′の前で、分数計算結果、即ち、図２の語ＳＫＩＮ＝
（ｆ1 ＋ｋ）が＞１であるとする。この場合は桁上げＣ
が加算器３４で生成され、従って、語ＣＮＴＲＰは（Ｍ
＋１）となる。その結果、図４（ｅ）の時間Ｔt ′でパ
ルスＣＬが生じると、図４（ｅ）の語ＳＫによって表わ
される分数ｆ3 は（ｆ1 ＋ｋ）＋ｋ−１に等しくなり、
図４（ｆ）の語ＰＥＲＩＯＤは（Ｍ＋１）に等しくな
る。 【００４０】従って、図４（ｂ）のカウンタ２１の周期
Ｎb の長さはクロックＣＫの周期ｔCKの（Ｍ＋１）個分
に等しくなろうとする。カウンタ２１の周期Ｎb 期間
中、対応する事象ｅCMao′は、図４（ｂ）の周期Ｎb の
開始時点Ｔ0 ′から（Ｊ−１＋ｆ1 ＋ｋ）×ｔCK後に生
じる。 【００４１】次に、３番目の仮定として時間Ｔt ″の前
に、分数計算結果、即ち、図２の語ＳＫＩＮ＝（ｆ1 ＋
２ｋ−１）＋ｋが＜１であるとする。桁上げＣは生成さ
れないから、語ＣＮＴＲＰはＭに等しい。従って、図４
（ｅ）の時間Ｔt ″においてパルスＣＬが生じると、図
４（ｆ）の対応する語ＰＥＲＩＯＤはＭとなる。従っ
て、図４（ｂ）のカウンタ２１の周期Ｎc の長さはクロ
ックＣＫの周期ｔCKのＭ個分となる。対応する事象ｅ
CMao″は、図４（ｂ）の周期Ｎc の開始時点Ｔ0 ″から
（Ｊ−１＋ｆ1 ＋２ｋ−１）×ｔCK後に生起する。 【００４２】以上のことから、次のような結論がでる。
即ち、連続する事象ｅCMaoの図４（ｄ）に示す期間、ｔ
CMao′−ｔCMaoはクロックＣＫの周期ｔCKの〔Ｔ0 ′−
ｔCMao〕＋〔ｔCMao′−Ｔ0 ′〕＝〔Ｍ−（Ｊ−１＋ｆ
1 ）〕＋〔Ｊ−１＋ｆ1 ＋ｋ〕＝（Ｍ＋ｋ）個分とな
る。同様に、期間ｔCMao″−ｔCMao′は、クロックＣＫ
の周期ｔCKの、〔Ｔ0 ″−ｔCMao′〕＋〔ｔCMao″−Ｔ
0 ″〕＝〔（Ｍ＋１）−（Ｊ−１＋ｆ1 ＋ｋ）〕＋〔Ｊ
−１＋ｆ1 ＋２ｋ−１〕＝（Ｍ＋ｋ）個分となる。 【００４３】従って、図４（ｄ）の連続する事象ｅCMao
間の間隔の長さは、図２の語ＤＰＷの内容（Ｍ＋ｋ）で
表わされる。図４（ｂ）のある与えられた周期Ｎの長さ
は、例えば、クロックＣＫの周期ｔCKのＭ個分または
（Ｍ＋１）個分となろう。しかし、周期Ｎの平均長は、
後述するように、図４（ｒ）に示す水平同期パルスＨS
の周期Ｈに等しい。 【００４４】周期Ｎa の時間Ｔt より前の図４（ｇ）に
おける時間ｔCHにおいて、図２のラッチ３８中の分数ｆ
がラッチ４５に保持（セーブ）されて、語ＳＫＤが形成
される。語ＳＫの保持（セービング）はデコーダ２３か
らのパルスＣＨによって行われる。語ＳＫＤは右寄せさ
れて、加算器３４と同様の加算器４７の入力ポート４７
ｂに供給される。（Ｍ＋ｋ）を含んだ語ＤＰＷは、例え
ばライトシフタを含む２分割（÷２）ユニット４６を通
して、加算器４７の他方の入力ポートに供給され、そこ
で、（１／２）×（Ｍ＋ｋ）に等しい右寄せされた語Ｈ
ＤＰＷが形成される。 【００４５】加算器４７における加算結果の整数部であ
るＩＨＰが加算器４９の入力ポート４９ａに供給され
る。プログラマブル遅延装置４２からの語Ｃａが加算器
４９の入力ポート４９ｂに供給されて、語ＩＨＰと加算
され、語Ｃｂが形成される。図４（ｇ）および図２に示
すスキュー語ＳＫＢに、加算器４７における各分数の加
算結果の分数部ｇが含まれている。 【００４６】図４（ｈ）に示す時間ｔCTB におけるクロ
ックＣＫの端縁の直後の周期ｔCKの期間中、語Ｃｂは０
である。語Ｃｂ＝０の時の語ＣＭｂの状態と定義される
第２図の語ＣＭｂｏは、前に語ＣＭａｏについて述べた
と同様にして規定される。語ＣＭａｏと同様に語ＣＭｂ
ｏは、図４（ｄ）の事象ｅCMaoと同様な図４（ｉ）に示
す対応する周期的事象ｅCMboを規定する。同じように、
図４（ｉ）事象ｅCMboは、例えば、図４（ｈ）の時間ｔ
CTB からｇ×ｔCK後に生起する。 【００４７】前述したように、語ＨＤＰＷによって制御
される図１のプログラマブル遅延装置２０３は、図４
（ｄ）の事象ｅCMaoの発生を、図４（ｉ）の事象ｅCMbo
を規定する図２の語ＨＤＰＷの値に従って決まる量だけ
遅らせる。事象ｅCMboは図４（ｄ）の対応する事象ｅ
CMaoに対してＨ／２だけ遅延される。図４（ｉ）の各事
象ｅCMboは、次に説明する例からも分かるように、図４
（ｄ）の連続する事象ｅCMao間にある対応する期間の中
央で生起する。 【００４８】図４（ｇ）に示すカウンタ２１の周期Ｎa
の間で、時間ｔCHより前では、図２のラッチ４５は分数
ｆ1 を保持している。語ＨＤＰＷは（１／２）×（Ｍ＋
ｋ）に等しいから、加算器４７のポート４７ｃに現われ
る加算結果は（１／２）×（Ｍ＋ｋ）＋ｆ1 に等しい。
仮に、Ｍが奇数で（２Ａ＋１）とすると、この整数Ａは
（Ｍ−１）／２に等しい。従って、（１／２）×（Ｍ＋
ｋ）＋ｆ1 は（Ａ＋１／２＋ｋ／２＋ｆ1 ）となる。更
に、図４（ｇ）の語ＳＫＢの分数ｇ1 、これは（１／２
＋ｋ／２＋ｆ1 ）に等しい、が１より小さいと仮定す
る。従って、語ＩＨＰは、語ＨＤＰＷの整数部Ａに等し
い。 【００４９】語ＩＨＰとＣａが加算器４９で加算される
ので、図４（ｃ）の時間ｔCTJ からクロックＣＫの周期
ｔCKのＡ個分が経過すると、図４（ｈ）の語Ｃｂは０に
なる。従って図４（ｉ）の時間ｔCMboにおける事象ｅ
CMboは図４（ｃ）の時間ｔCTJからＡ×ｔCK＋（１／２
＋ｋ／２＋ｆ1 ）×ｔCKで生起する。時間ｔCTJ から対
応する時間ｔCMboまでの全遅延時間、即ち図４（ｉ）の
ＴH ／２は〔（Ｍ−１）／２＋（１／２＋ｋ／２＋
ｆ1 ）〕×ｔCK＝〔（Ｍ＋ｋ）／２＋ｆ1 〕×ｔCKに等
しい。事象ｅCMaoは時間ｔCMao＝ｔCTJ ＋ｆ1 ×ｔCKで
生起するから、図４（ｉ）の事象ｅCMboは図４（ｄ）に
示す直前の事象ｅCMaoから（Ｍ＋ｋ）／２×ｔCK後に生
起する。 【００５０】Ｍと分数ｇ1 とに関して上記とは別の仮定
をしても同じ結果が得られることは理解できよう。連続
する事象ｅCMaoによって規定される周期は（Ｍ＋ｋ）に
等しいから、図４（ｉ）に示す各事象ｅCMboは、図４
（ｄ）に示した連続する事象ｅCMaoとｅCMao′の間の期
間ｔCMao−ｔCMao′の中央で生起する。後述するように
この発明の一態様によれば、周期Ｈ毎に繰返す１つおき
のリトレース期間は図４（ｉ）に示す事象ｅCMboの時間
ｔCMboに従って発生する。更に、リトレース期間の他方
のものは図４（ｄ）に示す事象ｅCMaoの時間ｔCMaoに従
って発生する。 【００５１】図２の周波数ｆH の同期パルスＨS の各々
はクロックＣＫによってサンプルされ、対応するサンプ
ルがデジタル化ユニット６１、例えばアナログ／デジタ
ル変換器等、でデジタル化され、通常の方法によって語
２０７を形成する。連続するデジタル化された同期語２
０７ばデジタル低域通過フィルタの入力ポート２５ａに
供給される。 【００５２】フィルタ２５の出力に現われる連続するデ
ジタル化同期語ＳＹは同期位相比較器２２の入力ポート
２２ａに供給される。後述するように、同期語ＳＹは図
４（ｄ）に示す各事象ｅCMaoを図４（ｒ）に示す対応同
期パルスＨS に同期させ、かつ、図２の周期長語ＤＰＷ
を得るために用いられる。 【００５３】図３（ａ）〜（ｇ）は図２の位相固定ルー
プ回路２０の同期化を説明するためのタイミング図であ
る。図２、図３（ａ）〜（ｇ）および図４（ａ）〜
（ｒ）で使用されている参照番号と記号の中で同じもの
は、同じ構成素子あるいは機能を示す。図３（ａ）は理
想的な台形水平同期パルスＨS をデジタル化して得られ
た図２に示す連続するデジタル化同期語ＳＹの一例を示
し、この語ＳＹは図４（ｒ）および図３（ａ）に示す期
間Ｔ中で台形包絡線１を形成している。 【００５４】図３（ａ）の包絡線１は破線で示す前縁部
７２と後縁部７３を有する。時間Ｔb とＴc の間の全期
間Ｔの間、各同期語ＳＹは図３（ｄ）に示すクロックＣ
Ｋの各前縁の後に現われる。語ＳＹは包絡線１に達する
各語ＳＹの大きさを表わす垂直の矢印によって概略的に
示されている。 【００５５】図２のデコーダ２３が、図３（ｃ）または
図４（ｌ）の時間Ｔm において、所定値の語ＣＴ（図
２）が生じた時、例えば語ＣＴが３１５に等しくなった
時に制御パルスＭＳを発生させる。制御パルスＭＳは位
相比較器２２の端子２２ｂに供給され、後述するように
語ＳＹを形成する対応同期パルスＨS と位相比較され
る。 【００５６】図５は位相比較器２２のブロック概略図で
ある。図１〜図５を通して同じ参照番号、記号は同じ素
子あるいは機能を示す。図５に示した位相比較器２２は
アキュムレータ２６を備えており、このアキュムレータ
２６は、図２のデコーダ２３からの信号ＣＡＣの制御を
受けて、図３（ａ）の期間Ｔの開始時点Ｔb から時間Ｔ
m まで、連続する同期語ＳＹを初期値０から減算的に累
算する。図５のパルスＭＳに関係する時間Ｔm で、フリ
ップフロップ２７の出力端子２７ａの信号ＦＦＯが、図
３（ｃ）に示すように、第１の論理レベルから第２の論
理レベルに切換わる。 【００５７】図５に示すフリップフロップ２７の信号Ｆ
ＦＯは、クロック入力端子２２ｂに制御パルスＭＳの前
縁が受取られると、状態が変わる。時間Ｔm の後、図３
（ａ）の期間Ｔの終了時間Ｔe まで、信号ＣＡＣの制御
の下に、各同期語ＳＹがアキュムレータ２６で加算的に
累算され、減算とそれに続く加算の累計を含んだ出力語
ＡＣＷが供給される。 【００５８】図３（ａ）には別のタイミングの例も示さ
れており、この第２の例においては、同期語ＳＹはＳＹ
２として、包絡線２を形成する垂直の矢印で概略図示さ
れている。点線で示した包絡線２は、包絡線１における
ものと同様の前縁部７０と後縁部７１とを持っている。
期間Ｔと同じ長さの期間Ｔ2 内で語Ｙ2 が供給される。
期間Ｔ2 の中心点ＴC2は期間Ｔの中心点Ｔc から遅延さ
れている。ここで、各語ＳＹ２は、その包絡線２の前縁
部７０における値が包絡線１の対応する前縁部７２にお
ける対応する語ＳＹ１よりも小さく、かつ、後縁部７１
における値は包絡線１の後縁部７３における対応する語
ＳＹ１の値よりも大きい。 【００５９】従って、期間Ｔ2 の終了時点Ｔe2における
語ＡＣＷの加算合計は期間Ｔの終了時点Ｔe における場
合よりも正である。このように、語ＡＣＷの大きさは、
対応する期間Ｔc2−Ｔm またはＴc −Ｔm の長さに比例
する。従って、語ＡＣＷの大きさと極性値とは、期間Ｔ
の実際の中心点Ｔc と、図３（ｂ）のパルスＭＳの前縁
によって規定される時間Ｔm との差、即ちＴc −Ｔm に
対応する。 【００６０】図５のアキュムレータ２６の出力語ＡＣＷ
は、スケーラ２８の入力ポート２８ａに供給される。ス
ケーラ２８は語ＡＣＷから、図３（ａ）の時間差、Ｔc
−Ｔm を、例えば（Ｔc −Ｔm ）／ｔCKに等しい比ｎの
形で表わす語ＳＣＷを生成する。比ｎは、時間差ＴC −
Ｔm に関して、例えば、クロックＣＫの周期ｔCKの１／
３２の分解能（リゾルーション）を持っている。 【００６１】分数ｆを含んだ図２の語ＳＫが図５の減算
器３０のポート２２ｄに供給されて語ＳＣＷから減算さ
れ、レジスタ３１の入力ポート２２ｇに語ＳＣＷＤが生
成される。レジスタ３１は各語ＳＣＷＤを記憶し、それ
を出力ポート２２ｅに伝送して、図５に示すように位相
語ＰＨを生成する。従って、この位相語ＰＨは（Ｔc−
Ｔm ）／ｔCK−ｆに等しい。この位相語ＰＨは、図３
（ａ）の期間Ｔの終了時点Ｔe に続く図３（ｅ）の時間
Ｔr において、クロック端子２２ｃに供給される図２の
デコーダ２３からのパルスＣＣにより、レジスタ３１に
クロック入力されクロック出力される。 【００６２】後で述べるように、時間Ｔcc＝Ｔm ＋ｆ×
ｔCKが図３（ａ）の期間Ｔの中心の計算された発生時間
あるいは予測発生時間を表わす。時間Ｔccと事象ｅCMao
の対応する時間ｔCMaoとの間の時間は、本質的に図３
（ｄ）のクロックＣＫの周期ｔCKの所定整数倍に等し
い。従って、時間Ｔccも、図４（ｄ）の事象ｅCMaoの時
間ｔCMaoと同じ周期長（Ｍ＋ｋ）×ｔCKで周期的に繰返
す。従って、事象ｅCMaoの発生を図４（ｒ）の対応同期
パルスＨS に同期させるためには、図３（ａ）の期間Ｔ
の実際の中心点ＴC が計算された時間Ｔccと一致すれば
充分である。 【００６３】従って、（Ｔc −Ｔm ）／ｔCK−ｆに等し
い図２の語ＰＨは図３（ａ）に示した期間Ｔの実際の中
心点Ｔc と計算上の中心点Ｔccとの間の時間の差を示
す。図２の語ＰＨが正の時は、図３（ａ）の実際の中心
点Ｔc は計算上の中心時間Ｔccよりも大きい、即ち遅
い。逆に、図２の語ＰＨが負の時は、図３（ａ）の実際
の中心時間Ｔc は計算された中心時間Ｔccよりも小さ
い、即ち早い。また、時間ＴccがＴc と等しい時は、図
２の語ＰＨは０となる。 【００６４】位相語ＰＨは図２に示した従来構成のデジ
タル低域通過フィルタ３２に供給され、フィルタ３２の
出力ＬＰＦＯが形成され、これが加算器３３の入力ポー
ト３３ｂに供給される。フィルタ３２は例えば、図３
（ｆ）の対応する時点Ｔs においてデコーダ２３によっ
て生成される水平周波数パルスＣＬＰＦの制御の下に、
各位相語ＰＨを加算的に累算するアキュムレータで構成
することができる。時間Ｔs は図３（ｅ）に示すパルス
ＣＣ時間Ｔr よりも後である。 【００６５】図２の語ＰＨが定常状態で０の時は、低域
通過フィルタ３２からの語ＬＰＦＯは変化しない。例え
ば、負の位相語ＰＨは語ＬＰＦＯの値を減少させ、一
方、正の位相語ＰＨは語ＬＰＦＯの値を増大させる。水
平周期長発生器３３の加算器は、ＮＴＳＣ複合テレビジ
ョン信号の所定期間Ｈ中に含まれるクロックＣＫの周期
ｔCKの正規の数を表わす語ＰＲを語ＬＰＦＯの整数部に
加算し、ポート３３ａに偏向周期語ＤＰＷを形成する。
前述したように、周期長語ＤＰＷは１Ｈスキュー語ＳＫ
に加算されて、パルスＣＬが図３（ｇ）の時間Ｔt で生
じた時に、更新された語ＰＥＲＩＯＤとＳＫとが生成さ
れる。時間Ｔt は図３（ｆ）の時間Ｔs の少し後に来
る。 【００６６】図３（ａ）において、実際の中心時間Ｔc
が計算で得た中心時間Ｔccよりも遅いと仮定すると、図
２の位相語ＰＨは正の値をとる。位相語ＰＨが更に正に
増大すると、語ＤＰＷは大きくなる。図３（ａ）におい
て、続く期間Ｔでは、この大きな語ＤＰＷが、前の中心
時間Ｔccからの間隔が前よりも大きい時間間隔を表わす
計算された中心時間Ｔccを発生させる。従って、この計
算された中心時間Ｔccは、同期を行うために、実際の中
心時間Ｔc により近づく。 【００６７】定常状態、即ち同期状態では、図３（ｄ）
の時間Ｔm におけるクロックＣＫの縁部は、期間Ｔの実
際の中心時間Ｔc からクロックＣＫの周期ｔCKの分数分
ｆだけ早く生じる。この定常状態、即ち同期状態では、
図４（ｄ）および（ｉ）に示す事象ｅCMaoとｅCMbo（こ
れはそれぞれ図２の語ＣＭａおよびＣＭｂに付随するも
のであるが）の各々は、図４（ｒ）に示す対応する水平
同期パルスＨS からそれぞれ対応する一定の時間だけ遅
れて生起する。 【００６８】図２のマルチプレクサ（ＭＵＸ）４０の選
択（ＳＥＬＥＣＴ）端子４０ｃに現われるフリップフロ
ップ５０の出力信号ＴＯＧＧＬＥが第１の論理状態の時
は、ポート４０ａにおける語ＣＭａ は右寄せされて、
加算器で構成されたプログラマブル遅延装置５１の入力
ポート５１ａに供給される。位相固定ループ回路１２０
の移相語ＬＰＦＯ′が右寄せされてプログラマブル遅延
装置５１の加算器のポート５１ｂに供給される。 【００６９】遅延装置５１の出力ポート５１ｃに生成さ
れ、図４（ｋ）に概略的に示すプログラマブル遅延装置
５１の加算結果の整数部を表わしている語ＣＭＩがゼロ
検出器５２に供給される。ゼロ検出器５２は図４（ｋ）
の語ＣＭＩが０になると、図４（ｍ）に示すパルスＳＴ
ＡＲＴを時間ＴCMIOで生成する。パルスＳＴＡＲＴは、
図２のパルス発生器ユニット５３に供給されて、この発
生器から、通常の態様で、外部からの制御語ＷＩＤＴＨ
により制御される幅ｗを持ったパルスＰＧＰが生成され
るようにする。語ＷＩＤＴＨはパルス発生器５３の入力
ポート５３ｃに供給される。 【００７０】パルスＰＧＰはゲート遅延装置５４に供給
される。ゲート遅延装置５４は各パルスＰＧＰをクロッ
クＣＫの周期ｔCKの分数ｑ分だけ遅延させて、図４
（ｎ）に示す信号ＨＯＲＤＲＩＶＥの対応パルスのｈd
成分を生成する。図２の遅延装置５１の出力ポート５１
ｃの語ＣＭＰの分数ｑがプログラマブル遅延装置５１の
加算器における加算結果の分数部（小数部）を表わす。
図４（ｎ）のパルスｈd1の幅ｗは、例えば、図４（ｑ）
に示すパルスｆb1の対応する幅と重なるに充分な幅であ
る。 【００７１】ゲート遅延装置５４は、例えば３２個の均
一な間隔で配置されたタップを持ったｔCKの時間遅延を
与える遅延線を備えたものを使用できる。例えば、図２
の語ＣＭＰの５ビットのある与えられた組合わせによ
り、３２個のタップの中の対応するタップが選択され
て、その数値に従ってクロックＣＫの周期ｔCKの分数分
だけパルスＰＧＰを遅延させる。例えば、語ＣＭＰの分
数ｑが（００１０１）2 に等しい時、与えられる遅延は
ｔCKの３２分の５である。従って、図４（ｎ）に示す信
号ＨＯＲＤＲＩＶＥの各成分パルスｈd1は、例えば、ｑ
1 を図２の語ＣＭＰに含まれる分数とする時、時間（Ｔ
CMIO＋ｑ1 ×ｔCK）で生じる。 【００７２】例えば図４（ｎ）の信号ＨＯＲＤＲＩＶＥ
のパルスｈd1成分の後縁が生じると、信号ＴＯＧＧＬＥ
の状態が図４（ｐ）に示すように第２の状態に変化す
る。すると、この信号ＴＯＧＧＬＥによって、図２のマ
ルチプレクサ４０のポート４０ｂの信号ＣＭｂがプログ
ラマブル遅延装置５１の入力ポート５１ａに供給され、
その出力ポート５１ｃに語ＣＭＩとＣＭＰの形で現われ
る。この出力ポート５１ｃの語ＣＭＩ（図４（ｋ））が
０になると、ゼロ検出器５２が時間ＴCMIO′においてパ
ルスＳＴＡＲＴを発生する。これは前に時間ＴCMIOに関
して述べたと同様にして行われる。このように、図４
（ｍ）の時間ＴCMIO′は図４（ｈ）に示す語Ｃｂによっ
て決まる。 【００７３】続く図４（ｎ）の信号ＨＯＲＤＲＩＶＥの
パルスｈd2成分の後縁によって図２のフリップフロップ
５５が図４（ｐ）に示すように第１の状態に復帰し、前
に述べたように、ポート４０ａの各語ＣＭａの語Ｃａと
ＳＫとがプログラマブル遅延装置５１の入力ポート５１
ａに供給される。従って、この発明の一態様によれば、
図４（ｎ）の信号ＨＯＲＤＲＩＶＥの交互に現われる成
分パルスｈd のタイミングは、図２のマルチプレクサ４
０の各ポート４０ａと４０ｂのそれぞれに与えられる語
ＣＭａとＣＭｂとによって交互に制御される。 【００７４】例えば図４（ｑ）に示すような台形形状を
持ち、水平フライバックパルスから取出された偏向出力
段４１からのパルスＦＬＹＢＡＣＫの各々が、デジタル
化ユニット６１と同様のデジタル化ユニット６１′でデ
ジタル化されて、位相比較器２２′の入力ポート２２
ａ′に連続するデジタル化されたフライバック語ＳＹ′
を供給する。位相固定ループ回路１２０のフライバック
語ＳＹ′は位相固定ループ回路２０の同期語ＳＹと同様
のものである。位相比較器２２′は位相固定ループ回路
２０の位相比較器２２と同様の構成にすることができ
る。 【００７５】従って、位相比較器２２′のポート２２
ａ′〜２２ｅ′は機能的に位相比較器２２のポート２２
ａ〜２２ｅに相当する。デコーダ２３′がデコーダ２３
のパルスＭＳ、ＣＡＣ、ＣＣおよびＣＬＰＦと同様のパ
ルスＭＳ′、ＣＡＣ′、ＣＣ′およびＣＬＰＦ′とを生
成するために、対応する所定値の語Ｃａを復号する。例
えばパルスＣＣ′は端子２２ｃ′に供給される。同様
に、スキュー語ＳＫが位相比較器２２′のポート２２
ｄ′に供給される。 【００７６】例えば図３（ａ）に示す同期語ＳＹの包絡
線１と同様な台形包絡線を表わすフライバック語ＳＹ′
が、図４（ｑ）に示す実際の中心時間Ｔc ′を有するリ
トレース期間Ｔ′中に次々と生成されると仮定する。こ
の期間Ｔ′と中心時間Ｔc ′とは図３（ａ）における期
間Ｔと中心点Ｔc と同様のものである。図４（ｑ）の例
では、位相比較器２２′の端子２２ｂ′に供給される図
２のパルスＭＳ′の前縁は、図４（ｏ）に示すように、
図４（ｄ）の時間ｔCTJ で生じる。 【００７７】位相比較器２２の動作と同じようにして、
図２の位相比較器２２′のポート２２ｅ′における位相
語ＰＨ′が対応する時間差ｔC ′−ｔCMaoを表わす。位
相語ＰＨ′における項ｔCMaoは位相比較器２２の位相語
ＰＨにおける項Ｔccに相当する。同じ考え方をすると、
図４（ｑ）のパルスＦＬＹＢＡＣＫの各パルスｆb1の期
間Ｔ′の中心点Ｔc ′が図４（ｄ）の対応する時間ｔ
CMaoよりも大きい場合には、図２の位相語ＰＨ′は正で
ある。一方、図４（ｑ）の時間Ｔc ′が時間ｔCMaoと等
しければ、図２の位相語ＰＨ′は０になる。 【００７８】図２の位相語ＰＨ′は符号補数化された語
ＰＨｉを生成する符号補数化ユニット５８に供給され
る。例えば、語ＰＨ′が負である場合、ＰＨｉは正でか
つ、語ＰＨ′と同じ絶対値を持つ。語ＰＨｉは位相固定
ループ回路２０のフィルタ３２と同様の低域通過ディジ
タルフィルタ３２′に供給される。このフィルタ３２′
の出力語ＬＰＦＯ′は、図４（ｒ）のパルスＨS の位相
変動に対する低域通過フィルタ３２の応答時間よりも短
い応答時間を図４（ｑ）のパルスＦＬＹＢＡＣＫの位相
変動に対して呈する。位相語ＰＨ′が０の時に生じる図
２の位相制御ループ回路１２０の定常状態においては、
語ＬＰＦＯ′は負で、その値は、図４（ｑ）に示すパル
スＦＬＹＢＡＣＫの１つおきのフライバックパルスｆb1
とｆb3の各中心点Ｔc ′が図４（ｄ）における時間ｔ
CMaoおよびｔCMao′で生じるようにする値である。 【００７９】図４（ｎ）の信号ＨＯＲＤＲＩＶＥの例え
ば成分パルスｈd1は図４（ｄ）における対応する時間ｔ
CMaoよりも、（Ｑ＋ｈ）×ｔCKに等しい時間ｔLEADだけ
早く生じる。ここでＱとｈはそれぞれ図２の語ＬＰＦ
Ｏ′の整数部と分数部である。プログラマブル遅延装置
４２の加算器に結合される図２の語ＮＰＷがデコーダ２
３′のパルスＭＳ′とデコーダ２３の対応するパルスＭ
Ｓとの間の相対的なタイミングを制御する。語ＮＰＷの
値を変えることにより、例えば図４（ｑ）と（ｒ）に示
すパルスｆb1とＨsaの中心時間Ｔc ′とＴc との間の持
続時間が対応して変化する。 【００８０】映像管のビーム電流が変化すると、アルタ
電流が変化する。出力段４１のフライバック変成器から
引出されるアルタ電流が変化すると、図４（ｑ）のパル
スｆb1と図４（ｈ）のパルスｈd1との間の遅延時間も、
水平出力スイッチングトランジスタの蓄積時間が変化す
るために、変化してしまう。 【００８１】遅延時間のこのような変化によって図４
（ｑ）に示すパルスｆb1の期間Ｔc ′−ｔCMaoが０から
正の値に変化してと仮定してみる。この場合図１の語Ｐ
Ｈ′はより正となり、語ＬＰＦＯ′はより負になる。従
って、図４（ｎ）に示す次のパルスｈd3が早目に生じ、
その結果、図４（ｑ）のパルスＦＬＹＢＡＣＫも早目に
生じる。この結果、ビーム電流変化によって生じると仮
定された上記パルスｆb1の期間の変動を修正するよう
に、次の期間Ｔc ′−ｔCMao′の長さが小さくなる。 【００８２】この発明の１つの特徴によれば、図２の同
じ値の語ＬＰＦＯ′がそれぞれ事象ｅCMaoとｅCMboとに
対応する図４（ｎ）の連続するパルスｈd のタイミング
を制御する。例えば、図４（ｉ）における時間ｔCMboが
図４（ｄ）における時間ｔCMaoからＨ／２時間だけ隔た
っているので、図４（ｑ）に示し、また、前にも説明し
たように、図４（ｉ）の時間ｔCMboに対応する図４
（ｑ）のフライバックパルスＦＬＹＢＡＣＫのパルスｆ
b2は、直前のパルスｆb1からＨ／２後に現れる。パルス
ｆb1は図４（ｄ）の時間ｔCMaoに対応している。 【００８３】従って、低域通過フィルタ３２′の図２の
パルスＣＬＰＦ′による更新は各水平期間Ｈ中で１回行
われる。ここで、デコーダ２３′は、低域通過フィルタ
３２′の更新が、例えば図４（ｑ）のフライバックパル
スＦＬＹＢＡＣＫの周波数に相当する２ｆH で行われる
ように設計してもよい。 【００８４】図２の同期パルスＨS が存在しない時は、
フィルタ３２の語ＬＰＦＯが０となり、ＰＲ＝９１０と
等しい語ＤＰＷによって図１の構成は、ＮＴＳＣ方式に
おける周期Ｈの正規の値の２分の１に等しい９１０／２
×ｔCKだけ隔たったリトレース期間を形成するように働
く。
【図面の簡単な説明】
【図１】この発明の一態様に基づく位相固定ループ回路
と位相制御ループ回路とを含む偏向回路の概略を示すブ
ロック回路図である。 【図２】図１の偏向回路の詳細なブロック回路図であ
る。 【図３】図２の位相固定ループ回路の同期化機能の説明
に用いるタイミング図である。 【図４】図２の回路の動作説明用のタイミング図であ
る。 【図５】図２の位相比較器の一実施例を示すブロック回
路図である。 【符号の説明】 ＣＭb 第１の出力信号成分 ＣＭa 第２の出力信号成分 ６０ 同期分離器（線周波数同期入力信号源） ＨS 線周波数同期入力信号 ４６ ２分割ユニット（部分線長信号生成手段） ＨＤＰＷ 水平周期長の２分の１を表わす語（部分線長
信号） ２１ カウンタ（第１の周期的信号を生成する手段） ２０３ プログラマブル遅延装置（第１の出力信号成分
を生成する手段） ２０１、４２ カウンタ周期語およびスキュー語発生器
およびプログラマブル遅延装置（第２の出力信号を生成
する手段）
と位相制御ループ回路とを含む偏向回路の概略を示すブ
ロック回路図である。 【図２】図１の偏向回路の詳細なブロック回路図であ
る。 【図３】図２の位相固定ループ回路の同期化機能の説明
に用いるタイミング図である。 【図４】図２の回路の動作説明用のタイミング図であ
る。 【図５】図２の位相比較器の一実施例を示すブロック回
路図である。 【符号の説明】 ＣＭb 第１の出力信号成分 ＣＭa 第２の出力信号成分 ６０ 同期分離器（線周波数同期入力信号源） ＨS 線周波数同期入力信号 ４６ ２分割ユニット（部分線長信号生成手段） ＨＤＰＷ 水平周期長の２分の１を表わす語（部分線長
信号） ２１ カウンタ（第１の周期的信号を生成する手段） ２０３ プログラマブル遅延装置（第１の出力信号成分
を生成する手段） ２０１、４２ カウンタ周期語およびスキュー語発生器
およびプログラマブル遅延装置（第２の出力信号を生成
する手段）
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭58−81386（ＪＰ，Ａ)
特開 昭51−130156（ＪＰ，Ａ)
特開 昭57−190462（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.6，ＤＢ名)
H04N 3/27
H04N 5/12
H04N 7/01
Claims (1)
- (57)【特許請求の範囲】 １．或る走査周波数を有する周期的な同期入力信号か
ら、この走査周波数よりも高い周波数で周期的に生ずる
出力信号を生成するテレビジョン装置であって；周期的に発生する同期パルスより成る上 記同期入力信号
の信号源と、 上記同期入力信号の周期の長さよりも長さの短い所定周
期を有する周期的クロック信号の信号源と、上記同期入力信号に応動するデジタル位相固定ループ
と、 を具え、 上記デジタル位相固定ループは、上記クロック信号に応
じて、上記同期入力信号の１周期の長さを、その中に含
まれる整数のクロック周期数と１クロック周期より短い
長さを表わすスキュー数との和の値として表わす長さ信
号を発生するカウンタを 含むものであり、さらに、上記カウンタに結合されていて、上記長さ信号
に応じて第１の 周期的信号を生成する手段と、上記カウンタに結合されていて、上記長さ信号に応じ
て、この長さ信号の値に従って上記第１の 周期的信号に
対して時間的に変移した第２の周期的信号を生成する手
段と、 上記第１と第２の周期的信号を交互に供給して上記出力
信号を形成する手段と、 を具備して成るテレビジョン装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/718,365 US4639780A (en) | 1985-04-01 | 1985-04-01 | Television synchronizing apparatus |
| US718365 | 1985-04-01 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61076434A Division JP2607065B2 (ja) | 1985-04-01 | 1986-04-01 | 偏向装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774978A JPH0774978A (ja) | 1995-03-17 |
| JP2895369B2 true JP2895369B2 (ja) | 1999-05-24 |
Family
ID=24885829
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61076434A Expired - Lifetime JP2607065B2 (ja) | 1985-04-01 | 1986-04-01 | 偏向装置 |
| JP5301239A Expired - Lifetime JP2895369B2 (ja) | 1985-04-01 | 1993-11-04 | テレビジョン装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61076434A Expired - Lifetime JP2607065B2 (ja) | 1985-04-01 | 1986-04-01 | 偏向装置 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4639780A (ja) |
| EP (1) | EP0197699B1 (ja) |
| JP (2) | JP2607065B2 (ja) |
| KR (1) | KR940011062B1 (ja) |
| AT (1) | ATE90493T1 (ja) |
| AU (1) | AU587019B2 (ja) |
| CA (1) | CA1258901A (ja) |
| DE (1) | DE3688535T2 (ja) |
| ES (1) | ES8707838A1 (ja) |
| FI (1) | FI82344C (ja) |
| HK (1) | HK1003241A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4639780A (en) * | 1985-04-01 | 1987-01-27 | Rca Corporation | Television synchronizing apparatus |
| US4689582A (en) * | 1986-10-27 | 1987-08-25 | Rca Corporation | Phase-lock-loop circuit for a television apparatus |
| US4775890A (en) * | 1987-06-11 | 1988-10-04 | Rca Licensing Corporation | Phase detector |
| US4802009A (en) * | 1987-07-13 | 1989-01-31 | Rca Licensing Corporation | Digitally controlled phase locked loop system |
| DE3834865C2 (de) * | 1988-10-13 | 1995-11-16 | Broadcast Television Syst | Verfahren und Schaltung zur Ableitung von H- und V-frequenten Synchronimpulsen |
| DE3938887A1 (de) * | 1989-11-24 | 1991-05-29 | Philips Patentverwaltung | Digitale synchronisieranordnung |
| US5223931A (en) * | 1990-03-26 | 1993-06-29 | Thomson Consumer Electronics, Inc. | Synchronized scanning at horizontal frequency |
| US5329367A (en) * | 1990-03-26 | 1994-07-12 | Thomson Consumer Electronics, Inc. | Horizontal blanking |
| US5043813A (en) * | 1990-03-26 | 1991-08-27 | Thomson Consumer Electronics, Inc. | Display locked timing signals for video processing |
| US5162910A (en) * | 1990-10-03 | 1992-11-10 | Thomson Consumer Electronics, Inc. | Synchronizing circuit |
| US5159205A (en) * | 1990-10-24 | 1992-10-27 | Burr-Brown Corporation | Timing generator circuit including adjustable tapped delay line within phase lock loop to control timing of signals in the tapped delay line |
| US5502502A (en) * | 1995-03-06 | 1996-03-26 | Honeywell Inc. | PLL-based method and apparatus for generating video drive signals from various sync formats |
| US6507370B1 (en) * | 2000-03-20 | 2003-01-14 | International Business Machines Corporation | Highly adjustable video composite sync separator and variable gain pixel clock frequency locking apparatus and method |
| US6741289B1 (en) * | 2000-10-31 | 2004-05-25 | Fairchild Semiconductors, Inc. | Technique to stabilize the chrominance subcarrier generation in a line-locked digital video system |
| US8102470B2 (en) * | 2008-02-22 | 2012-01-24 | Cisco Technology, Inc. | Video synchronization system |
| US8493107B2 (en) * | 2010-07-27 | 2013-07-23 | Mediatek Inc. | Clock generator for generating output clock having non-harmonic relationship with input clock and related clock generating method thereof |
| US8816780B2 (en) | 2010-07-27 | 2014-08-26 | Mediatek Inc. | Apparatus and method for calibrating timing mismatch of edge rotator operating on multiple phases of oscillator |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4951856A (ja) * | 1972-09-19 | 1974-05-20 | ||
| US3899635A (en) * | 1974-01-30 | 1975-08-12 | Rca Corp | Dual mode deflection synchronizing system |
| JPS51130156A (en) * | 1975-05-06 | 1976-11-12 | Nec Corp | Frequency multiplier |
| JPS5350613A (en) * | 1976-10-19 | 1978-05-09 | Matsushita Electric Ind Co Ltd | Synchronous signal processing circuit |
| US4327376A (en) * | 1978-10-05 | 1982-04-27 | Rca Corporation | Dual phase-control loop horizontal deflection synchronizing circuit |
| FI71049C (fi) * | 1978-10-05 | 1986-10-27 | Rca Corp | Horisontalsynkroniseringsarrangemang foer en televisionanvisningsapparat |
| US4282549A (en) * | 1979-12-11 | 1981-08-04 | Rca Corporation | Pulse generator for a horizontal deflection system |
| AU540727B2 (en) * | 1980-09-12 | 1984-11-29 | Sanyo Electric Co., Ltd. | Horizontal synchronizing circuit |
| US4317133A (en) * | 1980-09-29 | 1982-02-23 | Rca Corporation | Two-loop horizontal AFPC system |
| US4518995A (en) * | 1980-10-10 | 1985-05-21 | Visual Information Institute, Inc. | Selectable rate sync generator system |
| US4351001A (en) * | 1980-12-29 | 1982-09-21 | Motorola, Inc. | Horizontal phase lock loop for television |
| JPS6051312B2 (ja) * | 1981-03-20 | 1985-11-13 | 日本ビクター株式会社 | 水平走査周波数逓倍回路 |
| JPS57190462A (en) * | 1981-05-19 | 1982-11-24 | Hitachi Ltd | Horizontal deflecting circuit |
| JPS5881386A (ja) * | 1981-11-10 | 1983-05-16 | Sony Corp | テレビジヨン受像機 |
| JPS58154970A (ja) * | 1982-03-10 | 1983-09-14 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機 |
| US4467359A (en) * | 1982-04-15 | 1984-08-21 | Sanyo Electric Co., Ltd. | Horizontal synchronizing circuit |
| EP0121004B1 (de) * | 1983-03-26 | 1986-03-26 | Deutsche ITT Industries GmbH | Digitalschaltung zur Synchronisierung eines FBAS-Signals |
| GB2140239B (en) * | 1983-05-18 | 1986-10-08 | Sony Corp | Television frame signal synchronizing circuits |
| JPS6021683A (ja) * | 1983-07-18 | 1985-02-04 | Sony Corp | テレビジヨン受像機 |
| US4639780A (en) * | 1985-04-01 | 1987-01-27 | Rca Corporation | Television synchronizing apparatus |
-
1985
- 1985-04-01 US US06/718,365 patent/US4639780A/en not_active Expired - Lifetime
-
1986
- 1986-03-25 EP EP86302178A patent/EP0197699B1/en not_active Expired - Lifetime
- 1986-03-25 AU AU55206/86A patent/AU587019B2/en not_active Ceased
- 1986-03-25 ES ES553368A patent/ES8707838A1/es not_active Expired
- 1986-03-25 FI FI861267A patent/FI82344C/fi not_active IP Right Cessation
- 1986-03-25 AT AT86302178T patent/ATE90493T1/de active
- 1986-03-25 DE DE86302178T patent/DE3688535T2/de not_active Expired - Lifetime
- 1986-04-01 CA CA000505583A patent/CA1258901A/en not_active Expired
- 1986-04-01 JP JP61076434A patent/JP2607065B2/ja not_active Expired - Lifetime
- 1986-04-01 KR KR1019860002462A patent/KR940011062B1/ko not_active IP Right Cessation
-
1993
- 1993-11-04 JP JP5301239A patent/JP2895369B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-19 HK HK98102293A patent/HK1003241A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| FI861267A0 (fi) | 1986-03-25 |
| JP2607065B2 (ja) | 1997-05-07 |
| EP0197699A2 (en) | 1986-10-15 |
| ATE90493T1 (de) | 1993-06-15 |
| JPS61230472A (ja) | 1986-10-14 |
| ES553368A0 (es) | 1987-08-16 |
| CA1258901A (en) | 1989-08-29 |
| FI82344B (fi) | 1990-10-31 |
| FI82344C (fi) | 1991-02-11 |
| ES8707838A1 (es) | 1987-08-16 |
| KR940011062B1 (ko) | 1994-11-22 |
| DE3688535T2 (de) | 1994-02-10 |
| HK1003241A1 (en) | 1998-10-16 |
| US4639780A (en) | 1987-01-27 |
| EP0197699B1 (en) | 1993-06-09 |
| KR860008676A (ko) | 1986-11-17 |
| FI861267A (fi) | 1986-10-02 |
| AU5520686A (en) | 1986-10-09 |
| AU587019B2 (en) | 1989-08-03 |
| DE3688535D1 (de) | 1993-07-15 |
| JPH0774978A (ja) | 1995-03-17 |
| EP0197699A3 (en) | 1988-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2895369B2 (ja) | テレビジョン装置 | |
| US5818416A (en) | Image size adjusting apparatus for a digital display monitor | |
| US4514760A (en) | Digital television receiver with time-multiplexed analog-to-digital converter | |
| JP3400968B2 (ja) | 偏向装置 | |
| US5686968A (en) | Synchronizing signal generation circuit | |
| US5068717A (en) | Method and apparatus for synchronization in a digital composite video system | |
| JPH08265602A (ja) | ディジタルビデオ信号の同期方法及びその方法を適用する装置 | |
| US5245414A (en) | Video signal synchronizer for a video signal in luminance and chrominance component form | |
| US5815214A (en) | Oscillatory signal generator arrangement | |
| US6097446A (en) | Digital television signal flow regulation | |
| JP4089727B2 (ja) | Ｏｓｄ挿入回路 | |
| JP3050896B2 (ja) | ハイビジョン受信機 | |
| JP2723856B2 (ja) | のこぎり波信号データ生成回路 | |
| JP3008382B2 (ja) | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 | |
| KR20000010316A (ko) | 수평동기용 위상고정루프 | |
| KR940009585B1 (ko) | 시간축 오차 보정장치의 제어신호 발생회로 | |
| JP2573727B2 (ja) | ビデオ信号用ｐｌｌ回路 | |
| JP2000092507A (ja) | クロック周波数変換回路及びその変換方法並びにクロック 周波数変換機能を備えた受像装置 | |
| JPS6327180A (ja) | フイ−ルドメモリ装置 | |
| JPH0787356A (ja) | 同期信号発生装置 | |
| JPH0531352B2 (ja) | ||
| KR20020088773A (ko) | 영상신호 흔들림 보정 장치 | |
| JPH1042257A (ja) | 画像表示制御回路 | |
| JPS63220677A (ja) | 水平ドライブ信号発生回路 | |
| JP2001078133A (ja) | 映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |