JP3219604B2 - 標準信号判定装置 - Google Patents
標準信号判定装置Info
- Publication number
- JP3219604B2 JP3219604B2 JP19860794A JP19860794A JP3219604B2 JP 3219604 B2 JP3219604 B2 JP 3219604B2 JP 19860794 A JP19860794 A JP 19860794A JP 19860794 A JP19860794 A JP 19860794A JP 3219604 B2 JP3219604 B2 JP 3219604B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- standard
- frame
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【０００１】
【産業上の利用分野】この発明はテレビジョン受像機等
において入力テレビジョン信号が標準信号か否かを判定
する装置に関する。
において入力テレビジョン信号が標準信号か否かを判定
する装置に関する。
【０００２】
【従来の技術】画像処理分野において、デジタル信号処
理技術を用いて表示画像の品位を向上させる試みが数多
くなされている。しかしながら、デジタル信号処理技術
は入力テレビジョン信号が標準信号の場合に本来の機能
を果たすもので、非標準信号が入力された場合、往々に
して処理結果画像に破綻をきたすことがある。そのた
め、画像処理装置の多くは、デジタル信号処理技術本来
の特長を生かすように、入力テレビジョン信号が標準の
場合とそうでない場合に分けて、その信号処理内容を変
えている。
理技術を用いて表示画像の品位を向上させる試みが数多
くなされている。しかしながら、デジタル信号処理技術
は入力テレビジョン信号が標準信号の場合に本来の機能
を果たすもので、非標準信号が入力された場合、往々に
して処理結果画像に破綻をきたすことがある。そのた
め、画像処理装置の多くは、デジタル信号処理技術本来
の特長を生かすように、入力テレビジョン信号が標準の
場合とそうでない場合に分けて、その信号処理内容を変
えている。
【０００３】例えば、ＮＴＳＣ信号を飛び越し走査から
順次走査に変換するための補間信号を作成する場合、入
力テレビジョン信号の走査線数が標準のときは、フィー
ルド間もしくはフィールド内で作成処理された画像を動
き量に応じて合成した信号を補間信号とするが、ＶＴＲ
特殊再生など入力テレビジョン信号の走査線数が標準と
は異なるときは、フィールド内で作成処理された画像の
みの信号を補間信号としている。
順次走査に変換するための補間信号を作成する場合、入
力テレビジョン信号の走査線数が標準のときは、フィー
ルド間もしくはフィールド内で作成処理された画像を動
き量に応じて合成した信号を補間信号とするが、ＶＴＲ
特殊再生など入力テレビジョン信号の走査線数が標準と
は異なるときは、フィールド内で作成処理された画像の
みの信号を補間信号としている。
【０００４】また、ＰＡＬ、ＳＥＣＡＭ、ＮＴＳＣの各
方式のテレビジョン信号を記録再生できるＶＴＲに用い
られるモニタ受像機にあっては、各方式のテレビジョン
信号におけるフィールド周波数の違いを判定するフィー
ルド判別回路を設け、その判別出力に基づいて受信モー
ドを切換える必要がある。
方式のテレビジョン信号を記録再生できるＶＴＲに用い
られるモニタ受像機にあっては、各方式のテレビジョン
信号におけるフィールド周波数の違いを判定するフィー
ルド判別回路を設け、その判別出力に基づいて受信モー
ドを切換える必要がある。
【０００５】そこで、入力テレビジョン信号の走査線数
が標準か否かを判定する方法として、特開昭５６−１０
４５７７号公報に示されるように、入力テレビジョン信
号から分離した垂直同期信号間、フィールドからフィー
ルドもしくはフレームからフレームに含まれる走査線数
を水平同期信号を用いてカウントすることが考えられて
いる。
が標準か否かを判定する方法として、特開昭５６−１０
４５７７号公報に示されるように、入力テレビジョン信
号から分離した垂直同期信号間、フィールドからフィー
ルドもしくはフレームからフレームに含まれる走査線数
を水平同期信号を用いてカウントすることが考えられて
いる。
【０００６】
【発明が解決しようとする課題】ところで上記の垂直同
期信号と水平同期信号は、入力テレビジョン信号から信
号振幅で映像信号が分離された後、ローパスフィルタ
（積分回路）とハイパスフィルタ（微分回路）を用いて
周波数分離により取り出される。しかしながら、分離し
た信号を直接用いることは少なく、垂直同期信号として
は分離した信号をブロッキング発振器等で再生した信号
を用い、水平同期信号としてはＡＦＣ回路で平均化した
ものや、分離した水平同期信号にＰＬＬ回路により位相
追従させたクロックを分周した信号を用いることが多
い。
期信号と水平同期信号は、入力テレビジョン信号から信
号振幅で映像信号が分離された後、ローパスフィルタ
（積分回路）とハイパスフィルタ（微分回路）を用いて
周波数分離により取り出される。しかしながら、分離し
た信号を直接用いることは少なく、垂直同期信号として
は分離した信号をブロッキング発振器等で再生した信号
を用い、水平同期信号としてはＡＦＣ回路で平均化した
ものや、分離した水平同期信号にＰＬＬ回路により位相
追従させたクロックを分周した信号を用いることが多
い。
【０００７】しかしながら、同期信号の分離は、等化パ
ルス、Ｓ／Ｎ、映像レベルの変動などの影響で分離ミス
が生じ易く、さらに、発振器特性の変動や、ＡＦＣ回
路、ＰＬＬ回路の過渡応答により、入力信号がＳ／Ｎの
悪い信号の場合や、時間軸変動成分を持つ家庭用ＶＴＲ
からの信号の場合には、再生した垂直同期信号や水平同
期信号はジッター成分を含んでしまう。
ルス、Ｓ／Ｎ、映像レベルの変動などの影響で分離ミス
が生じ易く、さらに、発振器特性の変動や、ＡＦＣ回
路、ＰＬＬ回路の過渡応答により、入力信号がＳ／Ｎの
悪い信号の場合や、時間軸変動成分を持つ家庭用ＶＴＲ
からの信号の場合には、再生した垂直同期信号や水平同
期信号はジッター成分を含んでしまう。
【０００８】このジッター成分を含んだ垂直同期信号や
水平同期信号を判定装置に用いようとすると、垂直同期
信号と水平同期信号間の位相差が小さい場合には、ジッ
ターにより、垂直同期信号と水平同期信号の位相関係が
時間軸上で前後するため、フィールドからフィールドも
しくはフレームからフレームに含まれる走査線数を水平
同期信号を用いてカウントした結果が誤り、標準信号で
も非標準信号と判定してしまうという欠点があった。
水平同期信号を判定装置に用いようとすると、垂直同期
信号と水平同期信号間の位相差が小さい場合には、ジッ
ターにより、垂直同期信号と水平同期信号の位相関係が
時間軸上で前後するため、フィールドからフィールドも
しくはフレームからフレームに含まれる走査線数を水平
同期信号を用いてカウントした結果が誤り、標準信号で
も非標準信号と判定してしまうという欠点があった。
【０００９】この発明は、上記の入力信号がＳ／Ｎの悪
い信号の場合や、時間軸変動成分を持つ家庭用ＶＴＲか
らの信号の場合にも走査線数を正しく判定できる標準信
号判定装置を得ることを目的としている。
い信号の場合や、時間軸変動成分を持つ家庭用ＶＴＲか
らの信号の場合にも走査線数を正しく判定できる標準信
号判定装置を得ることを目的としている。
【００１０】
【課題を解決するための手段】入力テレビジョン信号か
ら垂直同期信号と水平同期信号を分離する手段と、水平
同期信号に位相追従させたクロック信号を発生する手段
と、垂直同期信号によってリセットされ、クロック信号
を分周して標準垂直同期信号を作成する分周手段と、標
準垂直同期信号から判定信号を作成する手段と、垂直同
期信号と判定信号によって判定結果を得る手段と、分周
手段のリセット入力への垂直同期信号の入力を許可或い
は禁止する入力禁止手段とを備え、入力テレビジョン信
号が標準信号であると判定され、一旦分周手段が同期さ
れた後は、入力禁止手段が分周手段のリセット入力への
垂直同期信号の入力を禁止し、分周手段は自走し、入力
テレビジョン信号が標準信号ではないと判定されたきに
は、入力禁止手段が分周手段のリセット入力への垂直同
期信号の入力を許可することを特徴とする。
ら垂直同期信号と水平同期信号を分離する手段と、水平
同期信号に位相追従させたクロック信号を発生する手段
と、垂直同期信号によってリセットされ、クロック信号
を分周して標準垂直同期信号を作成する分周手段と、標
準垂直同期信号から判定信号を作成する手段と、垂直同
期信号と判定信号によって判定結果を得る手段と、分周
手段のリセット入力への垂直同期信号の入力を許可或い
は禁止する入力禁止手段とを備え、入力テレビジョン信
号が標準信号であると判定され、一旦分周手段が同期さ
れた後は、入力禁止手段が分周手段のリセット入力への
垂直同期信号の入力を禁止し、分周手段は自走し、入力
テレビジョン信号が標準信号ではないと判定されたきに
は、入力禁止手段が分周手段のリセット入力への垂直同
期信号の入力を許可することを特徴とする。
【００１１】
【作用】入力テレビジョン信号から垂直同期信号と水平
同期信号が分離され、水平同期信号に位相追従させたク
ロック信号が発生され、分周手段が、垂直同期信号によ
ってリセットされクロック信号を分周して標準垂直同期
信号を作成し、標準垂直同期信号から判定信号が作成さ
れ、垂直同期信号と判定信号によって判定結果が得ら
れ、入力禁止手段が、分周手段のリセット入力への垂直
同期信号の入力を許可或いは禁止し、入力テレビジョン
信号が標準信号であると判定され、一旦分周手段が同期
された後は、入力禁止手段が分周手段のリセット入力へ
の垂直同期信号の入力を禁止し、分周手段は自走し、入
力テレビジョン信号が標準信号ではないと判定されたき
には、入力禁止手段が分周手段のリセット入力への垂直
同期信号の入力を許可するので、Ｓ／Ｎの悪い信号や、
時間軸変動成分を持つ家庭用ＶＴＲからの信号が入力さ
れたとしても、垂直同期信号と水平同期信号の位相関係
が時間軸上で前後するようなジッター成分を含んだ垂直
同期信号や水平同期信号を判定装置に用いても、走査線
数を正しく判定できるように働く。さらに、過去の判定
結果により作成する判定信号を変更できるための手段を
具備することで、より安定した判定結果を得ることがで
きる。
同期信号が分離され、水平同期信号に位相追従させたク
ロック信号が発生され、分周手段が、垂直同期信号によ
ってリセットされクロック信号を分周して標準垂直同期
信号を作成し、標準垂直同期信号から判定信号が作成さ
れ、垂直同期信号と判定信号によって判定結果が得ら
れ、入力禁止手段が、分周手段のリセット入力への垂直
同期信号の入力を許可或いは禁止し、入力テレビジョン
信号が標準信号であると判定され、一旦分周手段が同期
された後は、入力禁止手段が分周手段のリセット入力へ
の垂直同期信号の入力を禁止し、分周手段は自走し、入
力テレビジョン信号が標準信号ではないと判定されたき
には、入力禁止手段が分周手段のリセット入力への垂直
同期信号の入力を許可するので、Ｓ／Ｎの悪い信号や、
時間軸変動成分を持つ家庭用ＶＴＲからの信号が入力さ
れたとしても、垂直同期信号と水平同期信号の位相関係
が時間軸上で前後するようなジッター成分を含んだ垂直
同期信号や水平同期信号を判定装置に用いても、走査線
数を正しく判定できるように働く。さらに、過去の判定
結果により作成する判定信号を変更できるための手段を
具備することで、より安定した判定結果を得ることがで
きる。
【００１２】
【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。
詳細に説明する。
【００１３】図１は本願発明の第１実施例を示すブロッ
ク図である。
ク図である。
【００１４】図１において、入力テレビジョン信号から
分離した垂直同期信号VDは入力端子1 に加わる。この垂
直同期信号VDは、既述のように、ローパスフィルタで分
離した垂直同期信号をブロッキング発振器で再生したも
のである。
分離した垂直同期信号VDは入力端子1 に加わる。この垂
直同期信号VDは、既述のように、ローパスフィルタで分
離した垂直同期信号をブロッキング発振器で再生したも
のである。
【００１５】さて、入力端子1 より入力された垂直同期
信号VDは、２分周器3 で分周されてＮＴＳＣのカラー信
号の場合には、繰返し周波数が29.97 ／ｓのフレームパ
ルスとなる。
信号VDは、２分周器3 で分周されてＮＴＳＣのカラー信
号の場合には、繰返し周波数が29.97 ／ｓのフレームパ
ルスとなる。
【００１６】このフレームパルスは波形整形回路4 で波
形整形が行われる。波形整形回路4には、端子２に加わ
る周波数がｎｆh のクロック信号も加えられている。こ
のクロック信号は、既述のように、ハイパスフィルタに
よって分離した周波数がｆhの水平同期信号をＰＬＬ回
路によってｎ倍の周波数であるｎｆh に位相追従させて
形成したものである。ここで、ｎ＝910 に選択される。
なお、この場合のｎｆh という周波数の値は色副搬送波
の周波数ｆscの４倍に選択される。波形整形回路4 の出
力である被整形フレームパルス（ａ）は、そのパルス幅
が１クロック幅のものにされる。波形整形回路4 として
は公知の回路を用いることができる。被整形フレームパ
ルス（ａ）は図２に示す。
形整形が行われる。波形整形回路4には、端子２に加わ
る周波数がｎｆh のクロック信号も加えられている。こ
のクロック信号は、既述のように、ハイパスフィルタに
よって分離した周波数がｆhの水平同期信号をＰＬＬ回
路によってｎ倍の周波数であるｎｆh に位相追従させて
形成したものである。ここで、ｎ＝910 に選択される。
なお、この場合のｎｆh という周波数の値は色副搬送波
の周波数ｆscの４倍に選択される。波形整形回路4 の出
力である被整形フレームパルス（ａ）は、そのパルス幅
が１クロック幅のものにされる。波形整形回路4 として
は公知の回路を用いることができる。被整形フレームパ
ルス（ａ）は図２に示す。
【００１７】次に、この被整形フレームパルス（ａ）
は、後に詳述する入力禁止回路5 を介して、ｎ分周器6
のトリガ入力に加わる。
は、後に詳述する入力禁止回路5 を介して、ｎ分周器6
のトリガ入力に加わる。
【００１８】ｎ分周器6 は一例として計数値がｎに設定
されたカウンタを用いた分周比がｎの分周器であって、
端子２に加わる周波数がｎｆh のクロック信号を計数
し、所定値ｎに達したときに発生させるカウントアップ
パルスか、もしくは入力禁止回路5 を経由するフレーム
パルス（ａ）によって計数値が０にリセットされる時の
パルスを出力するようになっている。この場合、ｎ＝91
0 に設定されている。従って、出力は被整形フレームパ
ルス（ａ）に同期した標準水平同期パルス（ｂ）とな
る。標準水平同期パルス（ｂ）を図２に示す。
されたカウンタを用いた分周比がｎの分周器であって、
端子２に加わる周波数がｎｆh のクロック信号を計数
し、所定値ｎに達したときに発生させるカウントアップ
パルスか、もしくは入力禁止回路5 を経由するフレーム
パルス（ａ）によって計数値が０にリセットされる時の
パルスを出力するようになっている。この場合、ｎ＝91
0 に設定されている。従って、出力は被整形フレームパ
ルス（ａ）に同期した標準水平同期パルス（ｂ）とな
る。標準水平同期パルス（ｂ）を図２に示す。
【００１９】この標準水平同期パルス（ｂ）は次いでカ
ウント回路7 に加わる。このカウント回路7 は、ｎ分周
器６の出力を計数するものであり、そして端子２に加わ
るｎｆh の周波数のクロック信号によってタイミングを
とられている。カウント回路７は、その計数値ｍがＮＴ
ＳＣ方式の場合はｍ＝525 に設定されており、分周比が
525 の分周器として機能する。従って、カウント回路7
では、標準水平パルス（ｂ）を計数し、入力信号が標準
信号ならば当然入力が予想される位相に標準フレームパ
ルス（ｃ）を作成する。標準フレームパルス（ｃ）を図
２に示す。
ウント回路7 に加わる。このカウント回路7 は、ｎ分周
器６の出力を計数するものであり、そして端子２に加わ
るｎｆh の周波数のクロック信号によってタイミングを
とられている。カウント回路７は、その計数値ｍがＮＴ
ＳＣ方式の場合はｍ＝525 に設定されており、分周比が
525 の分周器として機能する。従って、カウント回路7
では、標準水平パルス（ｂ）を計数し、入力信号が標準
信号ならば当然入力が予想される位相に標準フレームパ
ルス（ｃ）を作成する。標準フレームパルス（ｃ）を図
２に示す。
【００２０】なお、このカウンタ回路7 はその計数値が
ｍ’＝524 のときにも出力（ｄ）を作成するように設計
されている。これは一例としてデコーダを付加して、計
数値がｍ’＝524 のときに出力を生成するようにしても
よい。この出力（ｄ）も図２に示す。
ｍ’＝524 のときにも出力（ｄ）を作成するように設計
されている。これは一例としてデコーダを付加して、計
数値がｍ’＝524 のときに出力を生成するようにしても
よい。この出力（ｄ）も図２に示す。
【００２１】この標準フレームパルス（ｃ）及び出力
（ｄ）は、判定信号作成回路8 に加わる。この判定信号
作成回路８の詳細は後に記述するが、ここでは図２の波
形（ｅ）に示すような判定信号（ｅ）を出力する。
（ｄ）は、判定信号作成回路8 に加わる。この判定信号
作成回路８の詳細は後に記述するが、ここでは図２の波
形（ｅ）に示すような判定信号（ｅ）を出力する。
【００２２】この判定信号（ｅ）は、標準水平パルス
（ｂ）を計数したものである出力（ｄ）（これは標準フ
レームパルス（ｃ）より水平同期パルスの１周期前のも
のである。）の前縁から位相τ1 =ｐ1 ／（ｎｆh ）だ
け遅れて１レベルから０レベルとなり、標準フレームパ
ルス（ｃ）より水平同期パルスの１周期後の水平同期の
前縁に先立ってτ1 ＝ｐ1 ／（ｎｆh ）だけ早くに、０
レベルから１レベルになるものである。従って、その０
レベルである期間の幅はτ2 ＝２（ｎ−ｐ1 ）／ｎｆh
となる。
（ｂ）を計数したものである出力（ｄ）（これは標準フ
レームパルス（ｃ）より水平同期パルスの１周期前のも
のである。）の前縁から位相τ1 =ｐ1 ／（ｎｆh ）だ
け遅れて１レベルから０レベルとなり、標準フレームパ
ルス（ｃ）より水平同期パルスの１周期後の水平同期の
前縁に先立ってτ1 ＝ｐ1 ／（ｎｆh ）だけ早くに、０
レベルから１レベルになるものである。従って、その０
レベルである期間の幅はτ2 ＝２（ｎ−ｐ1 ）／ｎｆh
となる。
【００２３】判定信号（ｅ）は判定回路9 に加わる。判
定回路9 には被整形フレームパルス（ａ）も加わる。判
定回路9 では、判定信号（ｄ）と被整形フレームパルス
（ａ）との位相関係より、入力信号が標準信号か否かを
判定する。
定回路9 には被整形フレームパルス（ａ）も加わる。判
定回路9 では、判定信号（ｄ）と被整形フレームパルス
（ａ）との位相関係より、入力信号が標準信号か否かを
判定する。
【００２４】判定回路9 は、一例として、公知のＤフリ
ップフロップによって構成され、そのクロック端子には
被整形フレームパルス（ａ）が加わり、Ｄ端子には判定
信号（ｅ）が加わる。そして、このＤフリップフロップ
のクロック端子にフレームパルス（ａ）が加わるとき
に、Ｄ端子に加わっている判定信号（ｄ）が０レベルの
ときは、判定信号10が０となり、Ｄフリップフロップの
クロック端子にフレームパルス（ａ）が加わるときにＤ
端子に加わり判定信号（ｄ）が１レベルのとき、判定信
号10は１になるように設定されている。
ップフロップによって構成され、そのクロック端子には
被整形フレームパルス（ａ）が加わり、Ｄ端子には判定
信号（ｅ）が加わる。そして、このＤフリップフロップ
のクロック端子にフレームパルス（ａ）が加わるとき
に、Ｄ端子に加わっている判定信号（ｄ）が０レベルの
ときは、判定信号10が０となり、Ｄフリップフロップの
クロック端子にフレームパルス（ａ）が加わるときにＤ
端子に加わり判定信号（ｄ）が１レベルのとき、判定信
号10は１になるように設定されている。
【００２５】さて、入力禁止回路5 に戻って、判定信号
作成回路8 の出力である判定信号（ｅ）は入力禁止回路
５にも加えられる。そして、判定信号（ｅ）は、先ず第
一に、判定信号（ｅ）が零レベルにあるときには、被整
形パルス（ａ）が入力禁止回路5 を通過するのを禁止す
るものである。別の言葉でいうと、判定信号（ｅ）はそ
れが１レベルにあるときは、被整形パルス（ａ）が入力
禁止回路を通過するのを許容するものである。
作成回路8 の出力である判定信号（ｅ）は入力禁止回路
５にも加えられる。そして、判定信号（ｅ）は、先ず第
一に、判定信号（ｅ）が零レベルにあるときには、被整
形パルス（ａ）が入力禁止回路5 を通過するのを禁止す
るものである。別の言葉でいうと、判定信号（ｅ）はそ
れが１レベルにあるときは、被整形パルス（ａ）が入力
禁止回路を通過するのを許容するものである。
【００２６】更に、この入力禁止回路5 を通過した被整
形パルス（ａ）はｎ分周器6 をリセットするが、カウン
ト回路7 の出力も強制的に同期せしめて誤動作の防止を
図るために、ｎ分周器6 及びカウンタ回路7 の出力は入
力禁止回路5 に帰還される。
形パルス（ａ）はｎ分周器6 をリセットするが、カウン
ト回路7 の出力も強制的に同期せしめて誤動作の防止を
図るために、ｎ分周器6 及びカウンタ回路7 の出力は入
力禁止回路5 に帰還される。
【００２７】従って、入力禁止回路5 は次の論理回路に
よって構成することができる。即ち、被整形フレームパ
ルス（ａ）、標準水平同期パルス（ｂ）、標準フレーム
パルス（ｃ）、判定信号（ｅ）をそれぞれａ、ｂ、ｃ、
ｅで表すとき、
よって構成することができる。即ち、被整形フレームパ
ルス（ａ）、標準水平同期パルス（ｂ）、標準フレーム
パルス（ｃ）、判定信号（ｅ）をそれぞれａ、ｂ、ｃ、
ｅで表すとき、
【００２８】
【数１】
【００２９】の論理計算を実現する論理回路により構成
することができる。なお、かかる論理回路は公知の方法
によって実現することができる。
することができる。なお、かかる論理回路は公知の方法
によって実現することができる。
【００３０】かくして、標準信号の場合であって、一旦
ｎ分周器6 が被整形フレームパルス（ａ）によってリセ
ット、即ち同期されると、後は被整形フレームパルス
（ａ）は入力禁止回路５を通過するのを禁止され、ｎ分
周器6 は自走して、すなわち自身のカウントアップパル
スで周期的にリセットされ、一連の標準水平同期パルス
を出力し続ける。そして、判定信号10の出力は０に維持
される。判定信号10が出力１を供給するときは、入力禁
止回路（ａ）を構成する禁止入力には信号が加わらない
ので、フレームパルス（ａ）は入力禁止回路（ａ）を通
過して、ｎ分周器6 をリセットする。そして、ｎ分周器
6 はこの新たなフレームパルス（ａ）に同期した水平パ
ルス（ｂ）を出力する。
ｎ分周器6 が被整形フレームパルス（ａ）によってリセ
ット、即ち同期されると、後は被整形フレームパルス
（ａ）は入力禁止回路５を通過するのを禁止され、ｎ分
周器6 は自走して、すなわち自身のカウントアップパル
スで周期的にリセットされ、一連の標準水平同期パルス
を出力し続ける。そして、判定信号10の出力は０に維持
される。判定信号10が出力１を供給するときは、入力禁
止回路（ａ）を構成する禁止入力には信号が加わらない
ので、フレームパルス（ａ）は入力禁止回路（ａ）を通
過して、ｎ分周器6 をリセットする。そして、ｎ分周器
6 はこの新たなフレームパルス（ａ）に同期した水平パ
ルス（ｂ）を出力する。
【００３１】図２においては、被整形フレームパルス
（ａ）、標準水平同期パルス（ｂ）及び標準フレームパ
ルス（ｃ）は負極性で表わし、判定信号（ｄ）のＬＯＷ
レベル、即ち０レベル期間内にあれば標準、なければ非
標準と図１の判定回路9 で判定していることは既述の通
りである。そのため、標準信号の判定のみならず、入力
信号がＳ／Ｎの悪い場合や、時間軸変動成分を持つ家庭
用ＶＴＲからの信号の場合であって、ジッターにより垂
直同期信号と水平同期信号の位相関係が時間軸上で多少
前後しても正しく判定できる。
（ａ）、標準水平同期パルス（ｂ）及び標準フレームパ
ルス（ｃ）は負極性で表わし、判定信号（ｄ）のＬＯＷ
レベル、即ち０レベル期間内にあれば標準、なければ非
標準と図１の判定回路9 で判定していることは既述の通
りである。そのため、標準信号の判定のみならず、入力
信号がＳ／Ｎの悪い場合や、時間軸変動成分を持つ家庭
用ＶＴＲからの信号の場合であって、ジッターにより垂
直同期信号と水平同期信号の位相関係が時間軸上で多少
前後しても正しく判定できる。
【００３２】図３は、判定結果で判定信号（ｄ）のロー
レベル期間に差を設けている様子を示している。例え
ば、判定結果が標準のとき、判定信号（ｅ）は図２に示
すようになる。そして、τ1 ＝ｐ1 ／（ｎｆh ）であ
り、０レベルである期間の幅はτ2 ＝２（ｎ−ｐ1 ）／
ｎｆh となることは既述の通りである。ここでｐ1 ＝10
0に設定される。判定結果が非標準のときは図３にしめ
すようになる。そして、τ3 ＝ｐ2 ／（ｎｆh ）であ
り、０レベルである期間の幅はτ4 ＝２（ｎ−ｐ2 ）／
ｎｆh であるが、但しｐ2 ＝600 に設定される。
レベル期間に差を設けている様子を示している。例え
ば、判定結果が標準のとき、判定信号（ｅ）は図２に示
すようになる。そして、τ1 ＝ｐ1 ／（ｎｆh ）であ
り、０レベルである期間の幅はτ2 ＝２（ｎ−ｐ1 ）／
ｎｆh となることは既述の通りである。ここでｐ1 ＝10
0に設定される。判定結果が非標準のときは図３にしめ
すようになる。そして、τ3 ＝ｐ2 ／（ｎｆh ）であ
り、０レベルである期間の幅はτ4 ＝２（ｎ−ｐ2 ）／
ｎｆh であるが、但しｐ2 ＝600 に設定される。
【００３３】このようにすると、図３から判るように、
入力信号を標準信号と判定し難くなるが、一旦入力信号
を標準信号と判定すると、図２から判るように、大きな
ジッターを含む垂直同期信号が入力されても、安定した
判定結果を得ることができる。
入力信号を標準信号と判定し難くなるが、一旦入力信号
を標準信号と判定すると、図２から判るように、大きな
ジッターを含む垂直同期信号が入力されても、安定した
判定結果を得ることができる。
【００３４】図４は、判定信号作成回路8 の詳細ブロッ
ク図である。
ク図である。
【００３５】判定信号作成回路8 は、判定信号の位相を
決めるカウンター12とパルス幅を決めるカウンター13を
主要な構成要素としている。カウンタ回路12及びカウン
タ回路13は端子２に加わる周波数がｎｆh のクロック信
号を計数する。但し、カウンタ回路12及びカウンタ回路
13の計数値はｐi 及び２（ｎ−ｐi ）に設定される。そ
して、ｐi の値は、カウント回路１２についてはセレク
タ11の可動接点から入力され、カウント回路13について
はセレクタ11から演算器14を介して入力される。なお、
カウント回路12は標準水平同期パルスを５２４回だけカ
ウントしたカウント回路7 の出力である出力信号（ｄ）
によって０にリセットされる。セレクタ11は単極双投ス
イッチであるが、これは電子スイッチによって実現され
る。セレクタ11の２個の固定接点は、ｐ1 ＝100 及びｐ
2 ＝600 の値を２進数の形で供給する端子に接続されて
いる。セレクタ11は端子１０の判定結果によって制御さ
れる。演算器１４はその入力に与えられるｐi の値か
ら、２（ｎ−ｐi ）を演算するものである。カウント回
路12及びカウント回路13の出力はそれぞれ混合器15の入
力に接続される。混合器15の出力は判定信号（ｅ）を与
える。
決めるカウンター12とパルス幅を決めるカウンター13を
主要な構成要素としている。カウンタ回路12及びカウン
タ回路13は端子２に加わる周波数がｎｆh のクロック信
号を計数する。但し、カウンタ回路12及びカウンタ回路
13の計数値はｐi 及び２（ｎ−ｐi ）に設定される。そ
して、ｐi の値は、カウント回路１２についてはセレク
タ11の可動接点から入力され、カウント回路13について
はセレクタ11から演算器14を介して入力される。なお、
カウント回路12は標準水平同期パルスを５２４回だけカ
ウントしたカウント回路7 の出力である出力信号（ｄ）
によって０にリセットされる。セレクタ11は単極双投ス
イッチであるが、これは電子スイッチによって実現され
る。セレクタ11の２個の固定接点は、ｐ1 ＝100 及びｐ
2 ＝600 の値を２進数の形で供給する端子に接続されて
いる。セレクタ11は端子１０の判定結果によって制御さ
れる。演算器１４はその入力に与えられるｐi の値か
ら、２（ｎ−ｐi ）を演算するものである。カウント回
路12及びカウント回路13の出力はそれぞれ混合器15の入
力に接続される。混合器15の出力は判定信号（ｅ）を与
える。
【００３６】標準信号を正常に受信している場合には、
既述のように、端子10の判定結果はロー信号、即ち０で
あって、このときはセレクタ11の可動接点は値ｐ1 ＝10
0 を与える固定接点に接続されており、カウント回路12
の計数値は100 に設定され、カウント回路13の計数値は
1620に設定されている。そして、混合器15の出力である
判定信号は図２に示すように幅の広いものである。
既述のように、端子10の判定結果はロー信号、即ち０で
あって、このときはセレクタ11の可動接点は値ｐ1 ＝10
0 を与える固定接点に接続されており、カウント回路12
の計数値は100 に設定され、カウント回路13の計数値は
1620に設定されている。そして、混合器15の出力である
判定信号は図２に示すように幅の広いものである。
【００３７】しかし乍ら、非標準と判定されて端子10の
判定結果がハイレベル、即ち１になると、セレクタ11の
可動接点は値ｐ2 ＝600 を与える固定接点に接続されて
おり、カウント回路12の計数値は600 に設定され、カウ
ント回路13の計数値は620 に設定されている。そして、
混合器15の出力である判定信号は図３に示すように幅の
狭いものとなる。
判定結果がハイレベル、即ち１になると、セレクタ11の
可動接点は値ｐ2 ＝600 を与える固定接点に接続されて
おり、カウント回路12の計数値は600 に設定され、カウ
ント回路13の計数値は620 に設定されている。そして、
混合器15の出力である判定信号は図３に示すように幅の
狭いものとなる。
【００３８】以上の説明においては、垂直同期信号を２
分周したフレームパルスの一方のみを用いているが、図
４に示す第２の実施例のように、２分周した垂直同期信
号それぞれに同一の回路17、18を用い、判定結果をＭＩ
Ｘ回路16で合成してもよい。この場合は、回路17、18に
与えられる２分周器３の出力はお互いに一垂直同期信号
期間ずれている。
分周したフレームパルスの一方のみを用いているが、図
４に示す第２の実施例のように、２分周した垂直同期信
号それぞれに同一の回路17、18を用い、判定結果をＭＩ
Ｘ回路16で合成してもよい。この場合は、回路17、18に
与えられる２分周器３の出力はお互いに一垂直同期信号
期間ずれている。
【００３９】この場合、装置の回路規模は倍になるが、
より安定した判定結果が得られる。即ち、回路17の判定
結果及び回路18の判定結果はＭＩＸ回路16に加えられ
て、最終的な判定結果を端子19に得る。ＭＩＸ回路16を
ＡＮＤ回路によって構成すると、一方の回路が標準と判
定して０を出力し、他方の回路が非標準と判定して１を
出力しても、最終の判定結果は標準の０となり、緩やか
な判定となる。これに反して、ＭＩＸ回路16をＯＲ回路
によって構成すると、一方の回路が標準と判定して０を
出力し、他方の回路が非標準と判定して１を出力する
と、最終の判定結果は非標準の１となり、厳しい判定と
なる。
より安定した判定結果が得られる。即ち、回路17の判定
結果及び回路18の判定結果はＭＩＸ回路16に加えられ
て、最終的な判定結果を端子19に得る。ＭＩＸ回路16を
ＡＮＤ回路によって構成すると、一方の回路が標準と判
定して０を出力し、他方の回路が非標準と判定して１を
出力しても、最終の判定結果は標準の０となり、緩やか
な判定となる。これに反して、ＭＩＸ回路16をＯＲ回路
によって構成すると、一方の回路が標準と判定して０を
出力し、他方の回路が非標準と判定して１を出力する
と、最終の判定結果は非標準の１となり、厳しい判定と
なる。
【００４０】また、垂直同期信号を分周したフレームパ
ルスではなく、垂直同期信号ごとに判定することも可能
である。その場合は、例えば、図１において、２分周器
3 を省き、ｎ分周器6 の分周比をｎ／２とする。
ルスではなく、垂直同期信号ごとに判定することも可能
である。その場合は、例えば、図１において、２分周器
3 を省き、ｎ分周器6 の分周比をｎ／２とする。
【００４１】更に、図１中の、カウント回路7 のカウン
ト値を５２５ではなくて、６２５とすれば、ＰＡＬ又は
ＳＥＣＡＭを標準方式とする方式の判定に転用できる。
入力信号方式の識別装置にもなることはもちろんであ
る。
ト値を５２５ではなくて、６２５とすれば、ＰＡＬ又は
ＳＥＣＡＭを標準方式とする方式の判定に転用できる。
入力信号方式の識別装置にもなることはもちろんであ
る。
【００４２】
【発明の効果】以上のように本発明の構成によれば、入
力信号がＳ／Ｎの悪い信号の場合や、時間軸変動成分を
持つ家庭用ＶＴＲからの信号の場合にも走査線数を正し
く判定できる標準信号判定装置を簡単な構成で得ること
ができる。
力信号がＳ／Ｎの悪い信号の場合や、時間軸変動成分を
持つ家庭用ＶＴＲからの信号の場合にも走査線数を正し
く判定できる標準信号判定装置を簡単な構成で得ること
ができる。
【図１】本発明の第１の実施例に係る標準信号判定装置
を示すブロック図である。
を示すブロック図である。
【図２】本発明の第１の実施例に係る標準信号判定装置
の各部信号を示すタイミングチャート図である。
の各部信号を示すタイミングチャート図である。
【図３】本発明の第１の実施例に係る標準信号判定装置
の各部信号を示す別のタイミングチャート図である。
の各部信号を示す別のタイミングチャート図である。
【図４】第１の実施例に係る標準信号判定装置の判定信
号作成回路の詳細ブロック図である。
号作成回路の詳細ブロック図である。
【図５】本発明の第２の実施例に係る標準信号判定装置
のブロック図である。
のブロック図である。
１：垂直同期信号入力端子 ２：水平同期信号のｎ倍の周波数クロック入力端子 ３：２分周器 ４：波形整形回路 ５：入力禁止回路 ６：ｎ分周器 ７：カウント回路 ８：判定信号作成回路 ９：判定回路 １０：判定結果出力端子 １１：データ選択器 １２、１３：カウント回路 １４：演算器 １５：混合器
フロントページの続き (56)参考文献 特開 昭53−135513（ＪＰ，Ａ) 特開 平６−217325（ＪＰ，Ａ) 特開 平４−237290（ＪＰ，Ａ) 特開 昭63−16779（ＪＰ，Ａ) 特開 昭56−104577（ＪＰ，Ａ) 実開 昭59−180567（ＪＰ，Ｕ) 実開 平２−92284（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/46 H04N 5/04 H04N 9/00
Claims (4)
- 【請求項１】 入力テレビジョン信号から垂直同期信号
と水平同期信号を分離する手段と、水平同期信号に位相
追従させたクロック信号を発生する手段と、垂直同期信
号によってリセットされ、クロック信号を分周して標準
垂直同期信号を作成する分周手段と、標準垂直同期信号
から判定信号を作成する手段と、垂直同期信号と判定信
号によって判定結果を得る手段と、分周手段のリセット
入力への垂直同期信号の入力を許可或いは禁止する入力
禁止手段とを備え、入力テレビジョン信号が標準信号であると判定され、一
旦分周手段が同期された後は、入力禁止手段が分周手段
のリセット入力への垂直同期信号の入力を禁止し、分周
手段は自走し、入力テレビジョン信号が標準信号ではな
いと判定されたきには、入力禁止手段が分周手段のリセ
ット入力への垂直同期信号の入力を許可することを特徴
とする 入力テレビジョン信号が標準信号か否かを判定す
る標準信号判定装置。 - 【請求項２】 入力テレビジョン信号から垂直同期信号
と水平同期信号を分離する手段と、水平同期信号に位相
追従させたクロック信号を発生する手段と、垂直同期信
号を２分周してフレーム信号を作成する手段と、フレー
ム信号によってリセットされ、クロック信号を分周して
標準フレーム信号を作成する分周手段と、標準フレーム
信号から判定信号を作成する手段と、フレーム信号と判
定信号によって判定結果を得る手段と、分周手段のリセ
ット入力へのフレーム信号の入力を許可或いは禁止する
入力禁止手段とを備え、入力テレビジョン信号が標準信号であると判定され、一
旦分周手段が同期された後は、入力禁止手段が分周手段
のリセット入力へのフレーム信号の入力を禁止し、分周
手段は自走し、入力テレビジョン信号が標準信号ではな
いと判定されたきには、入力禁止手段が分周手段のリセ
ット入力へのフレーム信号の入力を許可することを特徴
とする 入力テレビジョン信号が標準信号か否かを判定す
る標準信号判定装置。 - 【請求項３】 入力テレビジョン信号から垂直同期信号
と水平同期信号を分離する手段と、水平同期信号に位相
追従させたクロック信号を発生する手段と、垂直同期信
号を２分周して、その一方の位相からフレーム信号を作
成する手段と、クロック信号を分周して標準フレーム信
号を作成する手段と、標準フレーム信号から判定信号を
作成する手段と、フレーム信号と判定信号によって判定
結果を得る手段とを備える第１の回路と、垂直同期信号
を２分周したその他方の位相からフレーム信号を作成す
る手段と、クロック信号を分周して標準フレーム信号を
作成する手段と、標準フレーム信号から判定信号を作成
する手段と、フレーム信号と判定信号によって判定結果
を得る手段とを備える第２の回路とを具備し、更に第１
の回路と第２の回路の判定結果を論理積あるいは論理和
によって混合して最終の判定結果を得る混合手段を具備
する標準信号判定装置。 - 【請求項４】 垂直同期信号から判定信号を作成する手
段は、入力テレビジョン信号が標準信号と判定される場
合には期間の長い判定信号を出力し、入力テレビジョン
信号が標準信号ではないと判定される場合には期間の短
い判定信号を出力することを特徴とする請求項１乃至３
のいずれか１項に記載の標準信号判定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19860794A JP3219604B2 (ja) | 1994-08-23 | 1994-08-23 | 標準信号判定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19860794A JP3219604B2 (ja) | 1994-08-23 | 1994-08-23 | 標準信号判定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0865596A JPH0865596A (ja) | 1996-03-08 |
| JP3219604B2 true JP3219604B2 (ja) | 2001-10-15 |
Family
ID=16394013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19860794A Expired - Fee Related JP3219604B2 (ja) | 1994-08-23 | 1994-08-23 | 標準信号判定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3219604B2 (ja) |
-
1994
- 1994-08-23 JP JP19860794A patent/JP3219604B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0865596A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821112A (en) | Detection circuit for detecting standard television signals and nonstandard television signals | |
| US4635099A (en) | Apparatus for detecting nonstandard video signals | |
| US4688094A (en) | Reference signal reproduction apparatus | |
| US4468687A (en) | Television synchronizing signal reproducing apparatus | |
| JP3555372B2 (ja) | 同期処理回路 | |
| JP3219604B2 (ja) | 標準信号判定装置 | |
| WO1991017631A1 (en) | Method and apparatus for synchronization in a digital composite video system | |
| US4977445A (en) | Sync-signal reproducing circuit for use in television receiver | |
| US4701800A (en) | Scanning line position control system for shifting the position of scanning lines to improve photographic reproduction quality | |
| KR0147851B1 (ko) | 위상 고정 부반송파 재생기 | |
| US5402243A (en) | Regenerating circuit of synchronizing signals for standard video signals | |
| US4845563A (en) | Vertical driving pulse generating circuit | |
| JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
| EP0767589A2 (en) | Clock signal generator | |
| JP2714221B2 (ja) | テレビジョン方式判別装置 | |
| JP2997013B2 (ja) | 垂直同期再生回路 | |
| EP0290183B1 (en) | Pal video signal processing device | |
| JP3050896B2 (ja) | ハイビジョン受信機 | |
| JP2579775B2 (ja) | クロック切替装置 | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
| JPH04172772A (ja) | マスキングパルス生成回路 | |
| JP3196448B2 (ja) | 色信号マスク回路 | |
| JP2809746B2 (ja) | 標準信号判別回路 | |
| JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
| US5159439A (en) | Circuit for controlling delay time between luminance and chrominance signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |