KR0147851B1 - 위상 고정 부반송파 재생기 - Google Patents

위상 고정 부반송파 재생기

Info

Publication number
KR0147851B1
KR0147851B1 KR1019900007411A KR900007411A KR0147851B1 KR 0147851 B1 KR0147851 B1 KR 0147851B1 KR 1019900007411 A KR1019900007411 A KR 1019900007411A KR 900007411 A KR900007411 A KR 900007411A KR 0147851 B1 KR0147851 B1 KR 0147851B1
Authority
KR
South Korea
Prior art keywords
signal
pulse
frequency
generating
reset
Prior art date
Application number
KR1019900007411A
Other languages
English (en)
Other versions
KR900019487A (ko
Inventor
신이찌 시라쯔찌
Original Assignee
에릭 피. 허맨
알 씨 에이 라이센싱 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에릭 피. 허맨, 알 씨 에이 라이센싱 코포레이션 filed Critical 에릭 피. 허맨
Publication of KR900019487A publication Critical patent/KR900019487A/ko
Application granted granted Critical
Publication of KR0147851B1 publication Critical patent/KR0147851B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/87—Regeneration of colour television signals
    • H04N9/89—Time-base error compensation
    • H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/45—Generation or recovery of colour sub-carriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division

Abstract

내용 없음

Description

위상 고정 부반송파 재생기
제1도는 주파수 fsc의 색 부반송파 신호 Fsc와 주파수 fc 의 추가 반송파 신호 Fc사이의 관계를 도시하는 타이밍 다이어그램.
제2도는 수평 동기 신호 H SYNC 및 색 부반송파 신호 사이의 위상 관계를 나타내는 타이밍 다이어그램.
제3도는 본 발명의 원리에 따라 구성된 위상-고정 부반송파 재생기의 블럭 다이어그램.
제4도는 제3도에 도시된 초기화 펄스 발생기의 실시예를 나타내는 블럭 다이어그램.
제5도는 제4도에 도시된 초기화 펄스 발생기의 동작을 이해하는데 필요한 타이밍 챠트.
* 도면의 주요부분에 대한 부호의 설명
10 : 초기화 펄스 발생기 12 : 판독 어드레스 카운터
14 : 디코더 16 : 메모리
22 : 윈도우 게이트 회로
본 발명은 고 해상도 텔레비젼 시스템에 사용될 수 있는 위상 고정 부반송파를 재생하는 위상 고정 부반송파 재생기에 관한 것이다.
최근에는, 종래의 칼라 텔레비젼 수상기와 양립할 수 있으며 고 해상도 영상을 제공하는 고 해상도 텔레비젼(이하 EDTV 라고함) 시스템 개발에 많은 노력이 있어왔다. 일반적으로 EDTV 시스템에 있어서, 해상도를 향상시키기 위하여 종래 TV 시스템과 비교되어 더 많은 정보가 처리된다. 이 때문에, EDTV 시스템에 있어서는 통상의 색 부반송파에 추가의 부반송파가 사용되고 있다. 상기 추가 부반송파는, 예를 들면 주파수의 상하 변환을 위해 사용되고 있고 또한 변조된 주파수로서도 사용되고 있다. 추가 부반송파의 예시적 한 사용예는 1987년 12월 29일에 출원번호 제 139,340호로서 M.A.Isnardi에 의해 미국 특허 및 상표국에 출원된 고 해상도 와이드스크린 텔레비젼 신호 처리 시스템 이라고 하는 명칭의 미국 특허 출원에 기술되어있다. 이러한 추가 반송파는 시스템의 신호전송 및 수신측 양쪽에서 사용된다. 상기 경우 신호 수신측에 재생된 추가 부반송파는 신호 전송측에서 추가 부반송파와 예정된 위상 관계로서 재생되지 않으면 안된다.
그러므로 어떤 시스템에서는 전송측으로부터 전송되는 추가 부반송파를 재생할 때, 수신측에 사용되는 위상 기준 정보를 보내는 것을 고려하고 있다. 그러나, 별도의 시스템에 있어서는, 채널 대역폭의 제한 또는 수평 블랭킹 주기에서 충분한 공간의 부족 때문에, 추가 부반송파를 재생할 때 사용위상 기준 정보를 보내는데에 어려움이 있다. 그러므로 위상 기준 정보를 전송하는 것 없이 신호 전송 및 수신측 사이에서 소정의 위상 관계를 갖는 추가 부반송파를 재생할 수 있는 부반송파 재생기를 제공하는 것이 바람직하다. 또한, 상기 부반송파 재생기는 위상 고정되어 있으며, 비교적 간단한 회로로 구성하는 것이 바람직하다.
본 발명의 원리에 따라서, 입력 신호에 대해 소정의 관계를 갖는 신호를 발생하는 장치는 상기 입력 신호의 싸이클을 카운팅하는 카운터를 포함한다. 카운터로 부터의 카운트 값은 어드레스 값으로서 메모리 회로에 제공된다. 메모리 회로는 카운터에 의해 인가된 연속적인 어드레스 값에 응답하는 필요한 주파수를 갖는 신호를 제공하도록 선 프로그램된다. 본 발명의 양호한 실시예에 따라서, 추가 부반송파의 주파수는, 합성 비디오 신호의 색 부반송파 주파수에 최대의 공통 크기를 갖도록 선택된다. 추가 부반송파는 합성 비디오 신호의 색 버스트에 대해 소정의 위상 관계를 갖는 것을 추정할 수 있다. 상기 실시예에서는, 색 버스트에 고정된 색 부반송파 신호 위상과 수평 동기 신호를 수신하도록 접속되며, 초기화 펄스를 제공하는 클럭 신호에 응답하는 장치가 제공된다. 초기화 펄스를 수신하도록 접속되며 클럭 신호에 응답하는 카운터는, 메모리 판독 어드레스 신호를 발생하도록 배치된다. 재생될 추가 부반송파를 재생하는 일련의 샘플된 데이타를 선프로그램시킨 메모리 수단은 부반송파 신호를 재생하는 메모리 판독 어드레스 신호를 수신하도록 결합된다.
다음 설명에 있어서, 설명의 편의상 추가 부반송파 주파수 fc는 NTSC텔레비젼 시스템에서 수평 라인 주파수 fH의 1/2 정수배이며, 합성 비디오 신호는 색 부반송파 주파수 (3.58 MHZ)의 4배율로 샘플된다고 가정한다. 표준 NTSC TV신호에 있어서, 색 부반송파 주파수는 수평 라인 주파수 FH의 455/2배로 설정된다. 주파수 fc 및 fsc는 다음 식에 의해 주어진다.
Figure kpo00002
Figure kpo00003
여기서, N=정수이다. 가장 큰 공통 배수 K가 추가 부반송파 주파수 fc와 색 부반송파 주파수 fsc 사이에 존재한다면, 식(1) 및 (2)은 아래와 같이 나타난다.
Figure kpo00004
Figure kpo00005
여기서, n 및 m는 정수이다.
식(3) 및 (4)으로부터,
다음식이 유도된다.
Figure kpo00006
제1도는 주파수 fsc의 색 부반송파 신호 Fc와 주파수 fc의 추가 부반송파 신호 Fsc사이의 주파수 관계를 도시한다. 제1도에 도시된 작은 원은 샘플링 포인트를 표시한다. 제1도로부터 알 수 있는 바와 같이, 주파수 fc의 부반송파 신호 Fc의 n 싸이클은, 주파수 fsc의 색 부반송파 신호의 m싸이클에 대응한다. 그러므로 합성 비디오 신호의 버스트 성분의 4fsc의 주파수에서 위상 고정 샘플링 클럭을 발생하는데 사용된다면, 주파수 fc의 신호 Fc는, 신호 Fc의 n 싸이클이 4m 샘플 데이타로 구성되는 일련의 샘플된 데이타를 반복적으로 사용함으로써 재생된다. 예를들면, 추가 부반송파의 주파수 fc는 수평 라인 주파수의 1/2의 385배 (N=385)로 선택된다.
Figure kpo00007
Figure kpo00008
또 다른 한편
Figure kpo00009
그러므로 n=11, 및 m=13
상기 경우, 부반송파 신호 Fc의 11 싸이클은 52샘플로 구성된다.
또다른 예에서, 추가 부반송파의 주파수 fc가 수평 라인 주파수의 1/2의 637 배(N=637)로 선택될 때,
Figure kpo00010
한편,
Figure kpo00011
따라서, n=7, m=5가 된다.
상기 경우, 부반송파 신호 Fc의 7싸이클은 20 샘플로 구성된다.
다음에, 위상 동기의 원리를 기술한다. fH/2의 기수배의 주파수를 갖는 신호와, 수직 동기 신호 사이의 위상 관계는 4필드마다 순환한다. 또한, fH/2의 기수배의 주파수를 갖는 신호와 수평 동기 신호 사이의 위상 관계는 2수평 라인 주기마다 반복한다. 그러므로, 4-필드 시퀀스를 갖는 신호는 2수평 라인 주기마다, 색 부반송파와 수평 동기 신호 사이의 위상 관계를 검출하고, 나머지 위상 관계를 기초로한 주파수 fc를 갖는 신호의 위상을 설정함으로써 발생될 수 있다.
제2도는 수평 동기 신호 H SYNC와 색 부반송파 신호 Fsc 사이의 위상 관계를 도시한다. 제2도에 도시된 바와 같이, 색 부반송파 Fsc가 수평 동기 신호 H SYNC 의 하강 엣지(falling edge)로부터 2T 내로로 상승한 경우와 2T 후 하강엣지로부터 상승한 경우는 매 수평 라인 주기마다 발생한다. (T는 클럭 Fsc 주기의 1/4)그러므로, 수평 동기 신호 H SYNC의 하강엣지로부터 2T 내로 상승하는 색 부반송파 신호의 상승(rising) 엣지에서 시작하며 추가 부반송파 신호 Fc의 위상에 대응하는 샘플 값을 선결정함으로써, (즉, 값은 신호 전송측에서 선결정된다) 4-필드 시퀀스가 유지될 수 있고 fH/2의 기수배 주파수를 갖는 추가 부반송파 신호 fc는 신호 전송 및 수신측 사이에서 선결정되는 위상 관계하에서 재생된다.
또한 fH/2의 우수배인 주파수를 갖는 신호와 수평 동기 신호 사이의 위상 관계는 1수평 라인 주기마다 동일하며, fH/2의 기수배인 주파수를 갖는 신호의 경우나 마찬가지로 4-필드 시퀀스를 갖는 신호는, 2 수평 라인 주기마다 한번씩 색 부반송파와 수평 동기 신호 사이의 위상 관계를 검출하고, 검출된 위상 관계를 기초로한 주파수 fc를 갖는 신호의 위상을 결정함으로써 발생한다.
제3도는 본 발명의 원리에 따라 구성된 위상 고정 부반송파 재생기의 블럭 다이어그램을 도시한다. 초기화 펄스 발생기(10)는 합성 비디오 신호의 색 버스트에 고정되는 위상일 수도 있는 색 부반송파 신호 Fsc, 및 수평 동기 신호 H SYNC를 수신하며, 색 버스트에 고정된 4fsc 위상의 주파수를 갖는 클럭 신호 CLK 제어하에서 초기화 펄스 IP를 발생한다. 상기 초기화펄스 IP는 판독 어드레스 카운터(12)에 인가된다. 상기 판독 어드레스 카운터(12)는 초기화 펄스 IP에 의해 초기화되며 4fsc주파수를 갖는 펄스 클럭 신호 CLK의 제어하에서 제로부터 카운트를 시작한다. 판독 어드레스 카운터(12)로부터의 카운트 값 출력 CVO은 판독 어드레스로써 판독 전용 메모리(ROM)일 수도 있는 메모리(16)에 인가된다.
판독 어드레스 카운터(12)로부터의 카운트 값 출력 CVO는 또한 디코더(14)에 인가된다. 판독 어드레스 카운터(12)로부터의 출력이 4m-1일때, 판독 어드레스 카운터(12)를 리세트하기 위해 상기 디코더(14)는 리세트 펄스 RP를 발생한다.
리세트 펄스 RP를 수신할 때, 판독 어드레스 카운터(12)는 리세트 펄스 후 즉시 클럭 펄스와 동기로 리세트되여, 제로부터 카운팅을 다시 시작하고 상기 카운터(12)가 4m-1까지 카운트한 후 다시 리세트 된다. 상기 메모리(16)는 재생될 추가 부반송파 신호를 표시하며 일련의 샘플된 데이타를 갖는 연속적인 어드레스 장소 0, 1, 2---4m-2, 4m-1에서 선프로그램된다. 메모리(16)로 부터 판독되는 샘플된 데이타로 구성되는 재생된 부반송파 신호 Fc의 시작점 즉, 초기화 펄스는 초기화 펄스 발생기(10)로부터 발생된 초기화 펄스 IP에 의해 결정된다.
제4도는 제3도에 도시된 초기화 펄스 발생기(10)의 양호한 실시예를 도시한다. 상기 초기화 펄스 발생기(10)는 카운터(20), 윈도우 게이트 회로(22), 디코더(24), 펄스형성 회로(34), 및 펄스 신장 회로(40)를 포함한다. 상기 펄스형성 회로(34)는 지연 소자(26, 28), 인버터 회로(30) 및 AND 게이트(32)를 포함한다. 펄스 신장 회로(40)는 지연 소자(36) 및 NAND 게이트(38)를 포함한다. (각 지연 소자(26, 28, 또는 36)의 지연 시간은 1T, 즉, 1/4 fsc이다) 또한, 초기화 펄스 발생기(10)는 NAND 게이트(42), AND 게이트(44) 및 지연소자(46)를 포함한다. 지연 소자(46)는 시스템에서 요구되는 처리 시간을 보상하기 위해 제공된다.
제4도에 도시된 회로의 동작은 제5도에 도시된 타이밍 챠트를 참조하여 기술하기로 한다. 첫번째로 시스템이 준비 상태로 들어가지전에 동작을 기술한다(예를 들면, 전원이 온으로 되거나 또는 수신 채널이 변화될 때) 수평 동기 신호 H SYNC의 부방향성 변이(negative- going transition)에 응답하는 펄스 형성 회로(34)는, 엣지 펄스 HEP를 발생한다. 동기화 이전에, 윈도우 게이트 회로(22)로부터의 윈도우 게이트 신호 WGP가 제5도에 도시된 바와 같이 하이레벨, 주기동안, 엣지 펄스 HEP는 발생한다. 그러므로 부방향성 리세트 펄스 RP1는 엣지 펄스 HEP와 동시에 NAND 게이트(42)에 의해 발생 된다.
상기 시스템은 카운터(20)가 부방향성 리세트 펄스 RP1에 의해 리세트될 때 준비상태로 된다. 또한, 카운터(20)가 RPI에 의해 리세트된 후 윈도우 게이트 회로(22)는 윈도우 게이트 신호 WGP의 한 부분을 발생한다. 카운터(20)가 리세트 펄스 RP1에 의해 리세트된 후 발생되는 연속적인 엣지 펄스 HEP는, 윈도우 게이트 회로(22)로부터의 윈도우 게이트 신호 WGP가 로우레벨일 때, 발생된다. 그 결과 시스템이 준비상태로 된후, 엣지 펄스 HEP는 윈도우 게이트 신호 WGP에 의해 억제된다.
다음에는 시스템이 준비상태로 된 후의 동작을 기술한다. 부방향성 수평 동기 신호 H SYNC는, 펄스 형성회로(34)의 지연 소자(26)에 인가된다. 지연 소자(26)에 의해 1T(즉, 1/4 fsc)만큼 지연된 수평 동기 신호 H SYNC는 상호 병렬로 접속된 인버터 회로(30)와 지연 소자 (28)에 인가된다.
지연 소자(28) 및 인버터 회로(30)로부터 발생된 출력 신호는 각각 AND 게이트(32)에 인가된다. 그러므로, AND 게이트(32)는 1T의 펄스폭을 가지며 수평 동기 신호 H SYNC의 하강 엣지로 부터 1T 만큼 지연되는 정방향 펄스 HEP를 발생한다. 상기 펄스는 제5도에서 HEP로 도시된다. 상기 정방향 펄스는 NAND 게이트(42)의 한 입력 단자에 인가된다. 윈도우 게이트 회로(22)로부터의 게이트 신호 WGP는 NAND 게이트(42)의 다른 입력 단자에 인가된다. 윈도우 게이트 회로(22)는 카운터(20)로 부터 카운트값 출력 CVO를 수신하고 그것을 디코드하여 윈도우 게이트 신호 WGP를 발생한다. 상기 실시예에서, 윈도우 게이트 회로(22)는 카운트 값 출력 CVO이 908,909,0 및 1일때 4-클럭-주기 간격 동안 저-레벨 윈도우 게이트 신호 WGP를 발생한다. 시스템이 준비 상태일때 상기 저-레벨 게이트 신호 WGP는 수평 동기 신호 H SYNC의 엣지 펄스 HEP를 억제하여, 카운터(20)는 리세트 펄스 RP1에 의해 리세트되지 않는다.
이것은 신호 H SYNC에서 주파수 편차가 유효하지 않는한 카운터(20)가 엣지 펄스 HEP와 동기로 리세트 되지 않도록 한다.
카운터(20)는 4fsc의 주파수를 갖는 클럭 신호 CLK에 의해 클럭되며, 1 수평 라인 주기동안 발생된 카운트 펄스가 사용된다. 카운터(20)로부터의 카운트 값 출력 CVO는 디코더 및 윈도우 게이트 회로(22)에 인가된다.
디코더(24)는 카운터(20)로부터 카운터 값 출력 CVO을 디코드하며, 상기 실시예에서, 카운트 값이 909 일때 1T(1/4 fsc)의 펄스폭을 갖는 리세트 펄스 RP2를 카운터(20)의 제2리세트 입력 단자 RET2에 인가한다. 카운터(20)는 제2리세트 입력 단자 RET2에 인가된 리세트 펄스 RP2 다음에 즉시 발생된 클럭 펄스에 의해 0으로 리세트된다. 준비상태의 동작에서, 엣지 펄스 HEP에 의해 카운터(20)를 리세트하는 것은 윈도우 게이트 신호 WGP에 의해 억제됨으로, 카운터(20)는 단지 리세트 펄스 RP2에 의해서만 리세트된다. 상기 방법으로 카운터(20)는 클럭 신호 CLK의 제어하에서 0부터 909까지 카운트를 반복한다.
디코더(24)로부터의 출력은 1T 씩 펄스폭을 신장시키는 펄스 신장 회로(40)에 인가된다. 특히, 디코더(24)로부터의 출력은 NAND게이트(38) 제1입력 단자에 직접 인가되며, 1T 지연을 갖는 지연 소자(36)를 통해 NAND게이트(38)의 제2입력 단자에 인가된다. 그 결과 제5도에 RP2'로 도시된 바와 같이 2T 펄스폭을 갖는 정방향 출력 펄스가 NAND게이트(38)로부터 얻어진다. 상기 출력 펄스는 매 수평 라인 주기마다 발생되어 AND게이트(44)의 제1입력 단자에 인가된다. 색 버스트에 고정된 위상을 갖는 색 부반송파 신호 Fsc는 AND게이트(44)의 제2입력 단자에 인가된다. 상기 실시예에서, 색 부반송파는 제5도에 도시된 바와 같이 1T 펄스폭을 갖는 펄스 체인으로 형성되는 것을 측정할 수 있다. 제2도와 연관하여 앞에서 언급된 바와 같이, 색 부반송파 신호 Fsc는 매 수평 라인 주기마다 2T내로 수평 동기 신호 H SYNC의 하강엣지를 상승시킨다. 그러므로 AND 게이트(44)는 2수평 라인 주기에 한번씩 1T펄스폭을 갖는 펄스 신호폭을 발생한다. 상기 펄스 신호는 초기화 펄스 1P 로써 시스템에 필요한 위상을 조정하는 지연 소자(46)를 통해 제3도에 도시된 판독 어드레스 카운터(12)에 인가된다.
본 발명에 따른 실시예가 기술되었다. 그러나, 다양한 수정도 고려될 수도 있다. 위상이 매 필드마다 반전되는 필드 교호 부반송파 Fc'를 재생하는데 있어서, 필드 구별 신호를 발생하며 우수 필드로부터 기수 필드까지 기수 필드까지 위상을 반전시키기 위하여 종래 필드 구별 회로를 사용함으로써 재생될 수 있다.
(왜냐하면, 수평 및 수직 동기 신호 사이의 위상 관계는 기수 및 우수 필드에서 다르기 때문이다) 필드 교호 부반송파 신호 Fc' 를 발생하기 위한 교호 방법은 우수 및 기수 필드에 대응하는 샘플된 데이타를 메모리에 기억시켜 판독 어드레스 신호의 한 부분으로 필드 구별 신호를 인가시키는 것이다. 상기 방법으로 샘플된 데이타는 각각 기수 및 우수 필드에 따라 판독될 수 있다.

Claims (6)

  1. 주파수 fsc의 신호에 고정된 주파수 fc 위상 신호를 발생하는 위상 고정 주파수 신호 발생기는, (여기서, fc는 fsc의 n/m 배와 동일하며, n와 m 정수). K배 주파수 fsc의 클럭 신호를 수신하는 단자와; (K는 정수) 상기 클럭 신호에 응답하여, 일련의 메모리 판독 어드레스 값을 반복적으로 발생하도록 연속적인 모듈로 k x m을 카운팅하는 카운터(12, 14)와, 주파수 fc신호의 진폭 값에 대응하는 각 어드레스 위치에서 데이타를 갖도록 프로그램되며, 상기 어드레스 값에 응답하여 출력측에서 주파수 fc 신호의 2진 표시를 나타내는 일련의 데이타를 제공하는 메모리 수단(16)를 구비하는 위상 고정 주파수 신호 발생기.
  2. 제1항에 있어서, 상기 메모리 판독 어드레스 값을 발생하는 상기 카운터는, 상기 출력 단자에 접속되며 소정의 카운트 값을 검출하고 그것에 응답하는 리세트 신호를 발생하는 디코더와; 상기 리세트 펄스를 상기 최소한 하나의 리세트 입력 단자에 접속시키는 수단을 구비하는 위상 고정 주파수 신호 발생기.
  3. 제2항에 있어서, 색 버스트에 고정된 위상인 주파수 fc의 신호와 수평 동기 신호를 수신하도록 접속되며 상기 클럭 신호에 응답하여 초기화 펄스를 발생하는 초기화 펄스 발생 수단과; 상기 초기화 펄스를 최소한 하나의 리세트 입력 단자에 접속시키는 수단을 더 구비하는 위상 고정 주파수 신호 발생기.
  4. 클럭 신호를 수신하는 단자와; 색 버스트에 고정된 위상인 색 부반송파 신호와 수평 동기 신호를 수신하도록 접속되며, 상기 클럭 신호에 응답하여 초기화 펄스를 발생하는 초기화 펄스 발생 수단과; 상기 초기화 펄스를 수신하도록 접속되고 상기 클럭 신호에 응답하며, 클럭 신호 주기 배수와 동일한 주기를 갖는 주기적인 메모리 판독 어드레스 신호를 발생하는 수단과; 재생될 주파수 신호의 진폭값을 표시하는 일련의 샘플된 데이타로 각각의 메모리 위치에 프로그램된 메모리 수단으로서, 상기 메모리 수단은 상기 메모리 판독 어드레스 신호를 수신하도록 접속되며, 클럭 신호 주기 배수와 동일한 상기 각 주기내에서 상기 샘플된 데이타로 구성되는 소정수의 주파수 신호의 사이클을 발생하는 메모리 수단을 구비하는 주파수 고정 신호 발생기.
  5. 제5항에 있어서, 상기 메모리 판독 어드레스 신호를 발생하는 수단은, 최소한 하나의 리세트 입력단자, 클럭 입력 단자를 가지며 그리고 상기 메모리 판독 어드레스 신호에 대응하는 카운트 값을 제공하는 출력 단자를 갖은 카운터와; 상기 출력 단자에 접속되며 소정의 카운트 값을 검출하고 그것에 응답하여 리세트 신호를 발생하는 디코더와; 상기 초기화 펄스와 상기 리세트 펄스를 최소한 하나의 리세트 입력 단자에 접속시키는 수단을 구비하는 주파수 고정 신호 발생기.
  6. 제5항에 있어서, 상기 초기화 펄스 발생 수단은, 카운팅 수단을 포함하는 상기 클럭 신호에 응답하여 소정의 간격으로 펄스 신호를 발생하는 수단과; 상기 펄스 신호 및 상기 색 부반송파 신호에 응답하여 상기 색 부반송파 신호의 소정 위상에 따라 초기화 펄스를 제공하는 수단을 구비하는 주파수 고정 신호 발생기.
KR1019900007411A 1989-05-26 1990-05-23 위상 고정 부반송파 재생기 KR0147851B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP131715 1989-05-26
JP1131715A JP2896901B2 (ja) 1989-05-26 1989-05-26 位相固定された副搬送波再生回路
JP1-131715 1989-05-26

Publications (2)

Publication Number Publication Date
KR900019487A KR900019487A (ko) 1990-12-24
KR0147851B1 true KR0147851B1 (ko) 1998-09-15

Family

ID=15064508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900007411A KR0147851B1 (ko) 1989-05-26 1990-05-23 위상 고정 부반송파 재생기

Country Status (7)

Country Link
US (1) US5021872A (ko)
JP (1) JP2896901B2 (ko)
KR (1) KR0147851B1 (ko)
CA (1) CA2016463C (ko)
DE (1) DE4016420C2 (ko)
FR (1) FR2647620B1 (ko)
GB (1) GB2234123B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583562A (en) * 1993-12-03 1996-12-10 Scientific-Atlanta, Inc. System and method for transmitting a plurality of digital services including imaging services
US5621472A (en) * 1994-04-01 1997-04-15 Apple Computer, Inc. System for inexpensive phase coherent subcarrier generation
US6008858A (en) * 1996-12-06 1999-12-28 Ati Technologies, Inc Video timing generation
US6313772B1 (en) 1999-08-24 2001-11-06 Thomson Licensing S.A. Complex carrier signal generator for determining cyclic wave shape
US7336748B2 (en) * 2003-12-23 2008-02-26 Teradyne, Inc. DDS circuit with arbitrary frequency control clock

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1455821A (en) * 1972-11-02 1976-11-17 British Broadcasting Corp Generation and monitoring of freuqencies related by a rational ratio
JPS56160157A (en) * 1980-04-22 1981-12-09 Sony Corp Bit clock reproducing circuit
US4316219A (en) * 1980-07-17 1982-02-16 Rca Corporation Synchronizing circuit adaptable for various TV standards
JPS57142093A (en) * 1981-02-27 1982-09-02 Toshiba Corp Digital chrominance signal generator
US4541061A (en) * 1982-10-13 1985-09-10 Minnesota Mining And Manufacturing Company Data clocking circuitry for a scanning apparatus
GB2136247B (en) * 1983-02-04 1986-06-11 Sony Corp Digital pal colour television signal demodulators
US4614973A (en) * 1983-04-08 1986-09-30 Tektronix, Inc. Method and apparatus for generating timing pulses
US4670786A (en) * 1984-04-26 1987-06-02 Qsi Systems, Inc. Video-camera synchronizing system
DE3686439T2 (de) * 1985-04-12 1993-03-04 Tektronix Inc Digitale phasenregelschleifen.
US4628286A (en) * 1985-04-17 1986-12-09 Rca Corporation Digital frequency modulator
US4652832A (en) * 1985-07-05 1987-03-24 Motorola, Inc. Frequency resolution in a digital oscillator
US4635279A (en) * 1985-07-25 1987-01-06 Rca Corporation Arrangement for coherently generating sinusoids of different frequencies, and angle modulation data receiver using the arrangement
US4661850A (en) * 1986-01-31 1987-04-28 Rca Corporation Progressive scan television system with interlaced inter-field sum and difference components
JPS62189894A (ja) * 1986-02-17 1987-08-19 Hitachi Ltd 搬送波信号の多重，再生回路
US4694326A (en) * 1986-03-28 1987-09-15 Rca Corporation Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency
US4694327A (en) * 1986-03-28 1987-09-15 Rca Corporation Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop
US4686560A (en) * 1986-05-30 1987-08-11 Rca Corporation Phase locked loop system including analog and digital components
US4719505A (en) * 1986-09-19 1988-01-12 M/A-Com Government Systems, Inc. Color burst regeneration
US4769691A (en) * 1987-03-02 1988-09-06 Rca Licensing Corporation Burst locked oscillator with side-lock protection
GB8721565D0 (en) * 1987-09-14 1987-10-21 Rca Corp Video signal processing system
JP2584459B2 (ja) * 1987-10-15 1997-02-26 リーダー電子株式会社 複合映像信号のｓｃ／ｈ位相測定装置

Also Published As

Publication number Publication date
FR2647620A1 (fr) 1990-11-30
GB9011755D0 (en) 1990-07-18
CA2016463A1 (en) 1990-11-26
FR2647620B1 (fr) 1994-01-14
GB2234123A (en) 1991-01-23
DE4016420C2 (de) 2002-08-01
JPH0310589A (ja) 1991-01-18
CA2016463C (en) 2001-01-30
DE4016420A1 (de) 1990-11-29
GB2234123B (en) 1993-05-05
KR900019487A (ko) 1990-12-24
US5021872A (en) 1991-06-04
JP2896901B2 (ja) 1999-05-31

Similar Documents

Publication Publication Date Title
US4169659A (en) Multiple standard television sync generator
JPH0783466B2 (ja) 順次走査表示装置
US4821112A (en) Detection circuit for detecting standard television signals and nonstandard television signals
JPH02143688A (ja) 異種ビデオ・フォーマット識別装置
US5410357A (en) Scan converter and method
KR0147851B1 (ko) 위상 고정 부반송파 재생기
US4531147A (en) Digital memory color framing circuit
JPH051943B2 (ko)
WO1991017631A1 (en) Method and apparatus for synchronization in a digital composite video system
CN1112753A (zh) 锁相环的鉴相器
US4631587A (en) Field responsive vertical pulse generator
JP2579998B2 (ja) 同期信号再生回路
US4975767A (en) NTSC/PAL subcarrier based H-lock with color framing and detection
US4772937A (en) Skew signal generating apparatus for digital TV
US5311296A (en) Video signal generator circuit and video image processing device using the same
JP3480573B2 (ja) ビデオ信号処理装置
JPS5842999B2 (ja) カラ−・テレビジョン装置
US6433829B1 (en) Signal processing apparatus for setting up vertical blanking signal of television set
US5021871A (en) Conversion circuit for removing line-by-line phase alternation
JPH0453365A (ja) フィールド判定補正装置
JPH0231553B2 (ko)
KR0165479B1 (ko) 복합영상신호 생성을 위한 동기신호 생성장치
GB2225519A (en) Teletext data encoding/decoding method
KR880000809Y1 (ko) 스텝신호 발생장치
JP3219604B2 (ja) 標準信号判定装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100512

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee