FR2647620A1 - Regenerateur de sous-porteuse verrouillee en phase - Google Patents
Regenerateur de sous-porteuse verrouillee en phase Download PDFInfo
- Publication number
- FR2647620A1 FR2647620A1 FR9006526A FR9006526A FR2647620A1 FR 2647620 A1 FR2647620 A1 FR 2647620A1 FR 9006526 A FR9006526 A FR 9006526A FR 9006526 A FR9006526 A FR 9006526A FR 2647620 A1 FR2647620 A1 FR 2647620A1
- Authority
- FR
- France
- Prior art keywords
- signal
- frequency
- pulse
- reset
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/45—Generation or recovery of colour sub-carriers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Television Systems (AREA)
Abstract
L'invention concerne un générateur d'un signal de fréquence verrouillé en phase qui comprend une borne de réception d'un signal d'horloge. Selon l'invention, un moyen générateur d'impulsions d'initialisation 10 couplé pour recevoir un signal de sous-porteuse couleur verrouillé en phase sur une salve couleur et un signal de synchronisation horizontale répond au signal d'horloge pour produire une impulsion d'initialisation; un moyen 12, 14 couplé pour recevoir l'impulsion d'initialisation répond au signal d'horloge en produisant un signal d'adresse de lecture en mémoire et une mémoire 16, programmée à des emplacements respectifs de mémoire par une série de données échantillonnées représentant un signal de fréquence à produire laquelle fréquence est en une relation prédéterminée avec celle du signal d'horloge, est couplée pour recevoir le signal d'adresse de lecture en mémoire et produire le signal de fréquence consistant en la donnée échantillonnée. L'invention s'applique notamment à la télévision.
Description
La présente invention se rapporte à un régénérateur de sous-porteuse
verrouillée en phase qui régénère une sous-porteuse verrouillée en phase que l'on peut utiliser dans des systèmes de télévision à définition étendue. Récemment, un grand effort a été dirigé vers le développement de systèmes de télévision à définition étendue (que l'on appellera ci-après EDTV) qui sont compatibles avec les récepteurs conventionnels de télévision en couleur et offrent également des images d'une définition étendue. En général, dans les systèmes EDTV, une plus grande information peut être traitée que dans des systèmes conventionnels de télévision, par exemple pour améliorer la résolution. A cette fin, des sous-porteuses additionnelles peuvent être utilisées dans les systèmes EDTV, en plus d'une sous-porteuse couleur normale. Les sous-porteuses additionnelles peuvent, par exemple, être utilisées pour la conversion vers le haut et vers le bas en fréquence et de plus en tant que porteuses modulées. Un exemple d'utilisation de sous-porteuses additionnelles est décrit dans la demande de brevet US No.139,340 intitulée "Extended Definition Widescreen Television Signal Processing System" déposée aux Etats Unis d'Amérique le 29 Décembre 1987 au nom de M.A. Isnardi. Ces sous-porteuses additionnelles sont utilisées à la fois aux extrémités de transmission et de réception de signaux du système. Dans ce cas, les sous-porteuses additionnelles régénérées au côté de réception du signal doivent être régénérées à une relation prédéterminée de phase avec les sous-porteuses
additionnelles au côté transmission du signal.
Par conséquent, dans certains systèmes, il est prévu d'envoyer une information de référence de phase utilisée du côté récepteur lorsque l'on régénère les sous-porteuses additionnelles transmises du côté transmission. Cependant, dans d'autres systèmes, il peut être difficile d'envoyer une information de référence de phase pour une utilisation pour la production des sous-porteuses additionnelles, à cause des restrictions sur la largeur de bande du canal ou le manque d'espace suffisant dans la période d'effacement horizontal. Il est par conséquent souhaitable de prévoir un régénérateur de sous-porteuse qui puisse régénérer les sousporteuses additionnelles avec la relation prédéterminée de phase entre les c8tés transmission et réception du signal sans transmettre l'information de référence de phase. Il est de plus souhaitable que ce régénérateur de sous-porteuse soit verrouillé en phase sur une référence connue et soit
d'une construction relativement simple.
Selon les principes généraux de cette invention, un appareil pour produire un signal ayant une relation prédéterminée avec un signal d'entrée comprend un compteur pour compter les cycles dudit signal d'entrée. Les valeurs de compte du compteur sont appliquées en tant que valeurs d'adresse à un circuit à mémoire. Le circuit à mémoire est préprogrammé pour produire un signal ayant la fréquence souhaitée en réponse à des valeurs successives d'adresse appliquées par le compteur. Selon un exemple d'un mode de réalisation de l'invention, la fréquence d'une sous-porteuse additionnelle est choisie de manière à pouvoir avoir un plus grand commun multiple avec la fréquence de la sous-porteuse couleur d'un signal vidéo composite. On suppose que la sous-porteuse additionnelle est en une relation prédéterminée de phase avec la salve couleur du signal vidéo composite. Dans ce mode de réalisation, un appareil est prévu qui est couplé pour recevoir un signal de sous- porteuse couleur verrouillée en phase sur la salve couleur et un signal de synchronisation horizontale et qui répond à un signal
d'horloge pour produire une impulsion d'initialisation.
Un compteur couplé pour recevoir l'impulsion d'initialisation et répondant au signal d'horloge est agencé pour produire un signal d'adresse de lecture en mémoire. Un moyen formant mémoire, préprogrammé d'une série de données échantillonnées représentant la sous-porteuse additionnelle à régénérer, est couplé pour recevoir le signal d'adresse de lecture en mémoire pour
régénérer le signal de sous-porteuse.
L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation et dans lesquels: - la figure 1 est un diagramme des temps montrant la relation entre un signal de sous-porteuse additionnelle Fc ayant la fréquence fc et un signal de sous-porteuse couleur Fsc ayant la fréquence fsc; - la figure 2 est un diagramme des temps montrant la relation de phase entre le signal de synchronisation horizontale H SYNC et le signal de sous-porteuse couleur Fsc; - la figure 3 donne un schéma bloc du régénérateur de sous-porteuse verrouillée en phase construit selon les principes de la présente invention; - la figure 4 donne un schéma bloc d'un mode de réalisation du générateur d'impulsions d'initialisation montré à la figure 3; et - la figure 5 est un diagramme des temps utiles à la compréhension du fonctionnement du générateur
d'impulsions d'initialisation montré à la figure 4.
Dans les explications qui suivent, on suppose, pour la facilité de l'explication, que la fréquence de la sous-porteuse additionnelle fc est un multiple entier de la moitié de la fréquence de balayage horizontal fH dans le système de télévision NTSC et que les signaux vidéo composites sont échantillonnés à une fréquence de quatre fois la fréquence de sousporteuse couleur fsc (3,58 MHz), c'est-à-dire 4fsc. Pour des signaux de télévision au standard NTSC, la fréquence de sous-porteuse couleur est établie à 455/2 fois la fréquence de balayage horizontal fH. Les fréquences fc et fsc peuvent être données par les équations suivantes: fc = (fH/2) x N (1) fsc = fH x 455/2 = (fH/2) x 455 (2) o N est un nombre entier positif. S'il existe un plus grand commun multiple K entre la fréquence de sous-porteuse additionnelle fc et la fréquence de sousporteuse couleur fsc, les équations (1) et (2) peuvent s'exprimer comme suit: fc = (fH/2) x (n*K) (3) fsc = (fH/2) x (m*K) (4)
o n et m sont des nombres entiers positifs.
Des équations (3) et (4), on peut dériver l'équation qui suit: fc/fsc = n/m (5) La figure 1 montre la relation de fréquence entre le signal de sous-porteuse additionnelle Fc à la fréquence fc et le signal de sousporteuse couleur Fsc à la fréquence fsc. Les petits cercles montrés à la figure 1 représentent les points d'échantillonnage. Comme on peut le voir sur la figure 1, n cycles du signal de sous-porteuse Fc à la fréquence fc correspondent aux m cycles du signal de sous-porteuse couleur Fsc à la fréquence fsc. Par conséquent, si la composante de salve du signal vidéo composite est utilisée pour produire un signal d'horloge d'échantillonnage verrouillé en phase à la fréquence de 4fsc, le signal Fc à la fréquence fc peut être régénéré en utilisant de manière répétée une série de données échantillonnées o les n cycles du signal Fc
se composent de 4m données échantillonnées.
Par exemple, quand la fréquence fc de la sous-porteuse additionnelle est choisie pour être de 385 (N = 385) fois 1/2 la fréquence de balayage horizontal, fc = (fH/2) x 385 = (fH/2) x 5 x 7 x 11
= 3,03 MHz.
par ailleurs, fsc = (fH/2) x 455
= (fH/2) x 5 x 7 x 13.
Par conséquent, n = 11, et m = 13.
Dans ce cas, 11 cycles du signal de
sous-porteuse Fc se composent de 52 échantillons.
Dans un autre exemple, quand la fréquence fc de la sous-porteuse additionnelle est choisie pour être de 637 (N = 637) fois 1/2 de la fréquence de balayage horizontal, fc = (fH/2) x 637 = (fH/2) x 7 x 7 x 13 = 5,01 MHz par ailleurs,
fsc = (fH/2) x 5 x 7 x 13.
Par conséquent, n = 7, et m = 5.
Dans ce cas, 7 cycles du signal de
sous-porteuse Fc se composent de 20 échantillons.
Ensuite, on expliquera le principe de la synchronisation des phases. La relation de phase entre un signal à une fréquence qui est un nombre impair de fois fH/2 et un signal de synchronisation verticale est cyclique toutes les quatre trames. De plus, la relation de phase entre un signal ayant une fréquence qui est un nombre impair de fois fH/2 et un signal de synchronisation horizontale se répète toutes les deux périodes d'une ligne horizontale. En conséquence, le signal ayant une séquence de quatre trames peut être produit en détectant la relation de phase entre la sous-porteuse couleur et le signal de synchronisation horizontale toutes les deux périodes de ligne horizontale et en établissant la phase du signal à la fréquence fc
sur la base de la relation résultante de phase.
La figure 2 montre la relation de phase entre le signal de synchronisation horizontale H SYNC et le signal de sous-porteuse couleur Fsc. Comme le montre la figure 2, le cas o la sous-porteuse couleur Fsc monte pendant 2T, d'un flanc tombant du signal de synchronisation horizontale H SYNC et le cas o elle montre après 2T à partir de son flanc tombant, se produisent à une période d'une ligne horizontale sur deux (o T est un quart de la période du signal d'horloge Fsc). Par conséquent, en prédéterminant une valeur d'échantillon, qui correspond à la phase du signal de sous-porteuse additionnelle Fc qui débute avec le flanc montant du signal de sous-porteuse couleur Fsc montant pendant 2T à partir du flanc descendant du signal de synchronisation horizontale H SYNC, (c'est-à-dire une valeur qui est prédéterminée du côté transmission du signal), la séquence de quatre trames peut être maintenue et le signal de sous-porteuse additionnelle Fc, dont la fréquence est un nombre impair de fois fH/2, peut être régénéré à la relation de phase prédéterminée entre les côtés transmission et réception du signal. Par ailleurs, la relation de phase entre le signal à une fréquence qui est un nombre pair de fois fH/2 et le signal de synchronisation horizontale est la même à chaque période d'une ligne horizontale et, comme dans le cas du signal dont la fréquence est un nombre impair de fois fH/2, il est évident que le signal ayant une séquence de quatre trames pourra être régénéré en détectant la relation de phase entre la sous-porteuse couleur et le signal de synchronisation horizontale pour deux périodes d'une ligne horizontale et en déterminant la phase du signal à la fréquence fc sur la base de la relation détectée de phase. La figure 3 donne un schéma bloc généralisé du régénérateur de sous-porteuse verrouillée en phase construit selon le principe de l'invention. Un générateur d'impulsions d'initialisation reçoit un signal de sous-porteuse couleur Fsc qui est supposé être verrouillé en phase sur la salve couleur du signal vidéo composite et un signal de synchronisation horizontale H SYNC, et produit une impulsion d'initialisation IP sous le contr8le d'un signal d'horloge CLK dont la fréquence est de 4fsc et qui est également verrouillé en phase sur la salve couleur. Cette impulsion d'initialisation IP est appliquée à un compteur 12 d'adresses de lecture. Le compteur 12 est initialisé par l'impulsion d'initialisation IP et il commence à compter à partir de zéro, sous le contr8le du signal d'horloge CLK, dont la fréquence est de 4fsc. La valeur de compte de sortie CVO, du compteur d'adresse de lecture 12, est appliquée en tant qu'adresse de lecture à une mémoire 16 qui peut être
une mémoire morte (ROM).
La valeur de compte CVO à la sortie du compteur d'adresses de lecture 12 est également appliquée à un décodeur 14. Le décodeur 14 produit une impulsion de remise à zéro RP pour remettre le compteur d'adresses de lecture 12 à zéro, quand la sortie de ce compteur devient 4m-1. A la réception de l'impulsion RP de remise à zéro, le compteur 12 est remis à zéro en synchronisme avec l'impulsion d'horloge immédiatement après l'impulsion de remise à zéro et recommence à compter à partir de zéro et il est de nouveau remis à zéro après avoir compté Jusqu'à 4m-1. La mémoire 16 est préprogrammée à des emplacements successifs d'adresse O, 1, 2,...4m - 2, 4 m - 1 avec une série de données échantillonnées, représentant le signal de sous-porteuse additionnelle Fc à régénérer. Le point de départ, c'est-à-dire la phase initiale du signal de sous- porteuse régénérée Fc composée de la donnée échantillonnée lue de la mémoire 16, est déterminé par l'impulsion d'initialisation IP produite par le
générateur 10 d'impulsions d'initialisation.
La figure 4 montre un mode de réalisation préféré du générateur 10 d'impulsions d'initialisation montré à la figure 3. Ce générateur 10 comprend un compteur 20, un circuit porte à fenêtre 22, un décodeur 24, un circuit 34 de formation d'impulsions et un circuit 40 d'extension d'impulsions. Le circuit 34 comporte des éléments à retard 26 et 28, un circuit inverseur 30 et une porte ET 32. Le circuit d'extension d'impulsions 40
comprend un élément à retard 36 et une porte NON-ET 38.
(le retard de chaque élément à retard 26, 28 ou 36 est de 1T, c'est-àdire 1/4 fsc). Par ailleurs, le générateur d'impulsions d'initialisation 10 comprend une porte
NON-ET 42, une porte ET 44 et un élément à retard 46.
L'élément à retard 46 est prévu pour compenser le temps
de traitement requis dans le système.
Le fonctionnement du circuit montré à la figure 4 sera décrit en se référant au diagramme des temps montré à la figure 5. D'abord, son fonctionnement avant que le système n'entre à l'état stable sera expliqué, c'est-à-dire le moment o la source d'énergie est mise en circuit ou un canal de réception est changé. Le circuit formeur d'impulsions 34, en réponse aux transistions négatives du signal de synchronisation horizontale H SYNC produit des impulsions de flanc HEP. Avant synchronisation, l'impulsion de flanc HEP se produit pendant la période o le signal WGP de porte de fenêtre du circuit 22 est à un niveau haut, comme le montre la figure 5. En conséquence, une impulsion négative de remise à zéro RP1 est produite par la porte NON-ET 42 en synchronisme avec l'impulsion de flanc HEP. Le système entre à l'état stable quand le compteur 20 est remis à zéro par l'impulsion négative de remise à zéro RP1. Par ailleurs, le circuit porte à fenêtre 22 produit une partie du signal WGP immédiatement après remise à zéro du compteur 20 par RP1. Des impulsions successives de flanc HEP, produites après remise à zéro du compteur 20 par l'impulsion de remise à zéro RP1, sont produites quand le signal WGP du circuit porte à fenêtre 22 est à un niveau bas. En conséquence, après entrée du système à l'état stable, les impulsions de flanc HEP sont inhibées par le
signal WGP.
Ensuite le fonctionnement après entrée du système à l'état stable sera expliqué. Le signal négatif de synchronisation horizontale H SYNC est appliqué à
l'élémént à retard 26 du circuit formeur d'impulsions 34.
Le signal de synchronisation horizontale H SYNC retardé de 1T (c'est-àdire 1/4 fsc) par l'élément à retard 26 est appliqué à l'élément à retard 28 et au circuit
inverseur 30 qui sont reliés en parallèle l'un à l'autre.
Les signaux de sortie produits par l'élément à retard 28 et le circuit inverseur 30 sont appliqués respectivement à la porte ET 32. En conséquence, la porte ET 32 produit une impulsion positive HEP qui est retardée de 1T à partir du flanc tombant du signal de synchronisation horizontale H SYNC et dont la largeur d'impulsion est de
1T. Cette impulsion est montré par HEP sur la figure 5.
L'impulsion positive est appliquée à une borne d'entrée de la porte NONET 42. Le signal de porte WGP du circuit 22 est appliqué à l'autre borne d'entrée de la porte NON-ET 42. Le circuit 22 reçoit la valeur de compte CVO à la sortie du compteur 20, la décode et produit le signal de porte à fenêtre WGP. Dans ce mode de réalisation, le circuit 22 produit un signal de porte à un faible niveau WGP pendant un intervalle d'une période de quatre horloges lorsque la valeur de compte CVO est de 908, 909, 0 et 1. Ce signal à bas niveau WGP inhibe l'impulsion de flanc HEP du signal de synchronisation horizontale H SYNC quand le système est à l'état stable, donc le compteur 20 n'est pas remis à zéro par l'impulsion RP1 de remise à zéro. Cela garantit que le compteur 20 ne sera pas remis à zéro en synchronisme avec l'impulsion de flanc HEP tant qu'il n'y a pas d'écart
important de fréquence dans le signal H SYNC.
Le compteur 20 est déclenché par le signal d'horloge CLK ayant pour fréquence 4fsc et est utilisé pour compter avec précision les impulsions produites pendant une période d'une ligne horizontale. La valeur de compte CV0 à la sortie du compteur 20 est appliquée au
circuit 22 ainsi qu'au décodeur.
Le décodeur 24 décode la valeur de compte CV0 à la sortie du compteur 20 et, dans ce mode de réalisation, applique l'impulsion de remise à zéro RP2 d'une largeur d'impulsion de IT (1/4 fsc) à une seconde borne d'entrée de remise à zéro RET2 du compteur 20 quand la valeur de compte devient 909. Le compteur 20 est remis à zéro par l'impulsion d'horloge produite immédiatement après application de l'impulsion de remise à zéro RP2 à la seconde borne d'entrée de remise à zéro RET2, et reprend le compte. Dans le fonctionnement à l'état stable, comme la remise à zéro du compteur 20 par l'impulsion de flanc HEP est inhibée par le signal de porte à fenêtre WGP, le compteur 20 n'est remis à zéro que par l'impulsion RP2 de remise à zéro. De cette manière, le compteur 20 répète le comptage de 0 à 909 sous le contr8le du signal d'horloge CLK. La sortie du décodeur 24 est également appliquée au circuit d'extension d'impulsion 40 pour étendre la largeur de l'impulsion de 1T. Plus particulièrement, la sortie du décodeur 24 est directement appliquée à la première borne d'entrée de la porte NON-ET 38 et à la seconde borne d'entrée de la porte NON-ET 38 via l'élément à retard 36 ayant un retard de 1T. En conséquence, une impulsion positive de sortie d'une largeur de 2T, comme cela est montré par RP2' sur la figure 5, est obtenue à la porte NON-ET 38. Cette impulsion de sortie est produite à chaque période d'une ligne horizontale et est appliquée à la première borne d'entrée de la porte ET 44. Le signal de sous-porteuse couleur fsc dont la phase est verrouillée sur la salve couleur est appliqué à la seconde borne d'entrée de la porte ET 44. Dans ce mode de réalisation, on suppose que la sous- porteuse couleur fsc est formée en une chaîne d'impulsions ayant des largeurs d'impulsions de 1T comme le montre la figure 5. Comme on l'a précédemment mentionné en se référant à la figure 2, le signal de sous- porteuse couleur fsc monte avec le flanc descendant du signal de synchronisation horizontale H SYNC en 2T à une période d'une ligne horizontale sur deux. Par conséquent, la porte ET 44 produit un signal impulsionnel d'une largeur d'impulsion de 1T toutes les deux périodes d'une ligne horizontale. Ce signal impulsionnel est appliqué en tant qu'impulsion d'initialisation IP au compteur d'adresse 12 montré à la figure 3 via l'élément à retard 46 pour ajuster la phase requise dans le système. Un mode de réalisation de la présente invention a été décrit. Cependant, plusieurs modifiations peuvent être envisagées. Pour régénérer une sous-porteuse d'une trame sur deux Fc', o la phase est inversée à une trame sur deux, par exemple, elle peut être régénérée en utilisant un circuit conventionnel de discrimination de la trame (parce que la relation de phase entre les signaux de synchronisation horizontale et verticale est différente dans les trames impaire et paire) pour produire des signaux de discrimination de phase et
inverser la phase de la trame paire à la trame impaire.
Une autre méthode pour produire le signal de sous-porteuse d'une trame sur deux Fc' consiste à stocker en mémoire la donnée échantillonnée correspondant aux trames impaire et paire et à appliquer le signal de discrimination de trame en tant que partie du signal d'adresse de lecture, à la mémoire. De cette manière, la donnée échantillonnée peut être extraite selon les trames
impaire et paire, respectivement.
Claims (6)
1. Générateur d'un signal de fréquence verrouillé en phase du type comprenant une borne de réception d'un signal d'horloge, caractérisé par un moyen générateur d'impulsions d'initialisation (10) couplé pour recevoir un signal de sous-porteuse couleur qui est verrouillé en phase sur une salve couleur et un signal de synchronisation horizontale, et répondant audit signal d'horloge pour produire une impulsion d'initialisation, un moyen (12, 14) couplé pour recevoir ladite impulsion d'initialisation et répondant audit signal d'horloge pour produire un signal d'adresse de lecture en mémoire, et un moyen formant mémoire (16) programmé en des emplacements respectifs de mémoire par une série de données échantillonnées représentant un signal de fréquence à produire, la fréquence dudit signal de fréquence ayant une relation prédéterminée avec la fréquence dudit signal d'horloge, ledit moyen formant mémoire étant couplé pour recevoir ledit signal d'adresse de lecture en mémoire et produire le signal de fréquence
comprenant ladite donnée échantillonnée.
2. Générateur selon la revendication 1, caractérisé en ce que le moyen pour produire le signal d'adresse de lecture en mémoire comprend: un compteur (12) ayant au moins une borne d'entrée de remise à zéro, une borne d'entrée d'horloge et ayant une borne de sortie pour produire des valeurs de compte correspondant audit signal d'adresse de lecture, un décodeur (14) couplé à ladite borne de sortie pour détecter une valeur prédéterminée de compte et produire en réponse un signal de remise à zéro, et un moyen pour coupler ladite impulsion d'initialisation et ladite impulsion de remise à zéro à
ladite au moins une borne d'entrée de remise à zéro.
3. Générateur selon la revendication 1, caractérisé en ce que le moyen générateur d'impulsions d'initialisation comprend un moyen comportant un moyen de comptage (20, 22, 24, 34) répondant au signal d'horloge pour produire un signal impulsionnel à des intervalles prédéterminés, et un moyen (40) répondant audit signal impulsionnel et audit signal de sousporteuse couleur pour produire ladite impulsion d'initialisation selon la
phase prédéterminée du signal de sous-porteuse couleur.
4. Générateur d'un signal de fréquence verrouillé en phase pour produire un signal à une fréquence fc verrouillé en phase sur un signal à une fréquence fsc, o fc est égale à n/m fois fsc, et n et m sont des nombres entiers, ledit générateur comprenant une borne de réception d'un signal d'horloge à une fréquence de k fois fsc, o k est un nombre entier; caractérisé par un compteur (12, 14) répondant audit signal d'horloge pour compter séquentiellement modulo k fois m, pour produire de manière répétée une série de valeurs d'adresse, et un moyen formant mémoire (16) programmé d'une donnée en des emplacements respectifs d'adresse correspondant aux valeurs d'amplitude dudit signal de fréquence fc et répondant auxdites valeurs d'adresse, pour produire, à une sortie,une séquence de données représentant une représentation binaire du signal à la
fréquence fc.
5. Générateur selon la revendication 4, caractérisé en ce que le compteur pour produire le signal d'adresse de lecture en mémoire comprend: un compteur (12) ayant au moins une borne d'entrée de remise à zéro, une borne d'entrée d'horloge et ayant une borne de sortie pour produire des valeurs de compte correspondant au signal d'adresse de lecture, un décodeur (14) couplé à ladite borne de sortie pour détecter une valeur prédéterminée de compte et produire en réponse un signal de remise à zéro, et un moyen pour coupler l'impulsion de remise à zéro à ladite au moins une borne d'entrée de remise à
zéro.
6. Générateur selon la revendication 5, caractérisé par un moyen générateur d'impulsions d'initialisation (10) couplé pour recevoir un signal à la fréquence fs, qui est verrouillé en phase sur une salve couleur, et un signal de synchronisation horizontale, et répondant audit signal d'horloge pour produire une impulsion d'initialisation, et un moyen pour coupler ladite impulsion d'initialisation à ladite au moins une borne d'entrée de
remise à zéro.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1131715A JP2896901B2 (ja) | 1989-05-26 | 1989-05-26 | 位相固定された副搬送波再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2647620A1 true FR2647620A1 (fr) | 1990-11-30 |
FR2647620B1 FR2647620B1 (fr) | 1994-01-14 |
Family
ID=15064508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR9006526A Expired - Lifetime FR2647620B1 (fr) | 1989-05-26 | 1990-05-25 | Regenerateur de sous-porteuse verrouillee en phase |
Country Status (7)
Country | Link |
---|---|
US (1) | US5021872A (fr) |
JP (1) | JP2896901B2 (fr) |
KR (1) | KR0147851B1 (fr) |
CA (1) | CA2016463C (fr) |
DE (1) | DE4016420C2 (fr) |
FR (1) | FR2647620B1 (fr) |
GB (1) | GB2234123B (fr) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995027377A1 (fr) * | 1994-04-01 | 1995-10-12 | Apple Computer, Inc. | Systeme permettant la generation d'une sous-porteuse a phase coherente |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583562A (en) * | 1993-12-03 | 1996-12-10 | Scientific-Atlanta, Inc. | System and method for transmitting a plurality of digital services including imaging services |
US6008858A (en) * | 1996-12-06 | 1999-12-28 | Ati Technologies, Inc | Video timing generation |
US6313772B1 (en) | 1999-08-24 | 2001-11-06 | Thomson Licensing S.A. | Complex carrier signal generator for determining cyclic wave shape |
US7336748B2 (en) * | 2003-12-23 | 2008-02-26 | Teradyne, Inc. | DDS circuit with arbitrary frequency control clock |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4316219A (en) * | 1980-07-17 | 1982-02-16 | Rca Corporation | Synchronizing circuit adaptable for various TV standards |
JPS57142093A (en) * | 1981-02-27 | 1982-09-02 | Toshiba Corp | Digital chrominance signal generator |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1455821A (en) * | 1972-11-02 | 1976-11-17 | British Broadcasting Corp | Generation and monitoring of freuqencies related by a rational ratio |
JPS56160157A (en) * | 1980-04-22 | 1981-12-09 | Sony Corp | Bit clock reproducing circuit |
US4541061A (en) * | 1982-10-13 | 1985-09-10 | Minnesota Mining And Manufacturing Company | Data clocking circuitry for a scanning apparatus |
GB2136247B (en) * | 1983-02-04 | 1986-06-11 | Sony Corp | Digital pal colour television signal demodulators |
US4614973A (en) * | 1983-04-08 | 1986-09-30 | Tektronix, Inc. | Method and apparatus for generating timing pulses |
US4670786A (en) * | 1984-04-26 | 1987-06-02 | Qsi Systems, Inc. | Video-camera synchronizing system |
EP0392569A3 (fr) * | 1985-04-12 | 1990-11-28 | Tektronix Inc. | Ajustement numérique de la phase |
US4628286A (en) * | 1985-04-17 | 1986-12-09 | Rca Corporation | Digital frequency modulator |
US4652832A (en) * | 1985-07-05 | 1987-03-24 | Motorola, Inc. | Frequency resolution in a digital oscillator |
US4635279A (en) * | 1985-07-25 | 1987-01-06 | Rca Corporation | Arrangement for coherently generating sinusoids of different frequencies, and angle modulation data receiver using the arrangement |
US4661850A (en) * | 1986-01-31 | 1987-04-28 | Rca Corporation | Progressive scan television system with interlaced inter-field sum and difference components |
JPS62189894A (ja) * | 1986-02-17 | 1987-08-19 | Hitachi Ltd | 搬送波信号の多重,再生回路 |
US4694327A (en) * | 1986-03-28 | 1987-09-15 | Rca Corporation | Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop |
US4694326A (en) * | 1986-03-28 | 1987-09-15 | Rca Corporation | Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency |
US4686560A (en) * | 1986-05-30 | 1987-08-11 | Rca Corporation | Phase locked loop system including analog and digital components |
US4719505A (en) * | 1986-09-19 | 1988-01-12 | M/A-Com Government Systems, Inc. | Color burst regeneration |
US4769691A (en) * | 1987-03-02 | 1988-09-06 | Rca Licensing Corporation | Burst locked oscillator with side-lock protection |
GB8721565D0 (en) * | 1987-09-14 | 1987-10-21 | Rca Corp | Video signal processing system |
JP2584459B2 (ja) * | 1987-10-15 | 1997-02-26 | リーダー電子株式会社 | 複合映像信号のsc/h位相測定装置 |
-
1989
- 1989-05-26 JP JP1131715A patent/JP2896901B2/ja not_active Expired - Lifetime
-
1990
- 1990-02-14 US US07/479,811 patent/US5021872A/en not_active Expired - Lifetime
- 1990-05-10 CA CA002016463A patent/CA2016463C/fr not_active Expired - Fee Related
- 1990-05-22 DE DE4016420A patent/DE4016420C2/de not_active Expired - Lifetime
- 1990-05-23 KR KR1019900007411A patent/KR0147851B1/ko not_active IP Right Cessation
- 1990-05-25 FR FR9006526A patent/FR2647620B1/fr not_active Expired - Lifetime
- 1990-05-25 GB GB9011755A patent/GB2234123B/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4316219A (en) * | 1980-07-17 | 1982-02-16 | Rca Corporation | Synchronizing circuit adaptable for various TV standards |
JPS57142093A (en) * | 1981-02-27 | 1982-09-02 | Toshiba Corp | Digital chrominance signal generator |
Non-Patent Citations (1)
Title |
---|
PATENT ABSTRACTS OF JAPAN vol. 6, no. 243 (E-145)2 Décembre 1982 & JP-A-57 142 093 ( TOSHIBA ) * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995027377A1 (fr) * | 1994-04-01 | 1995-10-12 | Apple Computer, Inc. | Systeme permettant la generation d'une sous-porteuse a phase coherente |
US5621472A (en) * | 1994-04-01 | 1997-04-15 | Apple Computer, Inc. | System for inexpensive phase coherent subcarrier generation |
Also Published As
Publication number | Publication date |
---|---|
US5021872A (en) | 1991-06-04 |
JPH0310589A (ja) | 1991-01-18 |
CA2016463A1 (fr) | 1990-11-26 |
CA2016463C (fr) | 2001-01-30 |
DE4016420A1 (de) | 1990-11-29 |
KR900019487A (ko) | 1990-12-24 |
GB2234123A (en) | 1991-01-23 |
DE4016420C2 (de) | 2002-08-01 |
FR2647620B1 (fr) | 1994-01-14 |
KR0147851B1 (ko) | 1998-09-15 |
GB9011755D0 (en) | 1990-07-18 |
JP2896901B2 (ja) | 1999-05-31 |
GB2234123B (en) | 1993-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2482815A1 (fr) | Dispositif de codage et de decodage de signaux d'image et de son | |
FR2510853A1 (fr) | Systeme de television et moyen transducteur d'image, moyen de visualisation, dispositif pour former un signal video composite et dispositif pour decoder ce signal a y utiliser | |
FR2604043A1 (fr) | Dispositif de recalage d'un ou plusieurs trains de donnees binaires de debits identiques ou sous-multiples sur un signal de reference d'horloge synchrone | |
FR2593988A1 (fr) | Systeme de television a balayage progressif avec composantes de somme et de difference, et procede de codage du signal | |
FR2526619A1 (fr) | Circuit de multiplication de la frequence de balayage | |
FR2551607A1 (fr) | Dispositif de synchronisation video pour synchroniser une premiere source d'un signal video controle par un calculateur a une seconde source d'un signal video | |
EP0029780A1 (fr) | Equipement d'essai de téléviseur récepteur de vidéographie | |
FR2647620A1 (fr) | Regenerateur de sous-porteuse verrouillee en phase | |
FR2585916A1 (fr) | Systeme de visualisation de television avec reduction du papillotement | |
FR2542959A1 (fr) | Appareil de transmission de signaux video couleur | |
FR2549672A1 (fr) | ||
FR2585913A1 (fr) | Montage de correction de temporisation tel que pour des filtres recursifs de signaux de television | |
FR2548503A1 (fr) | Systeme de transmission et de reception de composantes de signaux video | |
EP1101316B1 (fr) | Procede de recuperation d'horloge lors de l'echantillonnage de signaux de type numerique | |
FR2548501A1 (fr) | Appareil d'enregistrement et de reproduction de signaux video a bande etroite | |
FR2750558A1 (fr) | Procede d'interpolation de trames pour compatibilite mode film | |
FR2613574A1 (fr) | Appareil de demodulation de chrominance utilise avec un signal d'horloge dont l'obliquite est corrigee | |
CH625377A5 (fr) | ||
FR2515462A1 (fr) | Tourne-videodisque ayant un generateur perfectionne de signaux de temporisation verticale | |
FR2498854A1 (fr) | Procede et dispositif pour multiplexer, dans le temps, des signaux representant une image de television et procede et dispositif pour les demultiplexer | |
FR2519169A1 (fr) | Generateur de sous-porteuse de chrominance | |
FR2556903A1 (fr) | Procede et circuits de regeneration d'instants significatifs d'un signal periodique | |
EP0022405A1 (fr) | Dispositif de numérisation des signaux vidéofréquence de télévision et équipement de transmission comportant un tel dispositif | |
BE897202A (fr) | Appareil pour detecter des erreurs dans un flux de donnees numeriques cote selon un code a double densite | |
FR2528648A1 (fr) | Circuit de synchronisation de ligne pour un dispositif de reproduction d'images |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TP | Transmission of property |