FR2498854A1 - Procede et dispositif pour multiplexer, dans le temps, des signaux representant une image de television et procede et dispositif pour les demultiplexer - Google Patents

Abstract

LA PRESENTE INVENTION SE RAPPORTE A UN SCHEMA TDM POUR LE TRAITEMENT VIDEO NUMERIQUE. SELON L'INVENTION, LE SCHEMA TDM A UN SIGNAL Y QUI EST ECHANTILLONNE A 14,32MHZ ET UN ECHANTILLON SUR DEUX EST REJETE; LES ECHANTILLONS REJETES SONT DEPHASES DE 180 D'UNE LIGNE A L'AUTRE Y. LES SIGNAUX I ET Q SONT ECHANTILLONNES A LA MOITIE DE CETTE FREQUENCE ET UN ECHANTILLON SUR DEUX EST REJETE ET EST EGALEMENT DEPHASE DE 180 D'UNE LIGNE A L'AUTRE; LES ECHANTILLONS REJETES DE Q ET I SONT DEPHASES DE 180 ET LES ECHANTILLONS I ET Q RESTANTS SONT RETARDES SUR DES LIGNES ALTERNEES CORRESPONDANTES I, Q. CELA PERMET L'INSERTION DES ECHANTILLONS I ET Q RETENUS ENTRE LES ECHANTILLONS Y RETENUS POUR PERMETTRE LE MULTIPLEXAGE, AVEC DES SEQUENCES IDENTIQUES DES ECHANTILLONS Y I ET Q SUR DES LIGNES SUCCESSIVES, LES SEQUENCES AYANT UN DEPHASAGE D'UNE LIGNE A L'AUTRE M. UN SCHEMA COMPLEMENTAIRE DE DEMULTIPLEXAGE EST EGALEMENT PREVU. LA PRESENTE INVENTION S'APPLIQUE A DES SCHEMAS NUMERIQUES DE TELEVISION COMME ON PEUT PAR EXEMPLE EN UTILISER DANS ET ENTRE DES STUDIOS DE TELEVISION.

Description

La présente invention se rapporte à un multiplexage par répartition dans

le temps (TDM) et plus particulièrement à un schéma de TDM à utiliser avec un

signal vidéo numérique.

Dans les systèmes vidéo numériques, un signal vidéo est mis sous forme numérique (échantillonné puis quantifié) avant un plus ample traitement. Afin d'obtenir une résolution horizontale et verticale adéquate à une fréquence raisonnable d'échantillonnage aux dépens possibles de la résolution en diagonale, le signal d'échantillonnage

peut avoir un déphasage de 1800 entre des lignes adja-

centes de balayage de télévision. Un tel schéma d'échantil-

lonnage est utilisé dans le codage sub-Nyquist comme cela est révélé dans "Sub-Nyquist Encoded PCM NTSC Color Television" de John P. Rossi dans le livre "Digital Video", révision d'articles SMPTE et dans un système connu par "2+2" révélé dans le brevet français NI 81 02 388 déposé le 6 Février 1981 au nom de R.A. Dischert et G.A. Reitmeier intitulé "Procédés et dispositifs pour transmettre et recevoir des signaux de données comprenant des première et seconde parties dans le temps" et cédé à la demanderesse de la présente invention. Dans le système "2+2", un échantillon sur deux est rejeté et des bits conducteurs sont transmis qui indiquent quelle combinaison des échantillons environnants correspond le plus précisément à un échantillon rejeté. Du fait de ce déphasage, la position des instants d'échantillonnage sur un écran de visualisation forme un motif de "planche de vérification"

tel que représenté sur la figure 2 de cette demande.

L'opération d'échantillonnage ci-dessus décrite peut s'appliquer soit au signal composé de télévision ou à des signaux composants, comme Y, I et Q ou Y, R-Y et B-Y. Du fait de la plus grande largeur de bande du signal de luminance (Y) en comparaison aux signaux de chrominance (I,Q, R-Y et B-Y), il est typique d'échantillonner le signal Y à une fréquence double de celle des signaux de chrominance. Pour un plus ample traitement, il est nécessaire de transmettre les signaux composants dans un studio de télévision, et éventuellement entre des

studios. Par ailleurs, il peut être nécessaire de trans-

mettre des bits conducteurs. Dans ce cas, il est souhai-

table de transmettre un seul groupe de bits conducteurs pour les trois signaux composants comme cela est révélé dans la demande de brevet U.S. NI 171 379 déposée le 23 Juillet 1980 auxnoms de R.A. Dischert et G.A. Reitmeier (demande PCT U.S. 81/00968). Cependant, même si l'on ne transmet qu'un seul groupe de bits conducteurs ou même si de tels bits ne sont pas transmis, la transmission en parallèle des trois ou quatre signaux présente une

mauvaise utilisation des canaux ou câbles d'interconnexion.

Par ailleurs, dans lessystèmesci-dessus mentionnée les échantillons peuvent ne pas se présenter à des intervalles réguliers soit pendant ou entre les lignes, rendant ainsi

le décodage difficile.

La présente invention a par conséquent pour objet un système TDM, particulièrement un tel système

utile avec un signal de télévision sous forme numérique.

La présente invention a pour autre objet un

système TDM facile à décoder.

La présente invention concerne un procédé et un dispositif pour le multiplexage, dans le temps, de trois signaux composants représentant une image de télévision, ce procédé et ce dispositif consistant à échantillonner les signaux composants à un rapport de fréquencesde 2:1 1 respectivement, chaque signal composant ayant un signal d'horloge d'échantillonnage déphasé d'une ligne à l'autre, les signaux composants à la plus faible fréquence d'échantillonnage ayant un déphasage mutuel de l'horloge d'échantillonnage sur des lignes correspondantes, à retarder dans le temps les échantillons des signaux composants à la plus faible fréquence d'échantillonnage à

raison d'une ligne sur deux et d'appliquer les échantil-

lons retardés et non retardés des signaux composants à plus faible fréquence d'échantillonnage et les échantillons du signal composant à plus haute fréquence d'échantillonnage,

à un seul canal.

L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci

apparaltront plus clairement au cours de la description

explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: - la figure 1 donne un schéma-bloc d'un système

multiplexeur par répartition dans le temps selon l'inven-

tion; - la figure 2 est un schéma de circuit d'un générateur de signaux d'horloge utilisé dans la figure 1; - la figure 3 est un schéma des temps utile pour expliquer la figure 2; - la figure 4 donne un schéma-bloc d'un circuit convertisseur analogique-numérique utilisé à la figure 1; - la figure 5 est un schéma des temps utile pour expliquer le fonctionnement du multiplexeur de la figure 1; - la figure 6 est un schéma de circuit d'un multiplexeur utilisé à la figure 1; - la figure 7 donne un schéma- bloc d'un système démultiplexeur par répartition dans le temps à utiliser avec le dispositif de la figure 1;et - la figure 8 donne un schéma de circuit d'un

circuit à retard utilisé dans la figure 7.

La figure 1 donne un schéma-bloc d'un système selon l'invention. Une source 10 de signaux vidéo comprend typiquement une caméra de télévision, mais peut également être un enregistreur sur bande vidéo ou toute autre source. La source 10 applique des composantes rouge (R), verte (G) et bleue (B) d'un signal vidéo analogique à des lignes de sortie 12a, 12b et 12c respectivement à une matrice 14. La matrice 14 mélange les signaux composants du rouge, du vert et du bleu pour former des signaux analogiques de luminance (Y) et des signaux de couleur en phase et en quadrature (I et Q respectivement) aux sorties 16a, 16b et 16c, respectivement. Les signaux Y, I et Q sont appliqués à un convertisseur analogique-numérique

18 (qui sera décrit en plus de détail ci-après) Le conver-

tisseur 18 reçoit également six signaux d'horloge du générateur 20 de signaux d'horloge (décrit ci-après) sur une barre bus à 6 bits 22. Il faut noter que le générateur reçoit des signaux de synchronisation horizontale et verticale de la source 10 par les lignes 21b et 21a respectivement, ainsi qu'un signal de référence à une fréquence stable d- 'un oscillateur à quartz 25 à 14,32 MHz, ce qui est quatre fois la fréquence de la sous-porteuse couleur. Sous le contrôle de ces signaux d'horloge à la barre bus 22, les signaux analogiques Y, I et Q sont individuellement mis sous forme numérique (échantillonnés puis quantifiés à 8 bits) par le convertisseur 18 et ensuite un échantillon sur deux est rejeté. Cela a pour résultat un signal de luminance sous forme numérique et des signaux de couleur sous forme numérique en phase et en quadrature Y*, I* et Q* respectivement (o l'astérisque indique des signaux numériques) qui sont appliqués à un multiplexeur 26 par répartition dans le temps (décrit ci-après) par des barres bus à 8 bits 24a, 24b et 24c, respectivement. Le multiplexeur 26 reçoit également les signaux de synchronisation horizontale de la source 10 et le signal de référence stable de l'oscillateur 25. Le multiplexeur 26 multiplexe dans le temps les signaux Y*, I* et Q* sur une ligne 28 à 8 bits qui est connectée à un circuit d'insertion de synchronisation 30. Le circuit 30 insère un mot codé ou une séquence de mots codés comme

des codes Barker représentant la synchronisation horizon-

tale et verticale dans le courant de données multiplexées.

Une barre bus de sortie à 8 bits 32 transfère le courant de données à un canal de communications.Au lieu du circuit 30, la barre bus 32 peut comprendre 9 bits, la ligne

supplémentaire transférant les signaux de synchronisation.

Ainsi, il y a eu une réduction du nombre requis de câbles de 24 (3 signaux x 8bits par signal) à 8 ou 9. Un plus ample multiplexage en un canal de 1 bit peut être effectué si cela est requis. Cela peut être fait d'une

façon traditionnelle.

La figure 2 montre les détails du générateur de signaux d'horloge 20. Le signal de synchronisation verticale à la sortie de la source 10, présent sur la

ligne 21a, est appliqué à un multivibrateur monostable 201.

Le multivibrateur 201 produit un signal de sortie dant la durée est supérieure à la moitié d'une période de ligne horizontale (environ 30 microsecondes). Ce signal de sortie est appliqué aux entrées de rétablissement de bascules ou flip-flops 203, 205 et 207, afin d'empêcher ainsi ces bascules d'être établies au début d'une trame sur deux du fait de l'intervalle d'une demi-ligne entre l'impulsion de synchronisation verticale et l'impulsion de synchronisation horizontale suivante qui se présente à une trame sur deux. Le signal de synchronisation horizontale sur la ligne 21b est appliqué à l'entrée d'horloge de la bascule 203, laquelle sert de diviseur de fréquence par deux. Les signaux déphasés à la fréquence d'une demi-ligne aux sorties Q et Q de la bascule 203 sont appliqués aux premières entrées respectives de portes NON-ET 209 et 211. Le signal à la sortie de l'oscillateur à quartz 25 est désigné par SY et est représenté sur la figure 3c. Il faut noter que ce signal est le même aussi bien pour les lignes paires (p) que impaires (i). Le signal SY est appliqué à la ligne 22c de la barre bus 22 ainsi qu'à l'entrée d'horloge de la bascule 205. La bascule 205 divise la fréquence du signal SYpar deux pour produire, à sa borne de sortie Q, un signal SI à 7,16 MHz et un signal déphasé AT à sa sortie Q, lesquels sont appliqués aux secondes entrées respectives des portes NON-ET 209 et 211. Le signal SI est illustré sur la figure 3a, o l'on peut voir qu'il est le même pour les lignes paires et impaires. Les deux signaux déphasés SI à 7,16 MHz passent par les portes NON-ET 209 et 211 sur des lignes alternées vers la porte NON-ET 219, laquelle porte 219 les combine en un signal SNY présent à la ligne 22d et représenté sur la figure 3f. Il faut noter que la phase du signal SNY alterne d'une ligne à l'autre et que sa fréquence est égale à la moitié de celle du signal SY. Le signal SI est appliqué à la ligne 22b

et également à l'inverseur 217 et de là à la ligne 22a.

Le signal à la ligne 22a est appelé SQ et il est représenté sur la figure 3b, o l'on peut de nouveau noter que c'est le même pour les lignes paires et impaires. Le signal SI est également appliqué à l'entrée d'horloge de la bascule 207, laquelle bascule 207 divise la fréquence du signal par deux pour produire, à ses sorties Q et Q, des signaux déphasés à 3,58 MHz. Les deux signaux à 3,58 MHz sont appliqués aux lignes 22e et 22f. Le signal à la ligne 22e est appelé signal SNI et il est représenté en traits pleins sur la figure 3d. Le signal à la ligne 22f est appelé signal SNQ, lequel signal est représenté en traits pleins sur la figure 3e. Les signaux SNI et SNQ alternent en phase d'une ligne à l'autre, comme on peut le voir sur les figures 3d et 3e respectivement, et ils ont des fréquences qui sont égales à la moitié (3,58 MHz) de la fréquence

(7,16 MHz) des signaux SI et SQ.

La figure 4 montre des détails du convertisseur analogique-numérique 18. Le signal SY à la ligne 22c est

appliqué à une entrée d'horloge du convertisseur analogique-

numérique 401. Le convertisseur 401 reçoit également le signal Y présent sur la ligne 16a, qui est échantillonné par le convertisseur 401 au front positif du signal d'échantillonnage SY. Le signal échantillonné Y est alors quantifié dans le convertisseur analogique-numérique 401 à une précision de 8 bits (256 niveaux du gris). Les 8 bits sont appliqués en utilisant la barre bus 403 à 8 bits, au verrouillage 405 à 8 bits. Le terme "verrouillage à 8 bits" signifie 8 verrouillages (qui sont une bascule ou flip-flop du type D), un verrouillage couplé à chacune des lignes de la barre bus à 8 bits. Le front positif du signal SNY force le verrouillage 405 à stocker le signal à la barre bus 403 et à appliquer ce signal par sa sortie Q à la varre bus à 8 bits 24a. Comme le signal SNY n'a que la moitié de la fréquence du signal SY, la moitié des échantillons produits par le convertisseur analogique-

numérique 401 n'est pas transmise à la barre bus 24a.

Par ailleurs, comme la phase du signal SNY alterne d'une

ligne à l'autre, la position, dans le temps, des échantil-

lons alterne également pour les lignes impaires et paires comme le montre la figure 5c. Il faut noter que les figures a, b et c montrent les positions, dans le temps, pour les lignes paires et impaires des échantillons comprenant les signaux I*, Q* et Y* respectivement sur les barres bus 403, 409 et 415. C'est le même cas pour la figure 5d et

le signal multiplexé M* décrit ci-dessous à la barre bus 28.

Dans ce cas, les échantillons des lignes impaires et paires sont désignés par des nombres impairs et pairs (500-509), respectivement. Exactement la même opération que celle décrite ci-dessus a lieu par rapport au signal I, au convertisseur analogique-numérique 407 et au signal SI, à la barre bus 409 à 8 bits, au verrouillage 411 à 8 bits et à la barre bus 24b. La seule différence étant que la fréquence des signaux SI et SNI est égale à la moitié de celle des signaux SY et SNY respectivement. Ainsi, les échantillons 511 à 515 sur la barre bus 24b et représentés sur la figure 5a se présentent à la moitié de la fréquence des échantillons du signal Y* 500-509. De même, la même opération que celle ci-dessus décrite pour le signal Y a

lieu par rapport au signal Q, au convertisseur analogique-

numérique 413, au signal SQ, à la barre bus à 8 bits 415, au verrouillage à 8 bits 417 et à la barre bus 24c. De nouveau, la seule différence étant que la fréquence des signaux SQ et SNQ est égale à la moitié de celle des signaux SY et SNY respectivement. Ainsi, les échantillons du signal Q* 516 à 520 sur la barre bus 24c et représentés sur la figure 5b se présentent à la moitié de la fréquence des échantillons du signal Y* 500- 509, et par conséquent

à la même fréquence que celle des échantillons I* 511-515.

Pour les figures 5 a et 5b, les échantillons de numéros impairs et pairs se présentent sur des lignes de numéros impairs et pairs.

La figure 6 montre les détails du multiplexeur 26.

Les signaux I* et Q* à 8 bits sur les barres bus 24b et 24c

respectivement sont appliqués aux entrées D des verrouil-

lages à 8 bits 603 et 605 respectivement et aux secondes entrées des portes ET à 8 bits (8 portes ET, une pour chaque bit) 611 à 617 respectivement. Le signal de référence SY à 14,32 MHz à la sortie de l'oscillateur 25 est appliqué aux entrées d'horloge des verrouillages 605 et 605. Les fronts positifs du signal de référence SY forcent les

signaux I* et Q* à apparaître aux sorties Q des verrouil-

lages 603 et 605 respectivement, d'o ils sont appliqués aux secondes entrées des portes ET à 8 bits 613 et 615 respectivement, mais avec un retard de l'ordre de 70 ns (nanosecondes) (une période de 14,32 MHz), en comparaison aux signaux d'entrée respectifs I* et Q* qui sont appliqués aux portes 611 et 617 respectivement. L'impulsion de synchronisation horizontale de la source 10 est appliquée à un diviseur de fréquence par deux 601 qui applique un signal à la moitié de la fréquence de ligne aux premières entrées des portes 611 et 617 et aux inverseurs 607 et 609, lesquels inverseurs appliquent les versions inversées de ce signal à la moitié de la fréquence de ligne aux

premières bornes d'entrée des portes 613 et 615.

En fonctionnement, les portes 611 et 617 sont validées pour une ligne sur deux par les signaux à la moitié de la fréquence de ligne qui sont appliqués à leurs premières entrées respectives, tandis que pendant les lignes qui restent, les portes 613 et 615 sont validées par les signaux à la moitié de la fréquence de ligne qui sont appliqués à leurs premières entrées par les inverseurs 607 et 609. Ainsi, pendant les lignes impaires, les échantillons non retardés du signal I* sur la barre bus 24b passent par la porte 611 vers la première entrée d'une porte OU à 8 bits (8 portes OU, une pour chaque bit) 619. Pendant les lignes paires, la porte 613 laisse passer les échantillons retardés du verrouillage 603 à la seconde entrée de la porte 619. Sur la figure 5, les échantillons retardés sont indiqués avec un prime appliqué au nombre représentant l'échantillon non retardé d'origine, comme 512', 514', etc. Ainsi, le signal à la sortie de la porte 61 comprend séquentiellement les échantillons 511, 513, 515, etc. pour les lignes impaires et 512', 514', etc pour les

lignes paires, voir figure 5a.

Le fonctionnement du multiplexeur de la figure 6 par rapport au verrouillage 605, à l'inverseur 609 et aux portes 615, 617 et 621 pour le signal Q* est semblable au fonctionnement ci-dessus décrit pour le signal I*. Ainsi,

la sortie de la porte OU à 8 bits 621 comprend séquentielle-

ment les échantillons 517, 519, etc, pour les lignes impaires et 516', 518', 520' etc, pour les lignes paires,

voir figure 5b.

Comme on peut le voir sur la figure 6, les signaux ci-dessus décrits I* et Q* sont appliqués aux seconde et troisième entrées de la porte OU à 8 bits 623, tandis que le signal Y* est appliqué à sa première entrée. La sortie de la porte 623 est le signal multiplexé appelé "M" sur la figure 5d. Pour les lignes impaires, il comprend séquentiellement les échantillons 511, 501, 517, 503, 513, 505, 519, 507, 515, 509, etc, ce qui est la séquence I*, Y*, Q*, Y*, I*, Y*, Q*, etc,comme on l'a indiqué. Pour les lignes paires, il comprend séquentiellement les échantillons 500, 516', 502, 512', 504, 518', 506, 514', 508, 520 etc ce qui est la séquence Y*, Q*, Y*, I*, Y*, Q*, Y*, I*, etc,

comme on l'a indiqué.

On peut voir que les échantillons de Y* et des signaux composants I* et Q* coïncident pour les lignes paires, c'est-à-dire les échantillons 500 et 516 pour les signaux Y* et Q* et les échantillons 502 et 512 pour les signaux Y* et I*. Ainsi, dans la présente invention, les échantillons I* et Q* pour les lignes paires s.ont retardés pour éviter la coïncidence, dans le temps, et ainsi permettre un multiplexage dans le temps. Par ailleurs, on peut noter que le multiplexage dans le temps qui se produit force les lignes impaires et paires à avoir la même séquence d'échantillonnage à l'exception du déphasage. La figure 7 donne un schémabloc d'un démultiplexeur à utiliser quand le multiplexeur de la figure 1 est utilisé

pour enregistrer ou transmettre une information vidéo.

La barre bus 32 applique le signal réduit aux entrées D des verrouillages à 8 bits 704, 706 et 708, pour les signaux I, Y et Q respectivement. Afin qu'un bon démultiplexage puisse avoir lieu, les verrouillages doivent être validés pour ne recevoir les données que quand les signaux respectifs sont présents sur la barre bus 32, en recevant un signal de validation à leu= entrées

d'horloge respectives (C).

Pour produire les signaux requis de validation-, un décodeur 710 des signaux de synchronisation horizontale et verticale est prévu. Si une ligne séparée ou bus 32 est prévu pour les signaux de synchronisation, alors le

décodeur comprend un séparateur de signaux de synchronisa-

tion. Les signaux de synchronisation horizontale et verticale sont appliqués au générateur de signaux d'horloge 722 qui est le même que le générateur 20 de la figure 2. Le signal de synchronisation horizontale est également appliqué à des circuits à retard 712 et 714 (décrits ci- après). Un régénérateur de signaux d'horloge 725 applique, de la barre bus 32, un signal de référence stable au générateur 722 ainsi qu'aux circuits à retard 740, 742 et 744 et aux

convertisseurs numériquEvanalogiques 716, 718 et 720.

Le générateur 722 produit quatre signaux SY, SNI, SNQ et SNY, comme cela est montré en traits pleins sur les figures 3c, 3d,3e et 3f respectivement sur la barre bus à 4 bits 723. Le signal SY est appliqué auccircuitsà retard 712 et 714 ainsi qu'à l'entrée C du verrouillage 706 pour le valider. Du fait du retard de 70 ns qui est appliqué aux échantillons des lignes paires des signaux I* et Q* comme on peut le voir sur la figure 5 et comme on l'a décrit ci-dessus, les signaux SNI et SNQ ne peuvent être appliqués directement aux verrouillages 704 et 718 respectivement, pour qu'un bon démultiplexage puisse se produire. Au contraire, ces signaux sont appliqués aux circuits à retard 712 et 714, respectivement, lesquels circuits produisent des signaux SNI' et SNQ' respectivement, comme on peut le voir par les lignes en pointillé sur les figures 3d et 3e respectivement. Ces figures montrent que les signaux SNI'et SNQ' sont retardés de 70 ns par rapport

aux signaux SNI et SNQ respectivement sur les lignes paires.

Pour les lignes impaires, les signaux SNI et SNQ sont

les mêmes que les signaux SNI' et SNQ' respectivement.

Les signaux SNI' et SNQ' sont appliqués aux entrées C des

verrouillages 704 et 708, respectivement.

En fonctionnement, les front positifs des signaux SNY, SNI' et SNQ' forcent les verrouillages -auxquels ils sont appliqués à stocker le signal qui est présent sur la barre bus 32. En se référant aux figures 3d, 3e et 3f poures2igrEsimpaires, on peut voir que la première transition positive 301 se présentant dans l'un de ces signaux est dans le signal SNI' et ainsi le verrouillage 704 est validé pour stocker le signal sur la barre bus 32. La transition positive 303 suivante est dans le signal SNY et ainsi le

verrouillage 706 stocke le signal sur la barre bus 32.

La transition positive qui suit 305 est dans le signal SNQ et ainsi le verrouillage 708 stocke le signal sur la barre bus 702. La transition suivante 307 est dans le signal SNY. La transition suivante 309 est dans le signal SNI. La transition suivante 311 est dans le signal SNY et la suivante 313 dans le signal SNQ. Ainsi, l'ordre des signaux stockés par les verrouillages est I*, Y*, Q*, Y*, I*, Y*, Q*, etcp(en supposant une bonne synchronisation dans le décodeur 710). Cela est exactement l'ordre

représenté sur la figure 5d pour les lignes impaires.

Pour les lignes paires, la première transition positive 302 est dans le signal SNY. La suivante 304 est dans le signal SNQ, la suivante 306 dans le signal SNY, la suivante 308 dans le signal SNI, la suivante 310 dans le signal SNY, la suivante 312 dans le signal SNQ. Ainsi, l'ordre des signaux stockés par les verrouillages est Y*, Q*, Y*, I*, Y*, Q* etc. C'est l'ordre des signaux représentés

sur la figure 5d pour les lignes paires.

Ainsi, les sorties Q des verrouillages 704, 706 et 708 appliquent respectivement les signaux I*, Y* et Q* aux barres bus à 8 bits 730, 732 et 734. Les barres bus 730, 732 et 734 sont respectivement couplées aux entrées des circuits à retard 740, 742 et 744. Les circuits 740 et 744 retardent les échantillons des lignes impaires des signaux I* et Q* de 70 ns, il n'y a donc pas de décalage de temps entre les lignes impaires et paires du fait du retard de 70 ns des lignes paires au multiplexeur 26. Le circuit 742 retarde les échantillons des lignes impaires et paires du signal Y* de 70 ns, il n'y a donc pas de

décalage de temps entre ce signal et les signaux I* et Q*.

Les sorties des circuits sont respectivement couplées aux entrées des convertisseurs numériques-analogiques 716, 718 et 720, lesquels produisent, à leurs sorties respectives, des signaux analogiques I, Y et Q. Ces signaux analogiques peuvent être mélangés dans une matrice pour produire les

signaux R, G et B d'origine, si on le souhaite.

La figure 8 montre un schéma de l'un des circuits à retard 712 ou 714, lesquels sont identiques. Le signal SNI (ou SNQ) du générateur 722 est appliqué à l'entrée D d'une bascule ou flip-flop 801 du type D, et à l'entrée inférieure d'une porte ET 803, et le signal SY à la sortie du générateur 720 est appliqué à l'entrée C de la bascule 801. Le signal de synchronisation horizontale est appliqué à l'entrée du diviseur de fréquence par deux 805. Le signal résultant à une demi-fréquence de ligne est appliqué directement à l'entrée supérieure de la porte 803 et par

l'inverseur 811 à l'entrée supérieure de la porte ET 807.

Ainsi les portes 803 et 807 sont alternativement validées sur des lignes successives. La bascule 801 retarde, sur les lignes paires, le signal SNI (ou SNQ) de la période

6 (70 ns) du signal SY appliqué à son entrée d'horloge.

La sortie Q est reliée à l'entrée inférieure de la porte 807. Les portes 803 et 807 laissent passer, sur des lignes alternées, les signaux retardés et non retardés vers la porte OU 809. La sortie de la porte OU 809 comprend le signal SNI' (ou SNQ') et cette sortie est reliée au

verrouillage 704 (ou 708).

La figure 8 représente également sensiblement le schéma des circuits à retard 740 et 744. Dans ce cas, le verrouillage 801 est un verrouillage à 8 bits tandis que les portes 803, 807 et 809 sont des portes à 8 bits. Le verrouillage 801 reçoit, à son entrée C, le signal d'horloge du régénérateur 725 tandis que son entrée D reçoit le signal I* ou Q*. Comme dans ce cas, ce sont les signaux des lignes impaires et non pas des lignes paires qui doivent être retardés, la seule différence sur la figure 8 est que l'inverseur 811 doit être dans la ligne vers l'entrée supérieure de la porte 803 plutôt que celle de la porte 807. Le signal de sortie est dérivé de la sortie de la porte 809 et est appliqué au convertisseur

numérique-analogique 716 ou 720.

Comme le signal Y* doit être retardé pour les lignes impaires et paires, le circuit 742 ne comprend qu'un verrouillage à 8 bits qui reçoit le signal Y* sur la barre bus 732 à son entrée D, le signal d'horloge du régénérateur 725 à son entrée C et il produit à sa sortie Q,

le signal retardé appliqué au convertisseur numérique-

analogique 718.

On notera que de nombreux autres modes de réalisation sont possiblesdans l'esprit et le cadre de l'invention. Par exemple, les codeurs "2+2" comme celui représenté sur la figure 3 de la demande de brevet en France NI 81 02 388 peuvent être incorporés dans chacun

2498854 -

des trajets de signaux 403, 409 et 415. Ces codeurs produisent des bits directeurs qui permettent une réduction nette du nombre total des bits transmis. Dans ce cas, des décodeurs tels que celui de la figure 4 de cette demande sont requis dans chacun des trajets de signaux entre les circuits à retard 740, 742 et 744 et les convertisseurs

numériques-analogiques 716, 718 et 720 respectivement.

De légers retards peuvent être incorporés dans les lignes d'horloge vers les divers composants, selon

ce qui est requis, pour garantir que les fonctionnements.

séquentiels se produiront séquentiellement et non pas simultanément.

Claims (20)

R E V E N D I C A T I 0 N S

1.- Procédé pour multiplexer, dans le temps, un certain nombre de signaux composants représentant une

image de télévision, caractérisé par les étapes d'échan-

tillonner lesdits signaux composants, certains échantillons étant en coïncidence dans le temps (I*, Q*), de retarder dans le temps des échantillons en coïncidence choisis (512', 516') afin qu'il ne reste pas de coïncidence dans le temps entre eux et d'appliquer lesdits échantillons

retardés et non retardés à un seul canal (M*).

2.- Procédé selon la revendication 1 pour multiplexer, dans le temps, trois signaux composants (Y, I, Q) représentant une image de télévision, caractérisé en ce que l'étape d'échantillonnage précitée consiste à échantillonner lesdits signaux composants à un rapport de fréquencesde 2:1:1 respectivement, l'échantillonnage de chaque signal composant se présentant avec un déphasage d'une ligne à l'autre, l'échantillonnage de lignes correspondantes de deux signaux composants soumis à la plus faible fréquence d'échantillonnage se produisant avec un déphasage relatif, en ce que l'étape précitée de retarder dans le temps consiste à retarder dans le temps, sur des lignes alternées, les échantillons des signaux composants soumis à l'échantillonnage à plus basse fréquence (512', 516'); et en ce que l'étape précitée d'appliquer consiste à appliquer les échantillons retardés

et non retardés des signaux composants sujets à l'échan-

tillonnage à plus basse fréquence et les échantillons du signal composant sujet à l'échantillonnage à plus haute

fréquence, au seul canal précité (M*).

3.- Procédé selon la revendication 2, caractérisé en ce que les échantillons précités sont représentés par

des signaux numériques.

4.- Procédé selon l'une quelconque des

revendications 2 ou 3, caractérisé en ce que chaque

déphasage précité est de 1800.

5.- Procédé selon l'une quelconque des revendica-

tions 2, 3 ou 4, caractérisé en ce que le retard dans le

temps précité est de un quart de la période d'échantillon-

nage de la plus basse fréquence d'échantillonnage. 6.- Procédé selon l'une quelconque des

revendications précédentes, caractérisé en ce que l'étape

précitée d'échantillonnage consiste à échantillonner chaque composant à une fréquence qui est double de la fréquence d'échantillonnage associée au composant et à choisir un échantillon résultant sur deux de chaque composant comme échantillonsprécités 7.- Dispositif pour le multiplexage, dans le

temps, d'un certain nombre de signaux composants représen-

tant une image de télévision, caractérisé par un moyen pour échantillonner lesdits signaux composants, certains échantillons étant en coïncidence dans le temps, un moyen pour retarder dans le temps des échantillons choisis en coïncidence afin qu'il n'y ait plus de coïncidence dans le temps entre eux (601-621), et un moyen (623) pour appliquer les échantillons retardés et non retardés à un seul

canal (28).

8.- Dispositif selon la revendication 7 pour multiplexer, dans le temps, trois signaux composants représentant une image de télévision, caractérisé en ce que le moyen précité pour échantillonner échantillonne les signaux composants précités à un rapport de fréquencesde 2:1:1, respectivement, l'échantillonnage de chaque signal composant se produisant avec un déphasage d'une ligne à l'autre, l'échantillonnage de lignes correspondantes des deux signaux composants sujets à l'échantillonnage à plus basse fréquence se présentant avec un déphasage relatif; en ce que le moyen (601-621) pourretarder dans le temps, sur des lignes alternées, retarde les échantillons des signaux composants sujets à la plus basse fréquence d'échantillonnage (516',512'): et en ce que le moyen pour appliquer (623) applique les échantillons retardés et non

retardés des signaux composants à la fréquence d'échan-

tillonnage la plus basse et les échantillons du signal composant sujet à la fréquence d'échantillonnage la plus

haute à un seul canal (28).

9.- Dispositif selon la revendication 8, caractérisé en ce que les échantillons précités sont

représentés par des signaux numériques.

10.- Dispositif selon l'une quelconque des

revendications 8 ou 9, caractérisé en ce que les déphasages

précités sont de 1800.

11.- Dispositif selon l'une quelconque des

revendications 8, 9 ou 10, caractérisé en ce que le retard

précité est de un quart de la période d'échantillonnage de

la plus basse fréquence d'échantillonnage.

12.- Dispositif selon l'une quelconque des

revendications 7, 8, 9, 10 ou 11, caractérisé en ce que le

moyen d'échantillonnage précité comprend un moyen pour échantillonner chaque composant à une fréquence double de la fréquence d'échantillonnage associée audit composant (401), et un moyen (405) pour choisir les échantillons

alternés résultants pour produire lesdits échantillons.

13.- Dispositif selon la revendication 12, caractérisé en ce que le moyen d'échantillonnage précité comprend trois convertisseurs analogiquesnumériques pour échantillonner et mettre sous forme numérique les échantillons des composants respectifs (401, 407, 413), trois verrouillages (405, 411, 417) couplés auxdits convertisseurs respectivement et un générateur de signaux d'horloge couplé auxdits convertisseurs et auxdits

verrouillages pour forcer chaque convertisseur à échan-

tillonner à ladite fréquence (SYSI,SQ) qui est le double de la fréquence d'échantillonnage associée au composant amené audit convertisseur et pour forcer les verrouillages

à choisir les échantillons alternés (SNY, SNI, SNQ).

14.- Dispositif selon l'une quelconque des

revendications 7 à 13, caractérisé en ce que le moyen

précité pour retarder dans le temps comprend deux 18. verrouillages qui sont couplés au moyen d'échantillonnage précité pour recevoir les échantillons coïncidant dans

le temps (603,605).

15.- Dispositif selon l'une quelconque des

revendications 8 à 14, caractérisé en ce que.le moyen

d'application précité comprend un moyen pour indiquer les lignes alternées (601), un premier moyen formant porte (611, 613, 619) ayant des entrées couplées pour recevoir les échantillons retardés et-non retardés de l'un des signaux composants sujetsà la plus faible fréquence d'échantillonnage et une sortie, un second moyen formant porte (615, 617, 621) ayant des entrées couplées pour recevoir les échantillons retardés et non retardés de l'autre des signaux composants sujet à la plus basse fréquence d'échantillonnage et une sortie, chaque moyen formant porte étant sensible au moyen d'indication (601) pour laisser passer en alternance les échantillons non retardés et retardés reçus, et un moyen (623) pour appliquer les échantillons retardés et non retardés ayant passé par lesdites portes et les échantillons sujets à la plus haute fréquence d'échantillonnage, au seul canal (à8) précité. 16.- Dispositif selon la revendication 15, caractérisé en ce que chaque moyen formant porte précité comprend: des première et seconde portes ET (comme 611, 613) , une première entrée de ladite première porte ayant un signal à la demifréquence de ligne qui lui est appliqué par le moyen d'indication (601), une première entrée de ladite seconde porte ayant une demi-fréquence de ligne inversée qui lui est appliquée par le moyen d'indication (601, 607) et les secondes entrées desdites première et seconde portes recevant respectivement les échantillons non retardés et retardés de l'un desdits signaux composants sujets à la plus basse fréquence d'échantillonnage, et une porte OU (619) ayant des entrées couplées aux sorties desdites première et seconde portes ET (611, 613), et formant la sortie dudit moyen formant porte; et en ce que le moyen d'alimentation comprend une autre porte OU (623)

ayant des première et seconde entrées couplées respective-

ment aux sorties de la porte OU de chaque moyen formant porte et une troisième entrée couplée pour recevoir les échantillons du signal composant sujet à la plus haute fréquence d'échantillonnage (Y*) et la sortie pour

coupler au canal précité (28).

17.- Procédé pour démultiplexer un certain nombre de signaux composants de télévision, multiplexés dans le temps par un procédé selon la revendication 1, sur un seul canal, caractérisé par les étapes de: choisir les échantillons associés à l'un des composants et les appliquer à un premier canal (704, 740, 716); choisir les échantillons associés à un autre des composants et les appliquer à un second canal (708, 744, 720) ; et retarder les échantillons choisis qui étaient non retardés dans le procédé de multiplexage pour les forcer à être en coïncidence, dans le temps, avec les échantillons choisis qui ont été retardés dans le procédé

de multiplexage.

18.- Procédé selon la revendication 17 pour démultiplexer trois signaux composants de télévision multiplexés sur un seul canal par un procédé selon la revendication 2, caractérisé en ce que l'étape précitée de choisir les échantillons consiste à appliquer les échantillons multiplexés à trois canaux (704, 740, 716; 706, 742, 718; 708, 744, 720); à échantillonner les canaux à un rapport de fréquencesde 2:1:1 (SNY, SNI et SNQ), l'échantillonnage de chaque canal se produisant avec un déphasage d'une ligne de télévision à l'autre, et l'échantillonnage de lignes correspondantes de télévision dans les deux canaux sujets à la plus basse fréquence d'échantillonnage se présentant avec un déphasage relatif

(SNI' et SNQ').

19.- Procédé selon la revendication 18, caractérisé en ce que les échantillons précités sont

représentés par des signaux numériques.

20.- Procédé selon la revendication 19, caractérisé en ce qu'il comprend de plus l'étape de

convertir les échantillons en signaux analogiques.

21.- Procédé selon l'une quelconque des

revendications 18, 19 ou 20, caractérisé en ce que le

retard appliqué à l'étape précitéede retarder est de un quart de la période de la plus basse fréquence d'échantillonnage. 22.- Procédé selon l'une quelconque des

revendications 18, 19, 20 ou 21, caractérisé en ce que les

déphasages sont de 1800.

23.- Dispositif pour démultiplexer un certain nombre de signaux composants de télévision, multiplexés dans le temps par un dispositif selon la revendication 7, caractérisé par un moyen pour choisir les échantillons associés à l'un des composants et les appliquer à un premier canal (704, 740, 716); un moyen pour choisir les échantillons associés à un autre des composants et les appliquer à un second canal (708, 744, 720) ; et un moyen pour retarder les échantillons choisis

qui étaient non retardés dans le dispositif de multi-

plexage afin de les forcer à être en coïncidence dans le temps avec les échantillons choisis qui ont été retardés

dans le dispositif de multiplexage (740, 744).

24.- Dispositif selon la revendication 23 pour démultiplexer trois signaux composants de télévision multiplexés dans le temps sur un seul canal par le dispositif selon la revendication 2, caractérisé en ce que le moyen précité pour choisir comprend un moyen pour appliquer les échantillons multiplexés à trois canaux (704, 740, 716; 706, 742, 718; 708, 744, 720), et pour échantillonner les canaux à un rapport de fréquencEsde 2:1:1 (SNY, SNI, SNQ), l'échantillonnage de chaque canal se produisant avec un déphasage d'une ligne de télévision à l'autre, et l'échantillonnage de lignes correspondantes de télévision dans les deux canaux sujets à la plus basse fréquence d'échantillonnage se produisant avec un déphasage relatif. 25.- Dispositif selon l'une quelconque des

revendications 23 ou 24, caractérisé en ce que les

échantillons précités sont représentés par des signaux numériques. 26.Dispositif selon la revendication 25, caractérisé en ce qu'il comprend de plus un moyen pour

convertir lesdits échantillons en signaux analogiques.