JPH0310589A - 位相固定された副搬送波再生回路 - Google Patents

位相固定された副搬送波再生回路

Info

Publication number
JPH0310589A
JPH0310589A JP1131715A JP13171589A JPH0310589A JP H0310589 A JPH0310589 A JP H0310589A JP 1131715 A JP1131715 A JP 1131715A JP 13171589 A JP13171589 A JP 13171589A JP H0310589 A JPH0310589 A JP H0310589A
Authority
JP
Japan
Prior art keywords
signal
subcarrier
pulse
phase
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1131715A
Other languages
English (en)
Other versions
JP2896901B2 (ja
Inventor
Shinichi Shirato
白土　神一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Priority to JP1131715A priority Critical patent/JP2896901B2/ja
Priority to US07/479,811 priority patent/US5021872A/en
Priority to CA002016463A priority patent/CA2016463C/en
Priority to DE4016420A priority patent/DE4016420C2/de
Priority to KR1019900007411A priority patent/KR0147851B1/ko
Priority to FR9006526A priority patent/FR2647620B1/fr
Priority to GB9011755A priority patent/GB2234123B/en
Publication of JPH0310589A publication Critical patent/JPH0310589A/ja
Application granted granted Critical
Publication of JP2896901B2 publication Critical patent/JP2896901B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/87—Regeneration of colour television signals
    • H04N9/89—Time-base error compensation
    • H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/45—Generation or recovery of colour sub-carriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高画質テレビジョンΦシステムで使われる位
相固定の副搬送波を再生する位相固定された副搬送波再
生回路に関する。
発明の背景 最近、従来のカラーテレビジョン受像機と両立性があり
、か２高画質のテレビジョン（ＥｘｔｅｎｄｅｄＤｅｆ
ｉｎｉｔｉｏｎ　ＴＶ　、以下ＥＤＴＶという。）シス
テムノ開発に多大の努力が払われている。一般に、ＦＤ
ＴＶシステムにおいては、従来のテレビジョン・システ
ムに比べて、例えば、解像度を改善するためにより多く
の情報が処理される。このため、ＥＤＴＶシステムにお
いては、通常の色副搬送波に加えて追加の副搬送波が使
われる。この追加の副搬送波は、例えば、周波数の上げ
下げのために使われたり、また、被変調波としても使わ
れる。この種の副搬送波の例示的な使用例は、１９８７
年１２月２９日に出願番号第１３９３４０号として、エ
ム・エイ・イスナーディ（Ｍ、　Ａ、　ｌ５ｎａｒｄｉ
）氏により米国特許商標局に出願された「高画質化ワイ
ドスクリーンのテレビジョン信号処理システム」という
名称の米国特許出願に開示されている。
この追加の副搬送波は送信側と受信側の両方において使
用される。この場合、受信側で再生される追加の副搬送
波は送信側における追加の副搬送波と予め定められる位
相関係で再生されなければならない。従って、成るシス
テムでは、受信側で追加の副搬送波を再生する際に使わ
れる位相基準情報を送信側から送ることが考えられてい
る。しかしながら、別のシステムにおいては、周波数帯
域幅の制限あるいは水平ブランキング期間における時間
期間の制限のために、追加の副搬送波を再生するのに使
われる位相基準情報を送信側から受信側に送ることが難
しい場合がある。従って、追加の副搬送波を再生する際
に使われる位相基準情報を送信側から受信側に送ること
なく、送信側と受信側との間で予め定められる位相関係
で追加の副搬送波を再生することのできる副搬送波再生
回路を提供することが望ましい。また、この副搬送波再
生回路は位相固定されており、比較的簡単な回路構成で
あることが望ましい。
発明の概要 本発明の原理に従って、追加の副搬送波の周波数は複合
ビデオ信号の色副搬送波の周波数と最大公約数を持つよ
うに選択される。また、追加の副搬送波は複合ビデオ信
号のカラーバーストと予め定められる位相関係にあるも
のと仮定される。カラー・ぐ−ストに位相固定された色
副搬送波信号と水平同期信号とを受け取るように結合さ
れ、クロック信号に応答して初期化パルスを発生する手
段が設けられる。初期化・にルスを受け取るように結合
され、クロック信号に応答してメモリ読出しアドレス信
号を発生する手段が設けられる。再生される副搬送波を
表わす一連のサンプル・データを予め貯えておくメモリ
手段は、メモリ読み出しアドレス信号を受け取るように
結合され、サンプル・データから成る副搬送波信号を再
生する。
実施例 最初に、本発明の動作原理について説明する。
以下の説明において、説明の便宜上、追加の副搬送波周
波数ｆｃｉ−ｊｍ　ＮＴＳＣ方式のテレビジョン・シス
テムにおける水平ライン周波数ｆ□の１／２の整数倍で
あり、複合ビデオ信号をサンプリングする周波数は色副
搬送波ｆ　ｓｃ　（３，５８ＭＨｚ　）の４倍、すなわ
ち４ｆＳＣであるものと仮定する。標準のＮＴＳＣ方式
のテレビジョン信号の場合、色副搬送波周波数は水平ラ
イン周波数への４５５／２倍に設定されている。従って
、これらの関係は次式で与えられる。
ｆｃ＝（ｆＨ／２）ＸＮ　　　　　　（１）ｆｓｏ＝ｆ
Ｈ×４５５／２ ＝（ｆＨ／２　）　Ｘ４５５　　　　　　（２）ここで
、Ｎは正の整数である。
追加の副搬送波の周波数ｆｃと色副搬送波ｆｓｃとの間
に最大公約数Ｋが存在するならば、（１）式と（２）式
は、それぞれ次式で表わされる。
ｆｃ＝　（ｆＨ／２　）　×（ｎ−Ｋ）　　　　（３）
１８Ｃ＝（７，／２）Ｘ（ｍ−Ｋ）　　　　（４）ここ
で、ｎとｍは正の整数である。
（３）式と（４）式から次式が得られる。
ｆｃ／ｆｓｃ＝ｎ／ｍ（５） 第１図は、（５）式で与えられる周波数ｆ。の追加の副
搬送波信号ＦＣと周波数ｆｓｃの色副搬送波信号ＦＳＧ
との間の周波数関係を示す。第１図において、小さな丸
はサンプリング点を表わす。第１図から分るように、周
波数ｆ、の副搬送波信号Ｆ、のｎ周期は周波数ｆｓｃの
色副搬送波信号Ｆ８Ｃのｍ周期に和尚する。従って、複
合ビデオ信号が４ｆｓｃの周波数でサンプリングされる
場合、４ｍ個のサンプル・データ列によりｎ周期が構成
されるサンプル・データ列を繰り返し用いることより周
波数ｆｃの信号Ｆ、を再生することができる。
例えば、追加の副搬送波の周波数ｆｃが水平周波数の１
／２の３８５倍（Ｎ＝３８５）に選択されると、ｆｃ　
＝（ｆｕ　／　２　）　ｘ　３８５＝（ｆＨ／２）ｘ５
ｘ７ｘ１３ ＝　３．０３　　ＭＨｚ 一方、 ｆ８ｃ＝（ｆＨ／２）Ｘ４５５ ＝（ｆＨ／２）Ｘ５Ｘ７Ｘ１３ 従って、ｎ＝１１、ｍ＝１３となるＯ この場合、副搬送波信号Ｆ、の１１周期が５２サンプル
で構成されることになる。
別の例をあげると、追加の副搬送波の周波数ｆ。
が水子周波数の１／２の６３７倍（Ｎ＝６３７）に選択
されると、 ｆｃ＝（八／２）×６３７ ＝（ｆＨ／２　）Ｘ７Ｘ７Ｘ１３ ＝　５．０１　ＭＨｚ 一方、 ｆ、ｃ＝（ｆＨ／２）Ｘ５Ｘ７Ｘ１３ 従って、ｎ　＝　７、ｍ＝５となる。
Ｆ。
この場合、副搬送波信号弁の７周期が２０サンプルで構
成されることになる。
次に、位相同期の原理について説明する。
ｆＨ／２の奇数倍の周波数を有する信号と複合ビデオ信
号における垂直同期信号との位相関係は４フイールド毎
に一巡する。また、ｆＨ／２の奇数倍の周波数を有する
信号と複合ビデオ信号における水平同期信号との位相関
係は２水平ライン周期ごとに一致するから、色副搬送波
と水平同期信号との位相関係を２水平ライン周期毎に一
度検出し、その位相関係に基づいて周波数ｆ、の信号の
位相を決めれば、４フイールドのシーケンスを保持した
信号を発生させることができる。
第２図は、水平同期信号Ｉ（５ＹＮＣと色副搬送波信号
Ｆｓｃとの位相関係を示す。第２図に示されるように、
色副搬送波信号Ｆｓｃが水平同期信号Ｈ５ＹＮＣの下が
りエツジから２Ｔ以内に立ち上がる場合と、２Ｔ後に立
ち上がる場合が１水平ライン周期置きに生じる。従って
、水平同期信号Ｈ５ＹＮＣの下がりエツジから２Ｔ以内
に立ち上がる色副搬送波信号Ｆｓｃの立ち上がりにおい
て開始する追加の副搬送波信号ＦＣの位相に対応するサ
ンプル値を予め定められる値（すなわち、送信側で予め
定められる値）に決めておけば、４フイールド・シーケ
ンスが保持され、八／２の奇数倍の周波数であり、かつ
送信側と受信側との間において予め定められる位相関係
で追加の副搬送波Ｆ。を再生することができる。また、
ｆＨ／２の偶数倍の周波数を有する信号と水平同期信号
との位相関係は１水平ライン周期ごとに同位相となるが
、ｆ□／２の奇数倍の周波数を有する信号の場合と同様
に、色副搬送波と水平同期信号との位相関係を２水平ラ
イン周期ごとに一度検出し、その位相関係に基づいて周
波数ｆＣの信号の位相を決めれば、４フイールドのシー
ダンスを保持した信号を発生させることのできることは
明らかである。
第３図は、本発明の原理に従って構成される位相固定さ
れた副搬送波再生回路の基本ブロック図である。初期化
・ンルス発生器１０は、複合ビデオ信号中のカラーバー
ストに位相固定された色副搬送波信号Ｆｓｃと水平同期
信号Ｈ５ＹＮＣとを受け取り、４ｆ、ｃの周波数を有し
、かつカラーバーストに位相固定されているクロック信
号ＣＬＫによってクロック制御されて初期化・やルスＩ
Ｐを発生する。この初期化・々ルスＩＰは読出しアドレ
ス・カウンタ１２に供給される。この読出しアドレス・
カウンタ１２は、初期化パルスＩＰにより初期化され、
４ｆ８ｃの周波数を有し、かつカラーパース）Ｋ位相固
定されているクロック信号ＣＬＫにより制御されて０か
ら計数を開始する。読出しアドレス・カラ／り１２から
の計数値出力ＣＶＯは、読出し専用メモリ（ＲＯＭ）の
ようなメモリ１６に読出しアドレスとして供給される。
読出しアドレス・カウンタ１２からの計数値出力ＣＶＯ
はデコーダ１４にも供給される。この実施例において、
デコーダ１４は読出しアドレス・カラ／り１２からの出
力が４ｍ−１になったとき、読出しアドレス・カウンタ
１２をリセットするリセット・パルスＲＰヲ発生する。
読出しアドレス・カウンタ１２はリセット・パルスＲＰ
を受け取ると、リセット・・母ルス直後のクロック・パ
ルスに同期してリセットされ、０から計数を再開し、４
ｍ−１まで計数すると再びリセットされる。メモリ１６
においては、読出しアドレス・カウンタ１２の計数値出
力０，１，２．・・・４ｍ−２゜４ｍ−１に対応するメ
モリ・ロケーションに再生すれる追加の副搬送波信号Ｆ
Ｃを表わす、一連のサングル・データが予め貯えられて
いる。メモリ１６から読み出されるサンプル・データに
より構成される再生副搬送波信号ＦＣの開始点すなわち
初期位相は初期化パルス発生器１０から発生される初期
化・セルスＩＰにより決定される。
第４図は、第３図に示す初期化・ぞルス発生器１０の好
ましい一実施例を示す。この初期化・やルス発生器１０
は、カウンタ２０．ウィンドウ・デート回路２２および
デコーダ２４を含んでいる。
また、初期化・セルス発生器１０は、遅延要素２６と２
８、反転回路３０およびアンドダート３２から成るパル
ス整形回路３４、並びに遅延要素３６とナントゲート３
８から成るパルス伸長回路４０も含んでいる。（各遅延
要素２６．２８および３６の遅延時間はＩＴ、すなわち
１／４ｆ８ｃ　である。）さらＫ、初期化パルス発生器
１０は、ナンドｒ　−ト４２、アンドゲート４４および
遅延要素４６を含んでいる。遅延要素４６はシステムに
おける処理時間を補償するために設けられる。
以下第５図に示すタイミング図を参照しながら第４図に
示す回路の動作を詳細に説明する。まず、システムが定
常状態に入る前の動作について説明する。電源投入時、
あるいは受信チャンネルの変更時のように、入来の同期
信号がシステムを同期化するに至っていないとき、シス
テムは非定常状態にある。この場合、負方向性の水平同
期信号Ｈ５ＹＮＣが・やルス整形回路３４に供給される
と、そのエツジ・パルスＨＥＰは、第５図に示されるよ
うに、ウィンドウ・デート回路２２からのウィンドウ・
ケ°−ト信号ＷＧＰが高レベルの状態にある期間に発生
する。従って、ナントゲート４２から負方向性ノｌＪセ
ゾト・）？ルスＲＰ　１　ｖｓエノノ・）ｌルスＨＥＰ
に同期して発生する。カラ／り２０が負方向性のリセッ
ト・パルスＲＰＩによりリセットされると、／ステムは
定常状態に入る。なお、ウィンドウ・ケ０−ト回路２２
は、カラ／り２ｏがＲＰＩによりリセットされた直後に
ウィンドウ・ゲート信号ＷＧＰの一部を発生する。カウ
ンタ２ｏがリセット拳ｉ４ルスＲＰＩによりリセットさ
れた後に生ずる水平同期信号Ｈ５ＹＮＣのエツジ・パル
スＨＥＰは、前のエツジ・・等ルスＨＥＰから１水平ラ
イン期間後に生じ、その時ウィンドウ・タート回路２２
がらのウィンドウ・デート信号ＷＧＰは低レベルの状態
にある、従って、システムが定常状態に入った後は、水
平同期信号Ｈ５ＹＮＣのエッジ−ノｆルス）（ＥＰは、
ウィンドウ・ケ０−ト信号ＷＧＰにより抑止されること
になる。
次に、システムが定常状態に入った後の動作について説
明する。負方向性の水平同期信号Ｈ５ＹＮＣは・ぞルス
整形回路３４の遅延要素２６に供給される。遅延要素２
６により１Ｔ（すなわち、１／４ｆ８ｃ）だけ遅延され
た水平同期信号Ｈ５ＹＮＣは、並列に接続された遅延要
素２８および反転回路３０に供給される。遅延要素２８
と反転回路３０から発生される出力信号はアンドケ゛−
ト３２に供給される。
従って、アンドケ゛−ト３２から水平同期信号Ｈ５ＹＮ
Ｃの立下がりエツジからＩＴだけ遅延され、ＩＴの・ぞ
ルス幅を有する正方向性の・セルスＨＥＰを発生スる。
このパルスは第５図においてＨＥＰで示される。この正
方向性の／４’ルスはナントゲート４２の一方の入力端
子に供給される。ナ／ドケ０−ト４２の他方の入力端子
にはウィンドウ・ｒ−）回路２２からのダート信号ＷＧ
Ｐが供給される。ウィンドウ・ケ９−ト回路２２は、カ
ウンタ２０からの計数値出力ＣＶＯを受け取り、それを
デコードし、ウィンドウ・ダート信号ＷＧＰを発生する
。この実施例の場合、ウィンドウ・ケ°−ト回路２２は
、計数イ直出力ＣＶＯ７５：　９０８　、９０９　、　
Ｏおよび１のとき、４クロック周期の聞伝レベルのウィ
ンドウ・ケ中−ト信号ＷＧＰを発生する。この低レベル
のデート信号ＷＧＰは、システムが定常状態にあるとき
、水平［１［号Ｈ５ＹＮＣのエツジ・／（’ルス）ＩＥ
Ｐ　カゲート信号ＷＧＰにより抑止され、従ってカウン
タ２ｏがリセット・パルスＲＰＩによりリセットされる
ことがないようにする。これは、水平同期信号Ｈ５ＹＮ
Ｃが時間軸上において大きくずれない限り水平同期信号
Ｈ５ＹＮＣのエツジ・・ぞルスＨＥＰに同期シてカウン
タ２０がリセットされることのないことを確実にする。
カウンタ２０は４ｆ８ｃの周波数を有するクロック信号
ＣＬＫによりクロック制御され、１水平ライン周期の間
に発生するノクルスを正確に計数するために使用される
。カウンタ２ｏの計数値出力ＣｖＯは、ウィンドウ・ｅ
−）回路２２に供給されると共にデコーダ２４に供給さ
れる。
デコーダ２４は、カウンタ２ｏの計数値出力ＣＶＯをデ
コードし、この実施例の場合、計数値が９０９になった
ときＩＴ（１／４ｆｓ、）のパルス幅を有するリセット
・・々ルスＲＰ２をカウンタ２ｏの第２のリセット入力
端子ＲＥＴ　２に供給する。カウンタ２０は、第２のリ
セット入力端子ＲＥＴ　２に供給されるリセット・・そ
ルスＲＰ２の直後に発生するクロック・パルスによって
零にリセットされ、計数を再開する。定常状態の動作に
おいては、水平同期信号Ｈ５ＹＮＣがら整形されるエツ
ジ・・９ルスＨＥＰによシカウンタ２ｏがリセットされ
ることは、ウィンドウ・タート回路２２からのウィンド
ウ・ｒ−）信号ＷＧＰにより抑止されているから、カウ
ンタ２０はデコーダ２４から発生されるリセ、トノｅル
スＲＰ２によってのみリセットされる。このようにして
、カウンタ２ｏはクロック信号ＣＬＫによってクロック
制御され、０がら９０９までの計数を繰り返す。
デコーダ２４から発生される出力は、・２ルス幅をＩＴ
だけ伸長するパルス伸長回路４ｏにも供給される。すな
わち、デコーダ２４がらの出力は、遅延時間ＩＴの遅延
要素３６を介してナンドヶ°−ト３８の第１の入力端子
に供給され、またナントゲート３８の第２の入力端子に
直接供給される。従って、ナントゲート３８の出力には
、第５図においてＲＰ２’で示されるように、２Ｔのパ
ルス幅を有すル正方向性のパルス出力が得られる。この
・クルス出力は１水平ライン周期とと洗発生される。こ
のパルス出力はアンドダート４４の第１の入力端子に供
給される。アンドゲート４４の第２の入力端子にはカラ
ーバーストに位相固定された色副搬送波信号Ｆｓｃが供
給される。この実施例において、色副搬送波Ｆｓｃは、
第５図に示されるようにＩＴのパルス幅を有するパルス
に波形整形されているものとする。先に、第２図を参照
しながら述べたように、色副搬送波信号Ｅｓｃはｌ水平
ライン周期置きに水平同期信号Ｈ５ＹＮＣの下がりエツ
ジから２Ｔ以内に立ち上がる。従って、アンドケ”　−
ト４４は、２水平ライン周期ごとに一回ＩＴの・セルス
幅を有する・やルス信号を発生する。このパルス信号は
システムで必要とされる位相調整用遅延要素４６を介し
て初期化パルスＩＰとして第３図の読出しアドレス・カ
ウンタ１２に供給される。
以上本発明の一実施例を説明したが、幾つかの変形例が
考えられる。例えば、フィールド毎に位相が反転するフ
ィールド交番（Ｆｉｅｌｄ　Ａｌｔｅｒｎａｔｅ）の副
搬送波Ｆｃ′を再生する場合には、水平同期信号と垂直
同期信号との位相関係が奇数フィールドと偶数フィール
ドで異なるから、普通のフィールド判別回路を使ってフ
ィールド識別信号を発生させ、偶数フィールドと奇数フ
ィールドで位相を反転させることによりフィールド交番
の副搬送波信号Ｆｃ′を再生することができる。あるい
は、奇数フィールドと偶数フィールドに対応するサング
ル・データを予めメモリに記憶させておき、普通のフィ
ールド判別回路を使うことにょシ得られるフィールド識
別信号を読出しアドレス信号としてメモリに供給し、奇
数フィールド、偶数フィールドにそれぞれ従ってサンプ
ル・データを読み出すことＫよりフィールド交番の副搬
送波信号Ｆｃ′を再生することもできる。
【図面の簡単な説明】
第１図は、周波数ｆ、の追加の副搬送波信号Ｆ。 と周波数ｆｆＪＣの色副搬送波信号Ｆｓｃとの間の周波
数関係を示す。 第２図は、水平同期信号Ｈ５ＹＮＣと色副搬送波信号Ｆ
ｓｃとの位相関係を示す。 第３図は、本発明の原理に従って構成される位相固定さ
れた副搬送波再生回路の基本ブロック図である。 第４図は、第３図に示す初期化パルス発生器の一実施例
のブロック図である。 第５図は、第４図に示す初期化・ぞルス発生器の動作を
理解するのに有用なタイミング図である。 １０・・・初期化パルス発生器、１２・・・読出しアド
レス・カウンタ、１４・・・デコーダ、１６・・・メモ
リ、２０・・・カウンタ、２２・・・ウィンドウ・ダー
ト回路、２４・・・デコーダ、３４・・・・ンルス整形
回路、４ｏ・・・パルス伸長回路。

Claims (1)

    【特許請求の範囲】
  1. （１）クロック信号源と、 カラーバーストに位相固定された色副搬送波信号と水平
    同期信号とを受け取るように結合され、前記クロック信
    号に応答して初期化パルスを発生する初期化パルス発生
    手段と、 前記初期化パルスを受け取るように結合され、前記クロ
    ック信号に応答してメモリ読出しアドレス信号を発生す
    る手段と、 再生される副搬送波を表わす一連のサンプル・データを
    予め貯えておくメモリ手段であって、前記メモリ読出し
    アドレス信号を受け取るように結合され、前記サンプル
    ・データから成る副搬送波信号を再生するメモリ手段と
    から成る、位相固定された副搬送波再生回路。
JP1131715A 1989-05-26 1989-05-26 位相固定された副搬送波再生回路 Expired - Lifetime JP2896901B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP1131715A JP2896901B2 (ja) 1989-05-26 1989-05-26 位相固定された副搬送波再生回路
US07/479,811 US5021872A (en) 1989-05-26 1990-02-14 Phase locked subcarrier regenerator
CA002016463A CA2016463C (en) 1989-05-26 1990-05-10 Phase locked subcarrier regenerator
DE4016420A DE4016420C2 (de) 1989-05-26 1990-05-22 Phasenverkoppelter Hilfsträger-Regenerator
KR1019900007411A KR0147851B1 (ko) 1989-05-26 1990-05-23 위상 고정 부반송파 재생기
FR9006526A FR2647620B1 (fr) 1989-05-26 1990-05-25 Regenerateur de sous-porteuse verrouillee en phase
GB9011755A GB2234123B (en) 1989-05-26 1990-05-25 Frequency locked subcarrier regenerator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1131715A JP2896901B2 (ja) 1989-05-26 1989-05-26 位相固定された副搬送波再生回路

Publications (2)

Publication Number Publication Date
JPH0310589A true JPH0310589A (ja) 1991-01-18
JP2896901B2 JP2896901B2 (ja) 1999-05-31

Family

ID=15064508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1131715A Expired - Lifetime JP2896901B2 (ja) 1989-05-26 1989-05-26 位相固定された副搬送波再生回路

Country Status (7)

Country Link
US (1) US5021872A (ja)
JP (1) JP2896901B2 (ja)
KR (1) KR0147851B1 (ja)
CA (1) CA2016463C (ja)
DE (1) DE4016420C2 (ja)
FR (1) FR2647620B1 (ja)
GB (1) GB2234123B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583562A (en) * 1993-12-03 1996-12-10 Scientific-Atlanta, Inc. System and method for transmitting a plurality of digital services including imaging services
US5621472A (en) * 1994-04-01 1997-04-15 Apple Computer, Inc. System for inexpensive phase coherent subcarrier generation
US6008858A (en) * 1996-12-06 1999-12-28 Ati Technologies, Inc Video timing generation
US6313772B1 (en) 1999-08-24 2001-11-06 Thomson Licensing S.A. Complex carrier signal generator for determining cyclic wave shape
US7336748B2 (en) * 2003-12-23 2008-02-26 Teradyne, Inc. DDS circuit with arbitrary frequency control clock

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1455821A (en) * 1972-11-02 1976-11-17 British Broadcasting Corp Generation and monitoring of freuqencies related by a rational ratio
JPS56160157A (en) * 1980-04-22 1981-12-09 Sony Corp Bit clock reproducing circuit
US4316219A (en) * 1980-07-17 1982-02-16 Rca Corporation Synchronizing circuit adaptable for various TV standards
JPS57142093A (en) * 1981-02-27 1982-09-02 Toshiba Corp Digital chrominance signal generator
US4541061A (en) * 1982-10-13 1985-09-10 Minnesota Mining And Manufacturing Company Data clocking circuitry for a scanning apparatus
GB2136247B (en) * 1983-02-04 1986-06-11 Sony Corp Digital pal colour television signal demodulators
US4614973A (en) * 1983-04-08 1986-09-30 Tektronix, Inc. Method and apparatus for generating timing pulses
US4670786A (en) * 1984-04-26 1987-06-02 Qsi Systems, Inc. Video-camera synchronizing system
EP0392569A3 (en) * 1985-04-12 1990-11-28 Tektronix Inc. Digital phase adjustment
US4628286A (en) * 1985-04-17 1986-12-09 Rca Corporation Digital frequency modulator
US4652832A (en) * 1985-07-05 1987-03-24 Motorola, Inc. Frequency resolution in a digital oscillator
US4635279A (en) * 1985-07-25 1987-01-06 Rca Corporation Arrangement for coherently generating sinusoids of different frequencies, and angle modulation data receiver using the arrangement
US4661850A (en) * 1986-01-31 1987-04-28 Rca Corporation Progressive scan television system with interlaced inter-field sum and difference components
JPS62189894A (ja) * 1986-02-17 1987-08-19 Hitachi Ltd 搬送波信号の多重，再生回路
US4694326A (en) * 1986-03-28 1987-09-15 Rca Corporation Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency
US4694327A (en) * 1986-03-28 1987-09-15 Rca Corporation Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop
US4686560A (en) * 1986-05-30 1987-08-11 Rca Corporation Phase locked loop system including analog and digital components
US4719505A (en) * 1986-09-19 1988-01-12 M/A-Com Government Systems, Inc. Color burst regeneration
US4769691A (en) * 1987-03-02 1988-09-06 Rca Licensing Corporation Burst locked oscillator with side-lock protection
GB8721565D0 (en) * 1987-09-14 1987-10-21 Rca Corp Video signal processing system
JP2584459B2 (ja) * 1987-10-15 1997-02-26 リーダー電子株式会社 複合映像信号のｓｃ／ｈ位相測定装置

Also Published As

Publication number Publication date
DE4016420A1 (de) 1990-11-29
CA2016463A1 (en) 1990-11-26
CA2016463C (en) 2001-01-30
DE4016420C2 (de) 2002-08-01
KR900019487A (ko) 1990-12-24
GB9011755D0 (en) 1990-07-18
GB2234123B (en) 1993-05-05
US5021872A (en) 1991-06-04
JP2896901B2 (ja) 1999-05-31
FR2647620B1 (fr) 1994-01-14
KR0147851B1 (ko) 1998-09-15
GB2234123A (en) 1991-01-23
FR2647620A1 (fr) 1990-11-30

Similar Documents

Publication Publication Date Title
AU611696B2 (en) Clock signal generation system
US5335074A (en) Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates
GB2026278A (en) Television frame synchronizer having a write-inhibit circuit
JPH02143688A (ja) 異種ビデオ・フォーマット識別装置
GB2142801A (en) Transmission and reception of component video signals
JPH0310589A (ja) 位相固定された副搬送波再生回路
JP2603096B2 (ja) クロマ復調装置
US4975767A (en) NTSC/PAL subcarrier based H-lock with color framing and detection
US4695873A (en) Horizontal line data position and burst phase encoding apparatus and method
JP2720189B2 (ja) 文字放送信号発生装置および文字放送信号受信機
JPS5923149B2 (ja) 高精細度放送用コンバ−タ
JPH0218636B2 (ja)
US5021871A (en) Conversion circuit for removing line-by-line phase alternation
JPH0478231B2 (ja)
JP3445297B2 (ja) 多方式対応デジタルテレビジョン受信機
JPS625515B2 (ja)
JPS594275A (ja) ライン同期回路
JPS6038067B2 (ja) 垂直同期回路
JPS61224667A (ja) 垂直同期再生回路
JPH0478233B2 (ja)
JPS6292685A (ja) ビデオ信号処理装置
JPS63109679A (ja) 文字放送信号処理回路
JPH0738859A (ja) テレテキストデータ復調装置のサンプリングクロック発生回路
JPS5979686A (ja) テレビジョン信号のタイミング抽出装置
JPS6097760A (ja) 復調装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 11