JPS63109679A - 文字放送信号処理回路 - Google Patents

文字放送信号処理回路

Info

Publication number
JPS63109679A
JPS63109679A JP25613986A JP25613986A JPS63109679A JP S63109679 A JPS63109679 A JP S63109679A JP 25613986 A JP25613986 A JP 25613986A JP 25613986 A JP25613986 A JP 25613986A JP S63109679 A JPS63109679 A JP S63109679A
Authority
JP
Japan
Prior art keywords
signal
circuit
period
teletext
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25613986A
Other languages
English (en)
Other versions
JPH0478232B2 (ja
Inventor
Shigeharu Eguri
殖栗 重治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP25613986A priority Critical patent/JPS63109679A/ja
Publication of JPS63109679A publication Critical patent/JPS63109679A/ja
Publication of JPH0478232B2 publication Critical patent/JPH0478232B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は文字放送信号処理回路に係り、特にテレビジョ
ン信号の垂直帰線消去期間内に重畳される文字放送信号
を受信し、この文字放送信号を信号処理する文字放送信
号処理回路に関する。
(従来の技術) 最近、新しい放送サービスとして文字多重放送 。
(以下、文才放送という)が実現化されている。
また、文字放送方式としては従来のパターン方式に対し
て、伝送効率の良い符号化伝送方式(コード方式)があ
る。
この文字放送は、時間ごとに編成される通常のテレビジ
ョン番組と異なり、文字や図形及び付加音で構成される
様々な情報・娯楽番組を繰返し伝送し、視聴名が欲しい
時に、欲しい情報を利用できるようにした新しい放送シ
ステムである。
上記の文字や画像などの情報は、現在放送されている放
送局からのテレビジョン電波(映像信号)に多重されて
放送されており、受信右側では文字放送を受信できる受
信装置やアダプタを用意すれば、多くの文字放送番組の
中から希望する文字放送番組を選んで楽しむことができ
る。
また、この文字放送の信号(文字信号パケット)は、現
在のテレビジョン映像信号の垂直帰線消去期間を利用し
てデジタル信号として伝送され、受信装置側では、その
信号を復号してテレビジョン信号に変換し、テレビジョ
ン画面に画像を表示したり音楽などの付加客を発生して
、文字番組が視聴できるようになっている。
(発明が解決しようとする問題点) ところで、上記した符号化伝送方式(コード方式)の文
字放送においては、放送局から送信される文字放送信号
(データ)の連続性(クロック同期(CR) 、バイト
同期(FC) )が保証されており、テレビジョン信号
のフィールドに跨ったデータの位相が不連続にならない
ようにして放送局から文字放送信号が送信されている。
そこで、受信側では、この送信される文字放送信号の連
続性を利用することにより安定な受信が行なえるよう、
文字放送受信用のアダプタや受信装置に種々の回路上の
工夫がなされている。
すなわち、テレビジョン信号のカラー副搬送波周波数か
らデータサンプリング信号(クロック)を得、フレーミ
ングコードでバイト同期をとっており、文字放送信号の
データは、このデータサンプリング信号を使い、更にバ
イト同期をとることによってデジタル信号処理が行なわ
れている。また、この文字放送信号のデータサンプリン
グ信号周波数(f sp)とテレビジョン信号(複合映
像信号)の水平走査周波数(fh )とカラー副搬送波
周波数(fsc)との間には、次の関係がある。
f sp= 4・f sc、 f h = (2/45
5)・fscところが、放送局が同期切換えを行なった
り、放送局の種々の条件(例えば、同じヂャンネルにお
ける放送番組の切換え時や中継場所の変更時など)によ
り上記の連続性を保持することができなくなることがあ
り、その為、受信側では、放送局側が同期切換えなどを
行なって送信される文字放送信号の連続性が保持できな
くなったことを安定に検出し、これによって、以後、安
定な受信が行なえるようにする必要がある。
そして、上記のように送信される文字放送信号の連続性
が保持できなくなったことを安定に検出するためには、
等化パルス期間を検出し、等化パルスを含まない安定な
水平同期信号を検出する必要がある。更に、このような
等化パルスを含まない安定な水平同期信号を検出するた
めに、例えば1水平走査期間分のシフトレジスタを用い
なければならず、よって、回路構成が複雑になり、コス
ト高になるといった問題点がある。
そこで、本発明は上記した従来の技術の鑑みて、放送局
側が同期切換えなどを行なって送信される文字放送信号
の連続性が保持できなくなったことを安定に検出するた
めの等化パルスを含まない安定な水平同期信号が得られ
、しかも回路構成が簡単で安価になるようにした文字放
送信号処理回路を提供することを目的とする。
(問題点を解決するための手段) 本発明は上記の目的を達成するために、テレビジョン信
号の垂直帰線消去期間内にΦ畳される文字放送信号を受
信し、この文字放送信号を信号処理する文字放送信号処
理回路であって、前記テレビジョン信号の副搬送波から
この副搬送波周波数と所定倍数関係の周波数の文字放送
信号データ処理用クロックを得る回路と、前記テレビジ
ョン信号から等化パルスを含む同期信号を分離する回路
と、前記文字放送信号データ処理用クロック及び前記等
化パルスを含む同期信号より同期信号の存在する期間を
検出し、この検出出力により等化パルス期間を検出する
等化パルス期間検出回路とを設けたことを特徴とする文
字放送信号処理回路を提供するものである。
(作 用) 上記した構成の文字放送信号処理回路においては、テレ
ビジョン信号の副搬送波から得た文字放送信号データ処
理用クロック及びテレビジョン信号から分離した等化パ
ルスを含む同期信号より同期信号の存在する期間を検出
し、この検出出力により等化パルス期間を検出する。
(実 施 例) 本発明になる文字放送信号処理回路の一実施例について
、以下に図面と共に説明する。
第1図は本発明になる文字放送信号処理回路の一実施例
を示すブロック系統図である。
同図において、入力端子1には、放送局から送信される
テレビジョン信号(複合映像信号)を受信したものが供
給される。そして、このテレビジョン信号の垂直帰線消
去期間内の特定の水平走査期間に符号化伝送方式の文字
信号(文字信号パケット)が重畳されている。
2は副搬送波再生回路、3は含分周器、4は位相比較回
路、5は電圧制御発振器(以下、■COという)、6は
前方周器、7は等化パルス除去回路、8は同期分離回路
、9は出力端子である。また、前会周器31位相比較回
路4.VCO5゜前会周器6は、フェーズ・ロックド・
ループ(PLL)を構成している。
副搬送波再生回路2は、入力端子1を介して供給される
テレビジョン信号から周波数f’sc[= 3.58 
Mllz]の副搬送波(第2図中の波形a)を再生して
、含分周器3に供給する。そして、副搬送波周波数fs
cを前方周して、周波数+fscの信号(第2図中の波
形b)を得て、これを位相比較回路4に供給する。
位相比較回路4は、含分周器3から供給される信号(第
2図中の波形b)とVCO5の出力を前会周する前会周
器6から供給される信号(第2図中の波形d)との位相
を比較し、それらの間に位相差がある時は、その位相差
に対応する誤差電圧を発生してVCO5に供給する。そ
して、VCO5はこの誤差電圧によって新たな位相の信
号を引き込んで出力する。更に、このVCO5から出力
される信号(第2図中の波形C(第4図中の波形C′)
)が周波数f’sp[= 5.7MIIz]のデータサ
ンプリング信号(クロック)として等化パルス除去回路
7に供給される。また、この等化パルス除去回路7には
同期分離回路8で分離された周波数fh [= 15.
7k llz]の水平同期信@(第4図中の波形eを反
転した波形百)が供給される。なお、この水平同期信号
は等化パルスを含んでいる。
等化パルス期間検出回路7は、データ勺ンプリング信号
(クロック)(fsp)及び等化パルスを含む水平同期
信号<rh>より水平同期信号の存在する期間を検出し
、この検出出力により等化パルス期間を検出して、等化
パルス期間検出信号を出力端子9に出力する。
第3図は本発明回路の要部である等化パルス除去回路7
の具体的回路を示す図である。
同図において、端子10.11には、それぞれ第1図に
おけるVCO5及び同期分離回路8からそれぞれ出力さ
れるデータサンプリング信号(第2図中の波形C(第4
図中の波形c’ ) )  (fsp)及び等化パルス
を含む水平同期信号(第4図中の波形eを反転した波形
U)(fh)が供給される。
端子10を介して供給されるデータサンプリング信号(
f sp)はカウンタ12のクロック端子に供給される
一方、カウンタ13及びカウンタ14のクロック端子に
も供給される。また、端子11を介して供給される等化
パルスを含む水平同期信号(fh)はインバータ15を
介して反転されて第4図中の波形eにされ、Dフリップ
フロップ16のクロック端子に供給される。ここで、第
5図中の波形e′は第4図中の波形eの時間軸を変更し
て示すもので、第5図中の波形e′の1パルスが第4図
中の波形eに相当する。
Dフリップフロップ16は、クロック端子に供給される
波形e (e’ )の立上りエツジ(前縁)でトリガさ
れ、後述するNAND回路17の出力より供給される波
形fによってリセットされる。そして、フリップ70ツ
ブ16のご出力は、このDフリップフロップ16のD 
E子及びカウンタ12のリセット端子Rに供給される。
Dフリップフロップ1Gがトリガされると、Dフリップ
70ツブ16のご出力は“L”となり、これによってカ
ウンタ12が計数可能となる。そして、カウンタ12は
クロック端子に供給される波形C3C′のデータサンプ
リング信号(fsEl)のカウントを開始する。
カウンタ12のC,D、E出力端子(すなわち、23.
24.25出力端子)にはNAND回路17が接続され
ていて、カウンタ12が所定のカウント値(この接続の
場合、“28”)を検出すると、このNAND回路17
から検出信号(第40図中の波形f)が出力され、これ
がDフリップフロップ16のリセット端子Rに供給され
る。よって、Dフリップ70ツブ16は、28クロック
周期期間に相当する期間の間、そのご出力が“L”とな
り、Dフリップ70ツブ16のQ出力には水平同期信号
に略等しいパルス幅(約49μsec )の信号(第4
図及び第5図中の波形Q、 g’ )が得られる。
ここで、第5図中の波形Q′は、前記した波形eと波形
e′との関係と同様に、第4図中の波形Qの時間軸を変
更して示すもので、第5図中の波形q′の1パルスが第
4図中の波形Qに相当する。
また、Dフリップフロップ18のD端子には“H”の信
号である電源Vccが供給され、そのクロック端子には
Dフリップフロップ16のQ出力である波形([Q’)
が供給される。そして、このDフリップ70ツブ18は
波形QCQ’>でトリガされ、後述するNAND回路2
1から出力される波形iでリセットされ、そのQ出力(
第5図中の波形h)がDフリップフロップ19のD端子
に供給される。
更に、Dフリップフロップ18のO出力はカウンタ13
のリセット端子Rに供給される一方、Dフリップフロッ
プ20のりOツク端子に供給される。
また、Dフリップフロップ19は波形a(a’)でトリ
ガされ、後述するNAND回路22から出力される波形
jでリセットされ、そのQ出力はDフリップ70ツブ2
0のD端子に供給される。更に、Dフリップ70ツブ1
9のご出力はカウンタ14のリセット端子Rに供給され
る。
このように、Dフリップフロップ18.19は従属的に
接続されているため、Dフリップ70ツブ19はDフリ
ップフロップ18がセット状態にある時(11HI+の
時)にりOツク(波形a、 g’ )が入力されない限
りセットされることはない。
カウンタ13は、Dフリップフロップ18がセット状態
にある時だけ、そのクロック端子に供給されるデータサ
ンプリング信号(波形c、c’ )をカウントシ、その
E、F、G、H出力端子(すなわち、25.2(1,2
7,28出力端子)に接続したNΔND回路21により
所定のカラン1−埴を検出し、このNAND回路21か
ら検出信号(第5図中の波形i)を出力する。そして、
この検出信号によりDフリップ7Oツブ18がリセット
されるまでの門、カウンタ13はクロック端子に供給さ
れるデータサンプリング信号(波形c、c’ )をカウ
ントし続ける。
ここで、上記したNAND回路21により検出される所
定のカウント値を、th/2 (但し、thは水平同期
信号周期)より大ぎく、かつthより小さい期間に対応
するクロックカウント時間になるように設定(上記のよ
うに接続)すると(この接続の場合、カウンタ値は、3
th/4 ;“24G” ) 、等化パルスのない期間
はDフリップ70ツブ19がセットされることはない。
よって、等化パルス期間においてはDフリップ70ツブ
18がセットされた後、そのth/2後に、そのクロッ
ク端子にクロック(波形Q、Q’ )が入力され、この
時、Dフリップフロップ18はセット状態にあるので、
Dフリップ70ツブ19がセットされる。
また一方、Dフリップフロップ19.カウンタ14及び
NAND回路22は、上記したDフリップフロップ18
.カウンタ13及びNAND回路21と同様の構成にな
っており、その動作も同様である。
すなわち、カウンタ14は、Dフリップフロップ19が
セット状態にある時だけ、そのクロック端子に供給され
るデータサンプリング信号(波形C2c’ )をカウン
トし、そのE、F、G、H出力端子(すなわち、25.
26.27.28出力端子)に接続したNAND回路2
2により所定のカウント値を検出し、このNAND回路
22から検出信号(第5図中の波形j)を出力する。そ
して、この検出信号によりDフリップ70ツブ19がリ
セットされるまでの間、カウンタ14はクロック端子に
供給されるデータサンプリング信号(波形c、c’ )
をカウントし続ける。
ここで、上記したNAND回路22により検出される所
定のカウント値を、前記と同様に、th/2(但し、t
hは水平同期信号周期)より大きく、かつ【hより小さ
い期間に対応するクロックカウント時間になるように設
定(上記のように接続)する(この接続の場合、カウン
タ値は、8th/4 ;“” 240” )。
従って、Dフリップフロップ19のQ出力には、等化パ
ルス期間のみ約3th/4 “H11となるパルス列(
波形k)が発生する。
このDフリップフロップ19のQ出力(波形k)はDフ
リップフロップ20のDI子に供給され、このDフリッ
プフロップ20のクロック端子にはDフリップフロラフ
180口出力(波形りの反転波形)が供給される。そし
て、Dフリップフロップ20はDフリップフロップ18
のa出力(波形りの反転波形)でトリガされ、そのQ出
力には等化パルス期間のみが“Hjlになる等化パルス
期間検出信号(波形1)が得られ、これが端子28を介
して出力される。
また、カウンタ13のA、B、D、E、G出力端子(す
なわち、2,22.24,25.27出力端子)にNA
ND回路23を接続して、そして、このNAND回路2
3が“0(ゼロ)”を越えてth/2より小さい期間に
対応するクロックカウント値を検出するように、カウン
タ13のカウント値を設定する(この接続の場合、カウ
ント値は、th/4 :“80”)。
NANO回路23の出力(波形m)は、ゲート回路25
.26で構成されるRSフリップフロップ24のリセッ
ト端子Rに供給され、このRSフリツブフ0ツブ24の
セット端子SにはNAND回路21の出力(波形i)が
供給される。
そして、このRSフリップフロップ24の出力端子から
は水平同期パルスの期間は1」”となり、等化パルスの
期間は“°L”となるゲート信号(波形n)が出力され
る。
このゲート信号(波形n)とDフリップ70ツブ16の
出力(波形a、a’ )とをAND回路27に供給する
ことにより、AND回路27の出力端子からは等化パル
スが除去された水平同期信号(波形0)が得られる。
以上のように、Dフリップ70ツブ20のQ出力端子に
は等化パルス期間のみがH″になる等化パルス期間検出
信号(波形i)が得られ、AND回路27の出力端子か
らは等化パルスが除去された水平同期信号(波形0)が
得られる。そして、この笠化パルス期間検出信号及び等
化パルスが除去された水平同期信号によって、放送局か
ら送信される文字放送信号の連続性が保持できなくなっ
たことを安定に検出することができる。更に、この検出
信号を、例えば文字放送の受信装置やアダプタの制tI
I装置(信号処理制御用マイコン)に供給 。
して、この不連続状態に対応する信号処理制御を行なわ
せることもできる。
(発明の効果) 以上の如く、本発明になる文字放送信号処理回路によれ
ば、文字放送信号データ処理用クロック及び等化パルス
を含む同期信号より同期信号の存在する期間を検出し、
この検出出力により雪化パルス期間を検出するので、こ
の等化パルス期間検出信号により放送局側が同期切換え
などを行なって送信される文字放送信号の連続性が保持
できなくなったことを安定に検出するための等化パルス
を含まない安定な水平同期信号を1qることができ、し
かも、1水平走査期間分のシフトレジスタを用いる必要
もなく回路構成が簡単で安価にできるといった特長を有
する。
【図面の簡単な説明】
第1図は本発明になる文字放送信号処理回路の一実施例
を示すブロック系統図、第2図、第4図及び第5図は本
発明回路の各部の信号波形図、第3図は本発明回路の要
部である等化パルス期間検出回路7の置体的回路を示す
図である。 1・・・入力端子、2・・・副搬送波再生回路、3・・
・前会周器、4・・・位相比較回路、5・・・電圧制御
発振器(VCO)、6・・・前会周器、7・・・等化パ
ルス期間検出回路、8・・・同期分離回路、9・・・出
力端子、10.11.28・・・端子、12、13.1
4・・・カウンタ、15・・・インバータ、113、1
8.19.20・・・Dフリップ70ツブ、17、21
.22.23・・・NANDAND回路・・・RSフリ
ップフロップ、25.26・・・ゲート回路、27・・
・AND回路。

Claims (3)

    【特許請求の範囲】
  1. (1)テレビジョン信号の垂直帰線消去期間内に重畳さ
    れる文字放送信号を受信し、この文字放送信号を信号処
    理する文字放送信号処理回路であって、 前記テレビジョン信号の副搬送波からこの副搬送波周波
    数と所定倍数関係の周波数の文字放送信号データ処理用
    クロックを得る回路と、 前記テレビジョン信号から等化パルスを含む同期信号を
    分離する回路と、 前記文字放送信号データ処理用クロック及び前記等化パ
    ルスを含む同期信号より同期信号の存在する期間を検出
    し、この検出出力により等化パルス期間を検出する等化
    パルス期間検出回路とを設けたことを特徴とする文字放
    送信号処理回路。
  2. (2)文字放送信号データ処理用クロックを得る回路は
    、フェーズ・ロックド・ループ回路で構成したことを特
    徴とする特許請求の範囲第1項記載の文字放送信号処理
    回路。
  3. (3)等化パルス期間検出回路は、等化パルスを含む同
    期信号の前縁からth/2(thは水平同期信号周期)
    より大きく、かつthより小さい期間を検出する第1の
    検出回路と、この第1の検出回路に従属に接続され、前
    記等化パルスを含む同期信号の前縁からth/2より大
    きく、かつthより小さい期間を検出する第2の検出回
    路と、前記第2の検出回路の検出出力時にのみ前記第1
    の検出回路の検出出力を検出して等化パルス期間を検出
    するする第3の検出回路とより構成したことを特徴とす
    る特許請求の範囲第1項記載の文字放送信号処理回路。
JP25613986A 1986-10-28 1986-10-28 文字放送信号処理回路 Granted JPS63109679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25613986A JPS63109679A (ja) 1986-10-28 1986-10-28 文字放送信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25613986A JPS63109679A (ja) 1986-10-28 1986-10-28 文字放送信号処理回路

Publications (2)

Publication Number Publication Date
JPS63109679A true JPS63109679A (ja) 1988-05-14
JPH0478232B2 JPH0478232B2 (ja) 1992-12-10

Family

ID=17288444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25613986A Granted JPS63109679A (ja) 1986-10-28 1986-10-28 文字放送信号処理回路

Country Status (1)

Country Link
JP (1) JPS63109679A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917787A (ja) * 1982-07-21 1984-01-30 Matsushita Electric Ind Co Ltd 文字多重放送受信装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917787A (ja) * 1982-07-21 1984-01-30 Matsushita Electric Ind Co Ltd 文字多重放送受信装置

Also Published As

Publication number Publication date
JPH0478232B2 (ja) 1992-12-10

Similar Documents

Publication Publication Date Title
JPH06181480A (ja) キャリア同期用pll回路
US4468687A (en) Television synchronizing signal reproducing apparatus
JPH0552703B2 (ja)
JP2579998B2 (ja) 同期信号再生回路
JPH07326965A (ja) 位相ロックループ用の位相検出器
JPS63109679A (ja) 文字放送信号処理回路
JPH0478233B2 (ja)
JPH0478231B2 (ja)
JPH0310589A (ja) 位相固定された副搬送波再生回路
JP2720189B2 (ja) 文字放送信号発生装置および文字放送信号受信機
JPS63103582A (ja) 文字放送信号処理回路
JPS63103581A (ja) 文字放送信号処理回路
KR200274172Y1 (ko) 디지털 그래픽 기능을 이용한 온스크린 디스플레이출력장치
JPH11112833A (ja) 水平同期分離回路
KR100294232B1 (ko) Stb신호의 포맷검출장치
KR100304891B1 (ko) 평판형 표시장치 시스템
JP2578686B2 (ja) Muse信号受信機
JPS5921182A (ja) 画像表示用クロツク発生装置
JPS614386A (ja) 信号処理装置
JPH04243379A (ja) Pll回路
JPH0630295A (ja) 映像信号の同期回路
JPS614385A (ja) 信号処理装置
JPS6180973A (ja) 基準信号再生回路
JPH1084515A (ja) テレビジョン受信機
JPS5860886A (ja) クロツク発生回路