JPH07326965A - 位相ロックループ用の位相検出器 - Google Patents
位相ロックループ用の位相検出器Info
- Publication number
- JPH07326965A JPH07326965A JP7079124A JP7912495A JPH07326965A JP H07326965 A JPH07326965 A JP H07326965A JP 7079124 A JP7079124 A JP 7079124A JP 7912495 A JP7912495 A JP 7912495A JP H07326965 A JPH07326965 A JP H07326965A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flip
- flop
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001960 triggered effect Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
- Color Television Systems (AREA)
- Synchronizing For Television (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
器回路を有する位相ロックループ回路を提供する。 【構成】 ビデオ信号(VIDEO IN)の水平周波
数よりも高い周波数でクロック信号(CLK)を発生す
る位相ロックループ回路は位相検出器(101a、6
2)を含む。位相検出器は水平同期パルス(CSI)が
出現したときにセットされるフリップフロップ(62)
を含む。周波数分割を供するカウンタ(52)の出力
(Q0...Q9)はそれぞれの水平期間内でフリップ
フロップをリセットするためにデコードされる。フリッ
プフロップ及びカウンタの計数ステージの他に組み合わ
せ論理部品(101a)のみが位相ロックループ回路の
発振器(53)の制御入力(53a)に低域通過フィル
ター(54)を介して結合される位相誤差指示信号(O
UT)を発生するのに用いられる。
Description
ク信号を発生する配置に関する。
コーダー信号源の両方に対してテキスト及びピクチャー
インピクチャーのオンスクリーン表示のような特徴を有
するデジタルビデオ信号処理システムはラインロックさ
れたクロックと称される水平同期信号に対する位相ロッ
クされたクロック信号を必要とする。典型的には位相ロ
ックループ(PLL)システムはラインロックされたク
ロック発生に対して形成される。典型的にはその様なP
LLは位相検出器とカウンタとを必要とする。
ーサイクルに独立に位相誤差指示信号を発生する事が望
ましい。位相ロック状態でクロックのエッジと同期信号
とは整列され、又はほぼ同時に発生するようにクロック
信号を発生することがまた望ましい。水平同期信号が位
相検出器内の唯一のフリップフロップに印加され、同期
信号の信号路が位相検出器内の他のフリップフロップを
含まないように位相誤差指示信号を発生することが更に
望ましい。斯くして唯一のフリップフロップは位相誤差
が正及び負の時の両方で用いられる。それ故に位相検出
器の回路は簡単化される。
された位相ロックループ用の位相検出器回路を有する位
相ロックループ回路を提供することである。
位相ロックループ回路は制御可能な発振器と同期信号源
とを含む。フリップフロップは該同期信号に応答し、該
同期信号のエッジが出現したとき第一の状態でフリップ
フロップ出力信号を発生する。出力信号は第一の状態と
第二の状態との間で切り替わる。デコーダーは該フリッ
プフロップを含む該同期信号の信号路を介して該デコー
ダーの出力に該同期信号を印加するのに用いられる。位
相差を表わす信号はデコーダーの出力に発生される。該
位相差を表わす信号は該同期信号と該発振器の出力信号
との間の位相差に応じて発生される。正と負の両方の位
相差に対して、他のフリップフロップは該同期信号源と
該デコーダーの該出力との間の該同期信号のどのような
信号路内にも含まれない。低域通過フィルターは該位相
差を表わす信号に応答し、位相ロックループの方式で該
発振器を制御する該発振器の制御入力に結合される。定
常状態位相ロック動作で該発振器出力信号のエッジが該
同期信号の該エッジと整列される。
01を含む位相ロックループ(PLL)100のブロッ
ク系統図を示す。例えばテレビジョン受信機の図示して
いないビデオ検出器から得られたベースバンド輝度ビデ
オ信号VIDEO−INは例えばNTSC規格1573
4Hz内の水平偏向周波数fH で周期Hを有する水平同
期信号CSIのパルスを発生する従来技術の同期分離器
50に結合される。
3内で発生されるPLL100の発振器出力信号Clk
を周波数分割によりN分割2進カウンタ52の11の出
力Q0ーQ10の最上位ビットの出力Q10で発生され
る。信号Clkはビデオ信号処理用のテレビジョン受信
機の図示されない種々のステージで用いられうる。定常
状態の動作では信号Clkの周波数はN x fH に等
しい。値Nは信号Clkの周波数と信号ClkDivの
周波数との間の比を表す。値Nは例えば1716に等し
い。
62のクリア入力CLRはナンドゲート63の出力で出
力されたローでクリア信号CLEARを受ける。信号C
LEARは出力
ぞれがハイ状態であり、非反転出力Q10で出力された
最上位ビットである信号ClkDivがハイ状態である
時にカウンタ52の所定の周期Hで出力される。斯くし
て図2の(a)の時間TR(1)又はTR(2)で図1
の信号CLEARはロー状態となる。信号CLEARが
ロー状態の時にフリップフロップ62は図2の(c)の
信号SYNが出力される出力Qがロー状態を確立されフ
リップフロップ62の反転出力
れる。信号CLEARはそれぞれの水平周期H内でフリ
ップフロップ62の初期化を供する。テレビジョン受信
機が局を受信するようチューンされた時に図2の(b)
の水平同期信号CSIのパルスのハイからローへの遷移
を有する前エッジLE(1)又はLE(2)は水平同期
パルスが図1の信号VIDEOーINで発生する時に発
生される。信号CSIのパルス間で図2の(b)の信号
CSIはハイ状態である。
で信号VCCを受ける。図2の(b)の信号CSIの前
エッジLE(1)又はLE(2)が発生する時に図1の
エッジトリガーされたフリップフロップ62は図1のフ
リップフロップ62の非反転出力端子Qで出力される図
2の(c)の出力信号SYNはハイ状態になるようセッ
ト状態にラッチされる。信号ClkDivは図2の
(c)の信号SYNに関する位相である図2の(a)の
後エッジTT(1)又はTT(2)を有する。
る前エッジLE(1)は図2の(a)の信号ClkDi
vが既にハイ状態である時に発生する。第一の例は前エ
ッジLE(1)により決められたように図2の(b)の
信号CSIのパルスの位相は信号ClkDivの後エッ
ジTT(1)により決められるように図2の(a)の信
号ClkDivの位相を遅延する。従って信号SYN及
びClkDivを受けるアンドゲート64の図1の出力
信号64aは図2の(b)のエッジLE(1)と図2の
(a)のエッジTT(1)との間でハイである。
で図2の(d)のイネーブル信号ENAを出力するよう
オアゲート65を介して3状態ゲート66のイネーブル
入力66aに結合される。信号ClkDivはゲート6
6の入力66bに結合される。信号ENAは図2の
(b)のエッジLE(1)が出現する時と図2の(a)
のエッジTT(1)が出現する時との間でハイ状態であ
る。故に図1の信号ENAは図1の出力信号OUTを出
力するゲート66の出力66cに結合されたハイ状態で
ある信号ClkDivを引起す。
を表わす信号OUTのパルスは信号ClkDivから出
力される。図2の(d)の信号ENAのパルス幅を確立
する図2の(b)のエッジLE(1)と図2の(a)の
エッジTT(1)との間の期間の直前及び後で図1の出
力66cは高インピーダンス状態である。信号OUTの
パルス幅は位相誤差又は差に比例する。信号Clkの位
相及び周波数を制御する発振器53の入力端子53aを
制御するために信号OUTはPLL100のループフィ
ルターを形成する従来技術の低域通過フィルター54を
介して結合される。 第二の例では図2の(a)の左側
に示される前エッジLE(2)は図2の(a)の信号C
lkDivが既にロー状態である時に発生する。第二の
例は前エッジLE(2)により決められたように図2の
(b)の信号CSIのパルスの位相は信号ClkDiv
の後エッジTT(2)により決められるように図2の
(a)の信号ClkDivの位相を遅延する。従って信
号
号67aは図2の(a)のエッジTT(2)と図2の
(b)のエッジLE(2)との間でハイである。図1の
出力信号67aは図1の入力66aで図2の(d)のイ
ネーブル信号ENAを出力するようオアゲート65を介
して3状態ゲート66のイネーブル入力66aに結合さ
れる。信号ClkDivはゲート66の入力66bに結
合される。信号ENAは図2の(a)のエッジTT
(2)が出現する時と図2の(b)のエッジLE(2)
が出現する時との間でハイ状態である。故に図1の信号
ENAはゲート66の出力66cに結合されたロー状態
である信号ClkDivを引起す。従って図1及び2の
(e)の出力信号OUTはロー状態で出力される。斯く
してロー状態でピークを有する位相差を表わす信号OU
Tのパルスは出力される。
立する図2の(a)のエッジTT(2)と図2の(b)
のエッジLE(2)との間の期間の直前及び後で図1の
出力66cは高インピーダンス状態である。信号OUT
のパルス幅は図2の(b)のエッジLE(2)と図2の
(a)のエッジTT(2)との間の位相差又は時間差に
比例する。好ましくは信号OUTはそれぞれの信号CS
I及び信号ClkDivのデューティーサイクルと独立
である。故に好ましくは図1のPLL100は例えばノ
イズ又は信号受容変動の結果として出現する信号CSI
のデューティーサイクルのどのような変化によっても影
響されない。
TT(2)又はTT(1)が図2の(f)の信号Clk
のクロッキングエッジCEの直後又はこれとほとんど同
時に出現する。斯くして信号Clk及びCSIのエッジ
は位相ロック動作内で整列される。図2の(a)のエッ
ジTT(2)又はTT(1)と整列された図2の(f)
の信号ClkのクロッキングエッジCEを有することは
信号Clkを用いる図示されないビデオ装置の他のステ
ージ内での信号処理をおこないうる。
に結合される図1の信号CSIは発生した信号OUTの
経路内でどの様な他の信号記憶ステージにも印加されな
い。ゲート64、65、67、66は位相検出器のデコ
ーダー101aを形成する。デコーダー101aは組み
合わせ論理ステージから全体が構成される。斯くしてフ
リップフロップ62以外のフリップフロップは位相差が
正及び負のいずれの時にもCSIが発生される端子61
aと信号OUTが発生される端子66cとの間で形成さ
れるいかなる信号路とも結合しない。唯一のフリップフ
ロップを用いる結果として位相検出器の回路は簡単化さ
れる。
うなビデオ信号を受けるようにチューンされず結果とし
て図1の失われた信号VIDEOーINを生ずる。同期
分離器60の動作はテレビジョン受信機が送信局を受信
するようチューンされないときのように同期パルスが出
現しないときには信号CSIは連続的にロー状態であ
る。信号CLEARの動作の故にフリップフロップ62
はリセット状態であり、信号SYNはロー状態である。
ロー状態の信号CSIはゲート67を通して信号ENA
の発生を阻止する。ゲート67がイネーブルでないとき
に信号ENAが発生されない結果として端子66ckは
駆動されず、高インピーダンスは端子66cに出力され
る。故に好ましくはフィルター54及び発振器53は例
えば信号CSIの短い期間の中断が発生した時に妨げな
い。更にまたビデオ信号VIDEOーINが連続的に失
われた時に発振器53は公称フリーランニング周波数で
動作する。
号ClkDivは例えば2:1のような1以上のロー対
ハイ比率を有する。故に図2の(a)のエッジが出現し
た時に出現する図1の信号CLEARは図1のフリップ
フロップ62を信号CSI内の図2の(b)の等価パル
スEQの出現に続いてリセットする。従って垂直再トレ
ース中に出現する等価パルスEQはPLL100の動作
を妨げない。なぜならばそれらは図2の(a)のエッジ
TT(1)又はTT(2)に続く信号SYNになんら影
響を有さないからである。
タ52のフリップフロップ計数ステージを除いて唯一の
付加的なフリップフロップであるフリップフロップ62
が必要とされる。デコーダー101aの他の全ての論理
ステージはメモリーなし又は組み合わせ論理ステージで
ある。上記のように好ましくはPLL100はフリップ
フロップ62以外の信号CSIが出力される端子61a
と信号OUTが出力される端子66cとの間のどのよう
な経路内でも付加的な記憶素子なしに構成される。斯く
してフリップフロップ62は位相差が正及び負のどちら
の時にも信号CSIの全ての信号路内での唯一のフリッ
プフロップである。
ロックループ(PLL)の部分ブロック系統図を示す。
ある。
Claims (2)
- 【請求項1】制御可能な発振器と;同期信号源と;該同
期信号に応答し、該同期信号のエッジが出現したとき第
一の状態と第二の状態との間で切り替わるフリップフロ
ップ出力信号を第一の状態で発生するフリップフロップ
と;正と負の両方の位相差に対して他のフリップフロッ
プが該同期信号源と該デコーダーの該出力との間の該同
期信号のどのような信号路内にも含まれないように、該
同期信号と該発振器の出力信号との間の位相差に応じて
発生される位相差を表わす信号を出力に発生するよう、
該フリップフロップを含む該同期信号の信号路を介し
て、該同期信号をその出力に印加するデコーダーと;該
位相差を表わす信号に応答し、該発振器の制御入力に結
合され、定常状態位相ロック動作で該発振器出力信号の
エッジが該同期信号の該エッジと整列されるように、位
相ロックループ式に該発振器を制御する低域通過フィル
ターとからなる位相ロックループ回路。 - 【請求項2】発振器出力信号を発生する制御可能な発振
器と;該発振器出力信号に応答し、それに同期され該発
振器出力信号の周波数より低い周波数で第一の信号を発
生するよう該発振器出力信号を周波数分割する手段と;
パルスを含む同期信号源と;該同期信号に応答し、該同
期信号と該第一の信号との間の位相差が正である時に該
同期信号のエッジに応じて第一の状態でフリップフロッ
プ出力信号を発生し、該位相差が負の時に第2の状態で
発生し、該フリップフロップ出力は該第一の状態と第二
の状態との間で切り替わる、エッジトリガーされるフリ
ップフロップと;該フリップフロップ出力信号と該第一
の信号とに応答し、正及び負の位相差に対してタイミン
グ情報を該同期信号から該デコーダー出力信号の位相差
情報に組込むのに上記フリップフロップ以外のフリップ
フロップは用いられず、デコーダー出力信号は該フリッ
プフロップ出力信号の第一の状態が出現する時と該第一
の信号が出現する時との間の差に応じて発生され、該位
相差を表わし、該同期信号のデューティーサイクルとは
独立なデコーダー出力信号をデコーダー出力に発生させ
るデコーダーと;該位相差を表わす信号に応答し、該発
振器の制御入力に結合され、位相ロックループ式に該発
振器を制御する低域通過フィルターとからなる位相ロッ
クループ回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9406866:5 | 1994-04-07 | ||
GB9406866A GB9406866D0 (en) | 1994-04-07 | 1994-04-07 | Yuv video line doubler |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07326965A true JPH07326965A (ja) | 1995-12-12 |
JP3894965B2 JP3894965B2 (ja) | 2007-03-22 |
Family
ID=10753139
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07912495A Expired - Fee Related JP3894965B2 (ja) | 1994-04-07 | 1995-04-04 | 位相ロックループ用の位相検出器 |
JP07912395A Expired - Fee Related JP4322319B2 (ja) | 1994-04-07 | 1995-04-04 | ビデオ装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07912395A Expired - Fee Related JP4322319B2 (ja) | 1994-04-07 | 1995-04-04 | ビデオ装置 |
Country Status (7)
Country | Link |
---|---|
US (2) | US5426397A (ja) |
EP (1) | EP0676866B1 (ja) |
JP (2) | JP3894965B2 (ja) |
KR (2) | KR100371245B1 (ja) |
CN (2) | CN1068473C (ja) |
DE (2) | DE69512121T2 (ja) |
GB (1) | GB9406866D0 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6400935B1 (en) * | 1998-03-27 | 2002-06-04 | Nortel Networks Limited | Pilot tone detector |
DE102004009116B3 (de) * | 2004-02-25 | 2005-04-28 | Infineon Technologies Ag | Delta-Sigma-Frequenzdiskriminator |
US7692565B2 (en) * | 2007-04-18 | 2010-04-06 | Qualcomm Incorporated | Systems and methods for performing off-chip data communications at a high data rate |
CN101050940B (zh) * | 2007-05-23 | 2010-05-26 | 中国科学院光电技术研究所 | 高精度双频激光干涉仪信号细分系统 |
CN102055469B (zh) * | 2009-11-05 | 2014-04-30 | 中兴通讯股份有限公司 | 鉴相器及锁相环电路 |
CN102316245B (zh) * | 2010-07-09 | 2013-08-21 | 北京创毅视讯科技有限公司 | 一种模拟电视接收机本地行同步时钟的调整方法和装置 |
US9680459B2 (en) * | 2014-12-11 | 2017-06-13 | Intel Corporation | Edge-aware synchronization of a data signal |
CN105954636A (zh) * | 2016-04-21 | 2016-09-21 | 张顺 | 一种短路和接地故障指示器 |
CN115220512B (zh) * | 2022-08-10 | 2023-10-17 | 山东大学 | 驱动可调谐激光器的自动锁相恒流源电路及方法 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1481786A (en) * | 1974-09-13 | 1977-08-03 | Farnell Instr Ltd | Frequency control circuits |
US4055814A (en) * | 1976-06-14 | 1977-10-25 | Pertec Computer Corporation | Phase locked loop for synchronizing VCO with digital data pulses |
US4278903A (en) * | 1978-04-28 | 1981-07-14 | Tokyo Shibaura Denki Kabushiki Kaisha | Phase comparison circuit |
US4291274A (en) * | 1978-11-22 | 1981-09-22 | Tokyo Shibaura Denki Kabushiki Kaisha | Phase detector circuit using logic gates |
US4316150A (en) * | 1980-01-09 | 1982-02-16 | Tektronix, Inc. | Phase locked loop including phase detector system controlled by enable pulses |
US4371974A (en) * | 1981-02-25 | 1983-02-01 | Rockwell International Corporation | NRZ Data phase detector |
US4400664A (en) * | 1981-05-26 | 1983-08-23 | Motorola, Inc. | Digital phase detector |
US4414572A (en) * | 1982-03-15 | 1983-11-08 | Rca Corporation | Clamp for line-alternate signals |
US4484142A (en) * | 1982-05-07 | 1984-11-20 | Digital Equipment Corp. | Phase detector circuit |
US4599570A (en) * | 1982-07-21 | 1986-07-08 | Sperry Corporation | Phase detector with independent offset correction |
US4520319A (en) * | 1982-09-30 | 1985-05-28 | Westinghouse Electric Corp. | Electronic phase detector having an output which is proportional to the phase difference between two data signals |
US4568881A (en) * | 1983-05-03 | 1986-02-04 | Magnetic Peripherals Inc. | Phase comparator and data separator |
US4527080A (en) * | 1983-07-18 | 1985-07-02 | At&T Bell Laboratories | Digital phase and frequency comparator circuit |
GB8328951D0 (en) * | 1983-10-29 | 1983-11-30 | Plessey Co Plc | Frequency and phase synchronising arrangements |
US4598217A (en) * | 1984-03-19 | 1986-07-01 | Itt Corporation | High speed phase/frequency detector |
US4594563A (en) * | 1984-11-02 | 1986-06-10 | Ampex Corporation | Signal comparison circuit and phase-locked-loop using same |
JPS61211711A (ja) * | 1985-03-16 | 1986-09-19 | Pioneer Electronic Corp | 位相比較器 |
GB2174855B (en) * | 1985-04-29 | 1989-08-23 | Fluke Mfg Co John | Wide range digital phase/frequency detector |
NL8501887A (nl) * | 1985-07-01 | 1987-02-02 | Oce Nederland Bv | Fasedetector. |
JPS6288495A (ja) * | 1985-10-14 | 1987-04-22 | Fuji Photo Film Co Ltd | 磁気記録装置の色差線順次回路 |
JPS62289058A (ja) * | 1986-06-09 | 1987-12-15 | Matsushita Electric Ind Co Ltd | クランプ回路 |
GB2193406B (en) * | 1986-08-02 | 1990-04-25 | Marconi Instruments Ltd | Phase detector |
JPS63176070A (ja) * | 1987-01-16 | 1988-07-20 | Matsushita Electric Ind Co Ltd | 映像信号クランプ装置 |
GB2202398A (en) * | 1987-03-18 | 1988-09-21 | Marconi Instruments Ltd | Phase comparator |
US4849704A (en) * | 1987-04-15 | 1989-07-18 | Westinghouse Electric Corp. | Duty cycle independent phase detector |
US4804928A (en) * | 1987-05-12 | 1989-02-14 | Texas Instruments Incorporated | Phase-frequency compare circuit for phase lock loop |
US4819081A (en) * | 1987-09-03 | 1989-04-04 | Intel Corporation | Phase comparator for extending capture range |
DE3733006A1 (de) * | 1987-09-30 | 1989-04-13 | Thomson Brandt Gmbh | Schaltungsanordnung zur klemmung des schwarzpegels von farbsignalen in einem farbfernsehgeraet |
JPH01125024A (ja) * | 1987-11-09 | 1989-05-17 | Mitsubishi Electric Corp | 位相比較器 |
US5325187A (en) * | 1988-04-27 | 1994-06-28 | Canon Kabushiki Kaisha | Image processing apparatus with back porch period sampling and clamping |
US4884020A (en) * | 1988-07-22 | 1989-11-28 | Orion Instruments, Inc. | Phase detection system |
JPH0250676A (ja) * | 1988-08-12 | 1990-02-20 | Toshiba Corp | A/d化クランプ回路 |
NL8802531A (nl) * | 1988-10-14 | 1990-05-01 | Philips Nv | Fasedetector en frequentiedemodulator voorzien van zulk een fasedetector. |
JP3080675B2 (ja) * | 1990-03-30 | 2000-08-28 | ユニチカ株式会社 | アルカリ電池用セパレータ |
DE69131760T2 (de) * | 1990-05-02 | 2000-04-27 | Canon Kk | Bildabtastungsvorrichtung |
US5061904A (en) * | 1990-06-29 | 1991-10-29 | Radius Inc. | Phase locked loop having sampling gate phase detector |
DE69133026T2 (de) * | 1990-08-30 | 2002-10-31 | Canon Kk | Bildsignalverarbeitung |
US5084700A (en) * | 1991-02-04 | 1992-01-28 | Thomson Consumer Electronics, Inc. | Signal clamp circuitry for analog-to-digital converters |
US5371552A (en) * | 1991-10-31 | 1994-12-06 | North American Philips Corporation | Clamping circuit with offset compensation for analog-to-digital converters |
DE4203478A1 (de) * | 1992-02-07 | 1993-08-12 | Thomson Brandt Gmbh | Verfahren zur umsetzung eines digitalen videosignals |
US5410357A (en) * | 1993-04-12 | 1995-04-25 | The United States Of America As Represented By The Secretary Of The Navy | Scan converter and method |
-
1994
- 1994-04-06 CN CN95114846A patent/CN1068473C/zh not_active Expired - Fee Related
- 1994-04-07 GB GB9406866A patent/GB9406866D0/en active Pending
- 1994-07-18 US US08/276,370 patent/US5426397A/en not_active Expired - Lifetime
-
1995
- 1995-01-30 US US08/380,914 patent/US5530487A/en not_active Expired - Lifetime
- 1995-03-27 EP EP95104509A patent/EP0676866B1/en not_active Expired - Lifetime
- 1995-03-27 DE DE69512121T patent/DE69512121T2/de not_active Expired - Fee Related
- 1995-04-03 DE DE19512075A patent/DE19512075B4/de not_active Expired - Fee Related
- 1995-04-04 JP JP07912495A patent/JP3894965B2/ja not_active Expired - Fee Related
- 1995-04-04 JP JP07912395A patent/JP4322319B2/ja not_active Expired - Fee Related
- 1995-04-06 CN CN95114845A patent/CN1078422C/zh not_active Expired - Fee Related
- 1995-04-06 KR KR1019950007911A patent/KR100371245B1/ko not_active IP Right Cessation
- 1995-04-07 KR KR1019950008024A patent/KR100420234B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1078422C (zh) | 2002-01-23 |
US5426397A (en) | 1995-06-20 |
KR100420234B1 (ko) | 2004-10-06 |
CN1112753A (zh) | 1995-11-29 |
JPH07307878A (ja) | 1995-11-21 |
CN1133526A (zh) | 1996-10-16 |
DE69512121D1 (de) | 1999-10-21 |
DE19512075B4 (de) | 2007-09-20 |
KR950035307A (ko) | 1995-12-30 |
EP0676866A2 (en) | 1995-10-11 |
KR100371245B1 (ko) | 2003-03-29 |
DE69512121T2 (de) | 1999-12-30 |
US5530487A (en) | 1996-06-25 |
DE19512075A1 (de) | 1995-10-12 |
CN1068473C (zh) | 2001-07-11 |
KR950035353A (ko) | 1995-12-30 |
EP0676866B1 (en) | 1999-09-15 |
JP3894965B2 (ja) | 2007-03-22 |
GB9406866D0 (en) | 1994-06-01 |
JP4322319B2 (ja) | 2009-08-26 |
EP0676866A3 (en) | 1996-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0709966B1 (en) | Phase detector with ternary output | |
US4520394A (en) | Horizontal scanning frequency multiplying circuit | |
JPH02143688A (ja) | 異種ビデオ・フォーマット識別装置 | |
JPS60143067A (ja) | 映像信号同期装置 | |
US4979194A (en) | Circuit for generating pulse having predetermined time period width based on trigger signal | |
JPH07326965A (ja) | 位相ロックループ用の位相検出器 | |
US4628271A (en) | Differential phase shift keying demodulator | |
JPS6348471B2 (ja) | ||
JP3024913B2 (ja) | 同期信号処理回路 | |
JP2669949B2 (ja) | 位相同期回路 | |
JPH051180Y2 (ja) | ||
JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
JP2870222B2 (ja) | サブキャリア再生器 | |
KR0159313B1 (ko) | 수평동기신호 발생회로 | |
JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
JPH0218613Y2 (ja) | ||
JPH0131831B2 (ja) | ||
JPH0644831B2 (ja) | 映像信号カラ−フレ−ム作成装置 | |
JPH0630295A (ja) | 映像信号の同期回路 | |
JPS5918894B2 (ja) | デジタル位相同期回路 | |
JPS63109677A (ja) | 文字放送信号処理回路 | |
JPH07105897B2 (ja) | 垂直同期信号作成回路 | |
JPH0514831A (ja) | フイールド周波数判別回路 | |
JP2000307891A (ja) | Pll回路 | |
JPH04243379A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050920 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060710 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |