JP2743428B2 - バーストゲートパルス発生回路 - Google Patents
バーストゲートパルス発生回路Info
- Publication number
- JP2743428B2 JP2743428B2 JP1016894A JP1689489A JP2743428B2 JP 2743428 B2 JP2743428 B2 JP 2743428B2 JP 1016894 A JP1016894 A JP 1016894A JP 1689489 A JP1689489 A JP 1689489A JP 2743428 B2 JP2743428 B2 JP 2743428B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- supplied
- pulse
- burst gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、カラーテレビジョン受像機等に用いられる
バーストゲートパルス発生回路に関する。
バーストゲートパルス発生回路に関する。
本発明はバーストゲートパルス発生回路に関し、クロ
ック信号と分周信号にて所定のパルス信号を形成し、こ
のパルス信号と同期信号とのアンド出力を取出すことに
よって、温度特性やばらつきの影響のない良好なバース
トゲートパルスを、常に安定に得られるようにしたもの
である。
ック信号と分周信号にて所定のパルス信号を形成し、こ
のパルス信号と同期信号とのアンド出力を取出すことに
よって、温度特性やばらつきの影響のない良好なバース
トゲートパルスを、常に安定に得られるようにしたもの
である。
例えばカラーテレビジョン受像機において、バースト
ゲートパルスはカラーバースト信号の抜取りや映像信号
のクランプ等に用いられる。
ゲートパルスはカラーバースト信号の抜取りや映像信号
のクランプ等に用いられる。
このようなバーストゲートパルスは、従来は例えば第
４図に示すように水平同期信号（H.Sync）を微分し、こ
の微分波形の後縁をスライスして得たり、水平同期信号
を遅延するなどして発生されていた。
４図に示すように水平同期信号（H.Sync）を微分し、こ
の微分波形の後縁をスライスして得たり、水平同期信号
を遅延するなどして発生されていた。
ところが上述の波形図において、例えばバーストゲー
トパルスの幅は微分の定数等によって決定され、これを
IC内で構成しようとすると温度特性や素子のばらつきの
影響が極めて大きくなってしまう。
トパルスの幅は微分の定数等によって決定され、これを
IC内で構成しようとすると温度特性や素子のばらつきの
影響が極めて大きくなってしまう。
これは水平同期信号を遅延する場合も同様に、温度特
性等によってパルスの位置や幅が変動してしまう。
性等によってパルスの位置や幅が変動してしまう。
また無信号時にはノイズ成分のみでパルスが無くなる
ことから、例えばバーストゲートパルスをクランプに使
用していた場合にはクランプ回路が正常に動作できなく
なり、装置全体の動作が不安定になるなどのおそれもあ
った。
ことから、例えばバーストゲートパルスをクランプに使
用していた場合にはクランプ回路が正常に動作できなく
なり、装置全体の動作が不安定になるなどのおそれもあ
った。
この出願はこのような点に鑑みてなされたものであ
る。
る。
本発明は、クロック発振器（４）を有し、この発振器
を受信信号の水平同期信号（端子（１））に同期させ、
上記発振器からのクロック信号を分周（カウンタ
（５））し、この分周信号と上記クロック信号により上
記水平同期信号の後半から上記水平同期信号より長い所
定期間に形成される所定のパルス信号を得る（アンド回
路（10））と共に、上記分周信号から擬似同期信号を形
成（回路（13））し、上記受信信号の安定を判別（回路
（５））してこの判別信号により上記水平同期信号と擬
似同期信号とを選択（アンド回路（12）（14））し、こ
の選択された上記水平同期信号または擬似同期信号の反
転信号と上記パルス信号とのアンド（回路（19））出力
によりバーストゲートパルスを形成（回路（20））する
ことを特徴とするバーストゲートパルス発生回路であ
る。
を受信信号の水平同期信号（端子（１））に同期させ、
上記発振器からのクロック信号を分周（カウンタ
（５））し、この分周信号と上記クロック信号により上
記水平同期信号の後半から上記水平同期信号より長い所
定期間に形成される所定のパルス信号を得る（アンド回
路（10））と共に、上記分周信号から擬似同期信号を形
成（回路（13））し、上記受信信号の安定を判別（回路
（５））してこの判別信号により上記水平同期信号と擬
似同期信号とを選択（アンド回路（12）（14））し、こ
の選択された上記水平同期信号または擬似同期信号の反
転信号と上記パルス信号とのアンド（回路（19））出力
によりバーストゲートパルスを形成（回路（20））する
ことを特徴とするバーストゲートパルス発生回路であ
る。
これによれば、バーストゲートパルスをクロック信号
と分周信号を用いて発生することにより、温度特性やば
らつきの影響の無い良好な発生を行うことができると共
に、水平同期信号と擬似同期信号とを選択して用いるこ
とによって無信号特に装置の動作が不安定になるのも防
止することができる。
と分周信号を用いて発生することにより、温度特性やば
らつきの影響の無い良好な発生を行うことができると共
に、水平同期信号と擬似同期信号とを選択して用いるこ
とによって無信号特に装置の動作が不安定になるのも防
止することができる。
第１図において、入力端子（１）には受信信号から分
離された水平同期信号（H.Sync）が供給され、この信号
が位相比較回路（２）に供給される。さらにこの比較回
路（２）からの信号がラグリードフィルタ（３）を通じ
て可変発振器（４）に供給され、例えば32倍の水平周波
数（32fH）のクロック信号が発振されて、このクロック
信号が32分周カウンタ（５）に供給される。そしてこの
分周信号が比較回路（２）に供給される。
離された水平同期信号（H.Sync）が供給され、この信号
が位相比較回路（２）に供給される。さらにこの比較回
路（２）からの信号がラグリードフィルタ（３）を通じ
て可変発振器（４）に供給され、例えば32倍の水平周波
数（32fH）のクロック信号が発振されて、このクロック
信号が32分周カウンタ（５）に供給される。そしてこの
分周信号が比較回路（２）に供給される。
従ってこの回路において発振器（４）が水平同期信号
に同期して発振されると共に、この発振器（４）は無信
号時には上述の32fHの周波数で自走発振するようにされ
ている。
に同期して発振されると共に、この発振器（４）は無信
号時には上述の32fHの周波数で自走発振するようにされ
ている。
この発振器（４）からのクロック信号がアンド回路
（６）を通じてカウンタ（７）の計数端子（Ｃ）に供給
されると共に、カウンタ（５）からの分周信号がインバ
ータ（８）を通じてカウンタ（７）のリセット端子
（Ｒ）が供給される。このカウンタ（７）の“3"の計数
値を示す出力がフリップフロップ（９）のセット端子
（Ｓ）に供給され、インバータ（８）からの信号がリセ
ット端子（Ｒ）に供給される。そしてこのフリップフロ
ップ（９）の出力がアンド回路（６）に供給されると
共に、この出力とカウンタ（５）からの分周信号がア
ンド回路（10）に供給される。
（６）を通じてカウンタ（７）の計数端子（Ｃ）に供給
されると共に、カウンタ（５）からの分周信号がインバ
ータ（８）を通じてカウンタ（７）のリセット端子
（Ｒ）が供給される。このカウンタ（７）の“3"の計数
値を示す出力がフリップフロップ（９）のセット端子
（Ｓ）に供給され、インバータ（８）からの信号がリセ
ット端子（Ｒ）に供給される。そしてこのフリップフロ
ップ（９）の出力がアンド回路（６）に供給されると
共に、この出力とカウンタ（５）からの分周信号がア
ンド回路（10）に供給される。
一方端子（11）には受像機内で安定に発生される水平
周期の信号、例えばフライバックトランスからの水平ブ
ランキングパルス（H.P.）が供給され、この水平パルス
（H.P.）と端子（１）からの水平同期信号（H.Sync）が
アンド回路（12）に供給される。またカウンタ（５）の
計数値が発生回路（13）に供給されて所定の擬似同期信
号が発生され、この擬似同期信号がアンド回路（14）に
供給される。さらに上述の水平パルスと水平同期信号が
例えばAFCロック判別回路（15）に供給されて両信号が
所定期間以上連続して一致して発生されたときに受信信
号の安定が判別され、この判別信号がアンド回路（12）
に供給されると共にインバータ（16）を通じてアンド回
路（14）に供給される。
周期の信号、例えばフライバックトランスからの水平ブ
ランキングパルス（H.P.）が供給され、この水平パルス
（H.P.）と端子（１）からの水平同期信号（H.Sync）が
アンド回路（12）に供給される。またカウンタ（５）の
計数値が発生回路（13）に供給されて所定の擬似同期信
号が発生され、この擬似同期信号がアンド回路（14）に
供給される。さらに上述の水平パルスと水平同期信号が
例えばAFCロック判別回路（15）に供給されて両信号が
所定期間以上連続して一致して発生されたときに受信信
号の安定が判別され、この判別信号がアンド回路（12）
に供給されると共にインバータ（16）を通じてアンド回
路（14）に供給される。
そしてこのアンド回路（12）（14）の出力がノア回路
（17）に供給され、このノア出力が端子（18）に取出さ
れると共に、このノア出力とアンド回路（10）の出力が
アンド回路（19）に供給され、このアンド出力が出力端
子（20）に取出される。
（17）に供給され、このノア出力が端子（18）に取出さ
れると共に、このノア出力とアンド回路（10）の出力が
アンド回路（19）に供給され、このアンド出力が出力端
子（20）に取出される。
従ってこの装置において受信信号が有る場合には、端
子（１）（11）には第２図A,Bに示すような信号が供給
され、発振器（４）から同図（Ｃ）に示すようなクロッ
ク信号が得られると共に、カウンタ（５）からは同図Ｄ
に示すような分周信号が取出される。ここでこの分周信
号は比較回路（２）で位相差が90度のとき同期が取られ
ることから、水平同期信号の中心で反転する信号とされ
る。そしてこのクロック信号と分周信号がアンド回路
（６）以下に供給されることにより、アンド回路（10）
からは同図Ｅに示すようなパルス信号が取出される。
子（１）（11）には第２図A,Bに示すような信号が供給
され、発振器（４）から同図（Ｃ）に示すようなクロッ
ク信号が得られると共に、カウンタ（５）からは同図Ｄ
に示すような分周信号が取出される。ここでこの分周信
号は比較回路（２）で位相差が90度のとき同期が取られ
ることから、水平同期信号の中心で反転する信号とされ
る。そしてこのクロック信号と分周信号がアンド回路
（６）以下に供給されることにより、アンド回路（10）
からは同図Ｅに示すようなパルス信号が取出される。
一方発生回路（13）からは同図Ｆに示すような擬似同
期信号が発生され、また水平同期信号と水平パルスがア
ンド回路（12）に供給されることにより、このアンド信
号は同図Ｇに示すようになっている。そして受信信号が
有る場合には、判別回路（15）からの判別信号は同図Ｈ
に示すように高電位になっていることから、アンド回路
（12）の信号が取出され、この信号がノア回路（17）で
反転されてアンド回路（19）に供給される。
期信号が発生され、また水平同期信号と水平パルスがア
ンド回路（12）に供給されることにより、このアンド信
号は同図Ｇに示すようになっている。そして受信信号が
有る場合には、判別回路（15）からの判別信号は同図Ｈ
に示すように高電位になっていることから、アンド回路
（12）の信号が取出され、この信号がノア回路（17）で
反転されてアンド回路（19）に供給される。
これによって出力端子（20）には、同図Ｉに示すよう
に水平同期信号より後のバースト信号期間に相当するバ
ーストゲートパルスが取出される。そしてこの場合に、
このバーストゲートパルスは、幅はクロック信号の同期
と計数値及び水平同期信号で決まり、またクロック信号
は入力信号の周波数に同期するので極めて正確であり、
温度特性やばらつきの影響のないパルスを得ることがで
きる。
に水平同期信号より後のバースト信号期間に相当するバ
ーストゲートパルスが取出される。そしてこの場合に、
このバーストゲートパルスは、幅はクロック信号の同期
と計数値及び水平同期信号で決まり、またクロック信号
は入力信号の周波数に同期するので極めて正確であり、
温度特性やばらつきの影響のないパルスを得ることがで
きる。
これに対してこの装置において受信信号が無い場合に
は、端子（１）（11）には第３図A,Bに示すような信号
が供給され、このとき水平同期信号はノイズのみとなっ
ている。このため発振器（４）は同図Ｃに示すように自
走発振し、カウンタ（５）からは同図Ｄに示すような分
周信号が得られるが、この場合にこれらの信号の周波数
は受信信号が有る場合に略等しく、また位相も任意に定
まったものになっている。そしてこれらの信号から同図
Ｅに示すようなパルス信号が形成される。
は、端子（１）（11）には第３図A,Bに示すような信号
が供給され、このとき水平同期信号はノイズのみとなっ
ている。このため発振器（４）は同図Ｃに示すように自
走発振し、カウンタ（５）からは同図Ｄに示すような分
周信号が得られるが、この場合にこれらの信号の周波数
は受信信号が有る場合に略等しく、また位相も任意に定
まったものになっている。そしてこれらの信号から同図
Ｅに示すようなパルス信号が形成される。
さらに発生回路（13）からは同図Ｆに示すような擬似
同期信号が発生され、一方水平同期信号と水平パルスの
アンド信号は同図Ｇに示すようにノイズのみとなるもの
の、このとき判別回路（15）からの判別信号は同図Ｈに
示すように低電位になっていることから、アンド回路
（14）の信号が取出され、この信号がノア回路（17）で
反転されてアンド回路（19）に供給される。
同期信号が発生され、一方水平同期信号と水平パルスの
アンド信号は同図Ｇに示すようにノイズのみとなるもの
の、このとき判別回路（15）からの判別信号は同図Ｈに
示すように低電位になっていることから、アンド回路
（14）の信号が取出され、この信号がノア回路（17）で
反転されてアンド回路（19）に供給される。
これによって出力端子（20）には同図Ｉに示すような
信号が取出される。
信号が取出される。
すなわちこの装置において、出力端子（20）には受信
信号の有無によらず常に安定なパルスが出力され、この
パルスを例えばクランプに使用していた場合にも、動作
が不安定になることがない。
信号の有無によらず常に安定なパルスが出力され、この
パルスを例えばクランプに使用していた場合にも、動作
が不安定になることがない。
こうして上述の回路によれば、バーストゲートパルス
をクロック信号と分周信号を用いて発生することによ
り、温度特性やばらつきの影響の無い良好な発生を行う
ことができると共に、水平同期信号と擬似同期信号とを
選択して用いることによって無信号時に装置の動作が不
安定になるのも防止することができるものである。
をクロック信号と分周信号を用いて発生することによ
り、温度特性やばらつきの影響の無い良好な発生を行う
ことができると共に、水平同期信号と擬似同期信号とを
選択して用いることによって無信号時に装置の動作が不
安定になるのも防止することができるものである。
また上述の回路において、端子（18）には受信信号か
らの水平同期信号または擬似同期信号が常に安定して取
出されており、この信号を例えば輝度信号の処理に用い
ることにより、信号処理を極めて安定に行うことができ
る。
らの水平同期信号または擬似同期信号が常に安定して取
出されており、この信号を例えば輝度信号の処理に用い
ることにより、信号処理を極めて安定に行うことができ
る。
この発明によれば、バーストゲートパルスをクロック
信号と分周信号を用いて発生することにより、温度特性
やばらつきの影響の無い良好な発生を行うことができる
と共に、水平同期信号と擬似同期信号とを選択して用い
ることによって無信号時に装置の動作が不安定になるの
も防止することができるようになった。
信号と分周信号を用いて発生することにより、温度特性
やばらつきの影響の無い良好な発生を行うことができる
と共に、水平同期信号と擬似同期信号とを選択して用い
ることによって無信号時に装置の動作が不安定になるの
も防止することができるようになった。
第１図は本発明の一例の構成図、第２図，第３図はその
説明のための図、第４図は従来の技術の説明のための図
である。 （１）（11）は入力端子、（２）は位相比較回路、
（３）はフィルタ、（４）は発振器、（５）（７）はカ
ウンタ、（６）（10）（12）（14）（19）はアンド回
路、（８）（16）はインバータ、（９）はフリップフロ
ップ、（13）は擬似同期発生回路、（15）はAFCロック
判別回路、（17）はノア回路、（18）（20）は出力端子
である。
説明のための図、第４図は従来の技術の説明のための図
である。 （１）（11）は入力端子、（２）は位相比較回路、
（３）はフィルタ、（４）は発振器、（５）（７）はカ
ウンタ、（６）（10）（12）（14）（19）はアンド回
路、（８）（16）はインバータ、（９）はフリップフロ
ップ、（13）は擬似同期発生回路、（15）はAFCロック
判別回路、（17）はノア回路、（18）（20）は出力端子
である。
Claims (1)
- 【請求項１】クロック発振器を有し、 この発振器を受信信号の水平同期信号に同期させ、 上記発振器からのクロック信号を分周し、 この分周信号と上記クロック信号により上記水平同期信
号の後半から上記水平同期信号より長い所定期間に形成
される所定のパルス信号を得ると共に、 上記分周信号から擬似同期信号を形成し、 上記受信信号の安定を判別してこの判別信号により上記
水平同期信号と擬似同期信号とを選択し、 この選択された上記水平同期信号または擬似同期信号の
反転信号と上記パルス信号とのアンド出力によりバース
トゲートパルスを形成することを特徴とするバーストゲ
ートパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1016894A JP2743428B2 (ja) | 1989-01-26 | 1989-01-26 | バーストゲートパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1016894A JP2743428B2 (ja) | 1989-01-26 | 1989-01-26 | バーストゲートパルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02196587A JPH02196587A (ja) | 1990-08-03 |
| JP2743428B2 true JP2743428B2 (ja) | 1998-04-22 |
Family
ID=11928863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1016894A Expired - Fee Related JP2743428B2 (ja) | 1989-01-26 | 1989-01-26 | バーストゲートパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743428B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5524311B2 (ja) * | 1972-12-28 | 1980-06-27 | ||
| JPS5833385A (ja) * | 1981-08-21 | 1983-02-26 | Hitachi Ltd | ゲ−トパルス発生回路 |
| JPS60160778A (ja) * | 1984-02-01 | 1985-08-22 | Matsushita Electric Ind Co Ltd | 同期信号保護方法 |
| JPS63148791A (ja) * | 1986-12-11 | 1988-06-21 | Sony Corp | バ−スト・ゲ−ト・パルス発生回路 |
-
1989
- 1989-01-26 JP JP1016894A patent/JP2743428B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02196587A (ja) | 1990-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5189515A (en) | Television synchronization signal separator | |
| US4231064A (en) | Vertical synchronization circuit for a cathode-ray tube | |
| JPH0720249B2 (ja) | Ｐｌｌ回路 | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| JPH0644818B2 (ja) | 表示装置 | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
| US4405945A (en) | Synchronizing signal detector circuit | |
| EP0474498B1 (en) | Synchronizing circuit | |
| JPS58201469A (ja) | フイ−ルド識別装置 | |
| JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
| JPH0630295A (ja) | 映像信号の同期回路 | |
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JP2696910B2 (ja) | 水平同期回路 | |
| JPH10285427A (ja) | 垂直同期回路 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JP3219160B2 (ja) | テレビジョン信号処理装置 | |
| JPH0218636B2 (ja) | ||
| JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
| JPS6212713B2 (ja) | ||
| JPH0523018Y2 (ja) | ||
| JPS61261973A (ja) | フレーム同期パターン分離回路 | |
| JPS5936470B2 (ja) | 垂直基準パルス発生回路 | |
| JPH08149329A (ja) | ビデオ信号検出装置 | |
| JPH0646782B2 (ja) | 水平同期信号ブランキングパルス発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |