JP2696910B2 - 水平同期回路 - Google Patents
水平同期回路Info
- Publication number
- JP2696910B2 JP2696910B2 JP10636288A JP10636288A JP2696910B2 JP 2696910 B2 JP2696910 B2 JP 2696910B2 JP 10636288 A JP10636288 A JP 10636288A JP 10636288 A JP10636288 A JP 10636288A JP 2696910 B2 JP2696910 B2 JP 2696910B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- horizontal
- input
- receives
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン受像機やVCRなどビデオ信号
を取り扱う機器において、特にビデオクロマ偏向回路を
デジタル信号処理化した機器に必要なクロック発生器
で、水平同期信号にロックしたクロックを発生するPLL
回路を有した機器の水平同期回路に関するものである。
を取り扱う機器において、特にビデオクロマ偏向回路を
デジタル信号処理化した機器に必要なクロック発生器
で、水平同期信号にロックしたクロックを発生するPLL
回路を有した機器の水平同期回路に関するものである。
従来の技術 近年、テレビジョン受像機やVRCなどビデオ信号を取
り扱う機器はデジタル信号処理の技術が使われるように
なってきた。これは部品点数の削減や信頼性の向上が期
待できるだけでなく、デジタル信号処理を行うことによ
りアナログ信号の処理ではできなかった新たな機能が実
現できるからである。
り扱う機器はデジタル信号処理の技術が使われるように
なってきた。これは部品点数の削減や信頼性の向上が期
待できるだけでなく、デジタル信号処理を行うことによ
りアナログ信号の処理ではできなかった新たな機能が実
現できるからである。
以下、図面を参照しながら、上述した従来の水平同期
回路の一例について説明する。
回路の一例について説明する。
第２図は従来の水平同期回路のブロック図を示すもの
である。第２図において、この回路は、複合ビデオ信号
を入力としデジタル符号に変換するADコンバータ21と、
ADコンバータ21の出力を入力とし水平周波数は通過させ
たサブキャリア周波数は遮断する帯域を持つLPF22と、L
PF22の出力を入力としペデスタルレベルを検出するペデ
スタルレベル検出回路23と、ペデスタルレベル検出回路
23の出力からLPF22の出力を引き負数をＯとすることに
より同期信号を抜き出す同期信号分離回路24と、同期信
号分離回路24の出力を入力とし水平パルスとの位相差を
検出する位相比較回路25と、位相比較回路25の出力を入
力とし高域成分を抑圧するループフィルター26と、ルー
プフィルター26の出力を入力とし入力データに応じたク
ロック周波数を発生するデジタルタイミング発振器27
と、デジタルタイミング発振器27の出力を入力としクロ
ック波形に変換するDAコンバータ28と、DAコンバータ28
の発生するクロックを入力しＮ分の１に分周して水平パ
ルスを発生し位相比較回路25に出力する分周器29とより
なる。
である。第２図において、この回路は、複合ビデオ信号
を入力としデジタル符号に変換するADコンバータ21と、
ADコンバータ21の出力を入力とし水平周波数は通過させ
たサブキャリア周波数は遮断する帯域を持つLPF22と、L
PF22の出力を入力としペデスタルレベルを検出するペデ
スタルレベル検出回路23と、ペデスタルレベル検出回路
23の出力からLPF22の出力を引き負数をＯとすることに
より同期信号を抜き出す同期信号分離回路24と、同期信
号分離回路24の出力を入力とし水平パルスとの位相差を
検出する位相比較回路25と、位相比較回路25の出力を入
力とし高域成分を抑圧するループフィルター26と、ルー
プフィルター26の出力を入力とし入力データに応じたク
ロック周波数を発生するデジタルタイミング発振器27
と、デジタルタイミング発振器27の出力を入力としクロ
ック波形に変換するDAコンバータ28と、DAコンバータ28
の発生するクロックを入力しＮ分の１に分周して水平パ
ルスを発生し位相比較回路25に出力する分周器29とより
なる。
以上のように構成した水平同期回路について、以下そ
の動作について説明を行う。
の動作について説明を行う。
まず、複合ビデオ信号をADコンバータ21に入力する。
デジタル符号に変換された複合ビデオ信号はLPF22に入
力されたサブキャリア成分とノイズ成分が抑圧される。
サブキャリア成分が抑圧されたビデオ信号は、ペデスタ
ル検出回路23に入力されペデスタルレベルが検出され
る。同期信号分離回路24でペデスタル検出回路23の出力
からLPF22の出力を引きその負数をＯとすることにより
同期信号を抜き出す。位相比較回路25で同期信号分離回
路24の出力の水平同期信号と水平パルスとの位相を比較
する。位相比較回路25の出力をループフィルター26にお
いて高域成分を抑圧し、ループ応答を決定する。ループ
フィルター26の出力をデジタルタイミング発振器27に入
力し、クロック信号の符号列を発生する。デジタルタイ
ミング発振器27の出力をDAコンバータ28に入力し、クロ
ック信号に変換する。DAコンバータ28の発生するクロッ
クを分周器29によりＮ分の１に分周し水平パルスを得
る。ここで得た水平パルスは位相比較回路25に戻し位相
比較を行う。
デジタル符号に変換された複合ビデオ信号はLPF22に入
力されたサブキャリア成分とノイズ成分が抑圧される。
サブキャリア成分が抑圧されたビデオ信号は、ペデスタ
ル検出回路23に入力されペデスタルレベルが検出され
る。同期信号分離回路24でペデスタル検出回路23の出力
からLPF22の出力を引きその負数をＯとすることにより
同期信号を抜き出す。位相比較回路25で同期信号分離回
路24の出力の水平同期信号と水平パルスとの位相を比較
する。位相比較回路25の出力をループフィルター26にお
いて高域成分を抑圧し、ループ応答を決定する。ループ
フィルター26の出力をデジタルタイミング発振器27に入
力し、クロック信号の符号列を発生する。デジタルタイ
ミング発振器27の出力をDAコンバータ28に入力し、クロ
ック信号に変換する。DAコンバータ28の発生するクロッ
クを分周器29によりＮ分の１に分周し水平パルスを得
る。ここで得た水平パルスは位相比較回路25に戻し位相
比較を行う。
発明が解決しようとする課題 しかしながら、上記のような構成では、無信号のチャ
ンネルを受信した際に位相比較回路の出力が安定しない
ためPLLで発振する周波数が大きく変動する。特にルー
プフィルターとして完全積分型のループフィルターを使
用した場合には、その出力データが一番端まで寄ってし
まうこととなり、発振周波数が大きく片寄ることとな
る。この様な状態になると水平発振周波数が低くなり過
ぎた場合には水平出力トランジスタが破壊する場合があ
る。また、信号のあるチャンネルに切り替えた場合に引
込時間が長くなり、水平が流れてから立つという不具合
が生じる。
ンネルを受信した際に位相比較回路の出力が安定しない
ためPLLで発振する周波数が大きく変動する。特にルー
プフィルターとして完全積分型のループフィルターを使
用した場合には、その出力データが一番端まで寄ってし
まうこととなり、発振周波数が大きく片寄ることとな
る。この様な状態になると水平発振周波数が低くなり過
ぎた場合には水平出力トランジスタが破壊する場合があ
る。また、信号のあるチャンネルに切り替えた場合に引
込時間が長くなり、水平が流れてから立つという不具合
が生じる。
本発明は、上記課題に鑑み、無信号のチャンネルを受
信した際に位相比較回路の出力が安定しなくともPLLで
発振する周波数が大きく変動せず、安定なクロックを発
振する水平同期回路を提供することを目的とするもので
ある。
信した際に位相比較回路の出力が安定しなくともPLLで
発振する周波数が大きく変動せず、安定なクロックを発
振する水平同期回路を提供することを目的とするもので
ある。
課題を解決するための手段 上記課題を解決するために、本発明の水平同期回路
は、同期信号分離回路の出力を入力とし同期信号の波高
値を検出しその値から一定の割合を出力するスライスレ
ベル検出回路と、同期信号分離回路の出力とスライスレ
ベル検出回路との出力の差を取ることにより水平同期信
号を抜き出す水平同期信号分離回路と、この水平同期信
号分離回路の出力をクロックでカウントし一定期間水平
同期がなければ検出信号を出力する水平同期信号検出回
路と、位相比較回路の出力をラッチし、水平同期検出回
路の出力があればＯを出力するクリア機能を有したラッ
チ回路と、このラッチ回路の出力を入力とし高閾成分を
抑圧するループフィルターと、このループフィルターの
出力を入力し入力データに応じたクロック周波数を発生
するデジタルタイミング発振器と、デジタルタイミング
発振器の出力を入力としクロック波形に変換するDAコン
バータと、DAコンバータの発生するクロックを入力とし
Ｎ分の１に分周して水平パルスを発生して位相比較回路
に出力する分周器とを備えた構成にしたものである。
は、同期信号分離回路の出力を入力とし同期信号の波高
値を検出しその値から一定の割合を出力するスライスレ
ベル検出回路と、同期信号分離回路の出力とスライスレ
ベル検出回路との出力の差を取ることにより水平同期信
号を抜き出す水平同期信号分離回路と、この水平同期信
号分離回路の出力をクロックでカウントし一定期間水平
同期がなければ検出信号を出力する水平同期信号検出回
路と、位相比較回路の出力をラッチし、水平同期検出回
路の出力があればＯを出力するクリア機能を有したラッ
チ回路と、このラッチ回路の出力を入力とし高閾成分を
抑圧するループフィルターと、このループフィルターの
出力を入力し入力データに応じたクロック周波数を発生
するデジタルタイミング発振器と、デジタルタイミング
発振器の出力を入力としクロック波形に変換するDAコン
バータと、DAコンバータの発生するクロックを入力とし
Ｎ分の１に分周して水平パルスを発生して位相比較回路
に出力する分周器とを備えた構成にしたものである。
作 用 本発明は、上記した構成によって、無信号時は位相比
較回路の出力をクリアしてＯを出力することにより、フ
リーラン水平発振周波数を大きく外れないようにするこ
とが可能となる。
較回路の出力をクリアしてＯを出力することにより、フ
リーラン水平発振周波数を大きく外れないようにするこ
とが可能となる。
実施例 以下、本発明の一実施例の水平同期回路について、図
面を参照しながら説明を行う。第１図は本発明の一実施
例における水平同期回路のブロック図を示すものであ
る。第１図において、この回路は、複合ビデオ信号を入
力しデジタル符号に変換するADコンバータ１と、ADコン
バータ１の出力を入力とし水平周波数は通過させサブキ
ャリア周波数は遮断する帯域を持つLPF2と、LPF2の出力
を入力としペデスタルレベルを検出するペデスタルレベ
ル検出回路３と、ペデスタルレベル検出回路３の出力か
らLPF2の出力を引き負数をＯとすることにより同期信号
を抜き出す同期信号分離回路４と、同期信号分離回路４
の出力を入力とし水平パルスとの位相差を検出する位相
比較回路５と、同期信号分離回路４の出力を入力とし同
期信号の波高値を検出しその値から一定の割合を出力す
るスライスレベル検出回路６と、同期信号分離回路４の
出力とスライスレベル検出回路６との出力の差をとるこ
とにより水平同期信号を抜き出す水平同期信号分離回路
７と、水平同期信号分離回路７の出力をクロックでカウ
ントし一定期間水平同期がなければ検出信号を出力する
水平同期信号検出回路８と、位相比較回路５の出力をラ
ッチし水平同期検出回路８の出力がればＯを出力するク
リア機能を有したラッチ回路９と、ラッチ回路９の出力
を入力し高域成分を抑圧するルプフィルター10と、ルー
プフィルター10の出力を入力とし入力データに応じたク
ロック周波数を発生するデジタルタイミング発振器11
と、デジタルタイミング発振器11の出力を入力としクロ
ック波形に変換するDAコンバータ12と、DAコンバータ12
の発生するクロックを入力としＮ分の１に分周して水平
パルスを発生し位相比較回路５に出力する分周器13とを
備えた構成にしている。
面を参照しながら説明を行う。第１図は本発明の一実施
例における水平同期回路のブロック図を示すものであ
る。第１図において、この回路は、複合ビデオ信号を入
力しデジタル符号に変換するADコンバータ１と、ADコン
バータ１の出力を入力とし水平周波数は通過させサブキ
ャリア周波数は遮断する帯域を持つLPF2と、LPF2の出力
を入力としペデスタルレベルを検出するペデスタルレベ
ル検出回路３と、ペデスタルレベル検出回路３の出力か
らLPF2の出力を引き負数をＯとすることにより同期信号
を抜き出す同期信号分離回路４と、同期信号分離回路４
の出力を入力とし水平パルスとの位相差を検出する位相
比較回路５と、同期信号分離回路４の出力を入力とし同
期信号の波高値を検出しその値から一定の割合を出力す
るスライスレベル検出回路６と、同期信号分離回路４の
出力とスライスレベル検出回路６との出力の差をとるこ
とにより水平同期信号を抜き出す水平同期信号分離回路
７と、水平同期信号分離回路７の出力をクロックでカウ
ントし一定期間水平同期がなければ検出信号を出力する
水平同期信号検出回路８と、位相比較回路５の出力をラ
ッチし水平同期検出回路８の出力がればＯを出力するク
リア機能を有したラッチ回路９と、ラッチ回路９の出力
を入力し高域成分を抑圧するルプフィルター10と、ルー
プフィルター10の出力を入力とし入力データに応じたク
ロック周波数を発生するデジタルタイミング発振器11
と、デジタルタイミング発振器11の出力を入力としクロ
ック波形に変換するDAコンバータ12と、DAコンバータ12
の発生するクロックを入力としＮ分の１に分周して水平
パルスを発生し位相比較回路５に出力する分周器13とを
備えた構成にしている。
以上のように構成された水平同期回路について、以
下、第１図を用いてその動作を説明する。
下、第１図を用いてその動作を説明する。
まず、複合ビデオ信号がADコンバータ１に入力する。
デジタル符号に変換された複合ビデオ信号はLPF2に入力
しサブキャリア成分とノイズ成分が抑圧される。サブキ
ャリア成分が抑圧されたビデオ信号は、ペデスタル検出
回路３に入力しペデスタルレベルが検出される。同期信
号分離回路４でペデスタル検出回路３の出力からLPF2の
出力を引きその負数をＯとすることにより同期信号を抜
き出す。位相比較回路５で同期信号分離回路４の出力の
水平同期信号と水平パルスとの位相を比較する。また同
期信号分離回路４の出力を入力し同期信号の波高値を検
出しその値から一定の割合を出力するスライスレベル検
出回路６を設け、同期信号分離回路４の出力とスライス
レベル検出回路６と出力を水平同期信号分離回路７に入
力し両者の差をとることにより水平同期信号を抜き出
す。この水平同期信号分離回路７の出力を水平同期信号
検出回路８に入力しクロックでカウントすることにより
一定期間水平同期がなければ検出信号を出力する。
デジタル符号に変換された複合ビデオ信号はLPF2に入力
しサブキャリア成分とノイズ成分が抑圧される。サブキ
ャリア成分が抑圧されたビデオ信号は、ペデスタル検出
回路３に入力しペデスタルレベルが検出される。同期信
号分離回路４でペデスタル検出回路３の出力からLPF2の
出力を引きその負数をＯとすることにより同期信号を抜
き出す。位相比較回路５で同期信号分離回路４の出力の
水平同期信号と水平パルスとの位相を比較する。また同
期信号分離回路４の出力を入力し同期信号の波高値を検
出しその値から一定の割合を出力するスライスレベル検
出回路６を設け、同期信号分離回路４の出力とスライス
レベル検出回路６と出力を水平同期信号分離回路７に入
力し両者の差をとることにより水平同期信号を抜き出
す。この水平同期信号分離回路７の出力を水平同期信号
検出回路８に入力しクロックでカウントすることにより
一定期間水平同期がなければ検出信号を出力する。
位相比較回路５の出力を入力するラッチ回路９におい
て、水平同期検出回路８の出力があればＯを出力するク
リア機能を有する。ラッチ回路９の出力をループフィル
ター10において高域成分を抑圧し、ループ応答を決定す
る。ループフィルター10の出力をデジタルタイミング発
振器11に入力し、クロック信号の符号列を発生する。デ
ジタルタイミング発振器11の出力をDAコンバータ12に入
力し、クロック信号に変換する。DAコンバータ12の発生
するクロックを分周器13によりＮ分の１に分周し水平パ
ルスを得る。ここで得た水平パルスは位相比較回路５に
戻し位相比較を行う。
て、水平同期検出回路８の出力があればＯを出力するク
リア機能を有する。ラッチ回路９の出力をループフィル
ター10において高域成分を抑圧し、ループ応答を決定す
る。ループフィルター10の出力をデジタルタイミング発
振器11に入力し、クロック信号の符号列を発生する。デ
ジタルタイミング発振器11の出力をDAコンバータ12に入
力し、クロック信号に変換する。DAコンバータ12の発生
するクロックを分周器13によりＮ分の１に分周し水平パ
ルスを得る。ここで得た水平パルスは位相比較回路５に
戻し位相比較を行う。
以上のように本実施例によれば、無信号時には位相比
較器の出力データにかかわらずループフィルターの入力
にはＯのデータが入力されるため、安定なループフィル
ターの出力データとなり水平発振周波数を得ることがで
きる。
較器の出力データにかかわらずループフィルターの入力
にはＯのデータが入力されるため、安定なループフィル
ターの出力データとなり水平発振周波数を得ることがで
きる。
発明の効果 以上のように本発明の水平同期回路は、同期信号分離
回路の出力を入力とし同期信号の波高値を検出しその値
から一定の割合を出力するスライスレベル検出回路と、
同期信号分離回路の出力とスライスレベル検出回路との
出力の差をとることにより水平同期信号を抜き出す水平
同期信号分離回路と、水平同期信号分離回路の出力をク
ロックでカウントし一定期間水平同期がなければ検出信
号を出力する水平同期信号検出回路と、位相比較回路の
出力をラッチし水平同期検出回路の出力があればＯを出
力するクリア機能を有したラッチ回路と、ラッチ回路の
出力を入力し高域成分を抑圧するループフィルターと、
ループフィルターの出力を入力し入力データに応じたク
ロック周波数を発生するデジタルタイミング発振器と、
デジタルタイミング発振器の出力を入力しクロック波形
に変換するDAコンバータと、DAコンバータの発生するク
ロックを入力しＮ分の１に分周して水平パルスを発生し
位相比較回路に出力する分周器とを設けたことにより、
無信号時には位相比較器の出力データにかかわらずルー
プフィルターの入力にはＯのデータが入力されるため、
安定なループフィルターの出力データとなり水平発振周
波数を得ることができる。
回路の出力を入力とし同期信号の波高値を検出しその値
から一定の割合を出力するスライスレベル検出回路と、
同期信号分離回路の出力とスライスレベル検出回路との
出力の差をとることにより水平同期信号を抜き出す水平
同期信号分離回路と、水平同期信号分離回路の出力をク
ロックでカウントし一定期間水平同期がなければ検出信
号を出力する水平同期信号検出回路と、位相比較回路の
出力をラッチし水平同期検出回路の出力があればＯを出
力するクリア機能を有したラッチ回路と、ラッチ回路の
出力を入力し高域成分を抑圧するループフィルターと、
ループフィルターの出力を入力し入力データに応じたク
ロック周波数を発生するデジタルタイミング発振器と、
デジタルタイミング発振器の出力を入力しクロック波形
に変換するDAコンバータと、DAコンバータの発生するク
ロックを入力しＮ分の１に分周して水平パルスを発生し
位相比較回路に出力する分周器とを設けたことにより、
無信号時には位相比較器の出力データにかかわらずルー
プフィルターの入力にはＯのデータが入力されるため、
安定なループフィルターの出力データとなり水平発振周
波数を得ることができる。
第１図は本発明の一実施例における水平同期回路のブロ
ック図、第２図は従来例の水平同期回路のブロック図で
ある。 １……ADコンバータ、２……LPF、３……ペデスタルレ
ベル検出回路、４……同期信号分離回路、５……位相比
較回路、６……スライスレベル検出回路、７……水平同
期信号分離回路、８……水平同期信号検出回路、９……
ラッチ回路、10……ループフィルター、11……デジタル
タイミング発振器、12……DAコンバータ、13……分周
器。
ック図、第２図は従来例の水平同期回路のブロック図で
ある。 １……ADコンバータ、２……LPF、３……ペデスタルレ
ベル検出回路、４……同期信号分離回路、５……位相比
較回路、６……スライスレベル検出回路、７……水平同
期信号分離回路、８……水平同期信号検出回路、９……
ラッチ回路、10……ループフィルター、11……デジタル
タイミング発振器、12……DAコンバータ、13……分周
器。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−72278（ＪＰ，Ａ) 特開 昭62−18873（ＪＰ，Ａ) 特開 昭62−268274（ＪＰ，Ａ) 特開 昭59−111473（ＪＰ，Ａ) 特開 昭59−119975（ＪＰ，Ａ) 特開 昭61−71722（ＪＰ，Ａ) 特開 昭61−255170（ＪＰ，Ａ) 実開 昭62−84277（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】複合ビデオ信号を入力としデジタル符号に
変換するADコンバータと、前記ADコンバータの出力を入
力とし水平周波数は通過させサブキャリア周波数は遮断
する帯域を持つLPFと、前記LPFの出力を入力としペデス
タルレベルを検出するペデスタルレベル検出回路と、前
記ペデスタルレベル検出回路の出力から前記LPFの出力
を引き負数をＯとすることにより同期信号を抜き出す同
期信号分離回路と、前記同期信号分離回路の出力を入力
とし水平パルスとの位相差を検出する位相比較回路と、
前記同期信号分離回路の出力を入力とし、同期信号の波
高値を検出しその値から一定の割合を出力するスライス
レベル検出回路と、前記同期信号分離回路の出力と前記
スライスレベル検出回路との差をとることにより水平同
期信号を抜き出す水平同期信号分離回路と、前記水平同
期信号分離回路の出力をクロックでカウントし一定期間
水平同期がなければ検出信号を出力する水平同期信号検
出回路と、前記位相比較回路の出力をラッチし前記水平
同期検出回路の出力があればＯを出力するクリア機能を
有したラッチ回路と、前記ラッチ回路の出力を入力とし
高域成分を抑圧するループフィルターと、前記ループフ
ィルターの出力を入力とし入力データに応じたクロック
周波数を発生するデジタルタイミング発振器と、前記デ
ジタルタイミング発振器の出力を入力としクロック波形
に変換するDAコンバータと、前記DAコンバータの発生す
るクロックを入力としＮ分の１に分周して水平パルスを
発生し前記位相比較回路に出力する分周器とを備えたこ
とを特徴とする水平同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10636288A JP2696910B2 (ja) | 1988-04-28 | 1988-04-28 | 水平同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10636288A JP2696910B2 (ja) | 1988-04-28 | 1988-04-28 | 水平同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276972A JPH01276972A (ja) | 1989-11-07 |
| JP2696910B2 true JP2696910B2 (ja) | 1998-01-14 |
Family
ID=14431627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10636288A Expired - Fee Related JP2696910B2 (ja) | 1988-04-28 | 1988-04-28 | 水平同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2696910B2 (ja) |
-
1988
- 1988-04-28 JP JP10636288A patent/JP2696910B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01276972A (ja) | 1989-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5189515A (en) | Television synchronization signal separator | |
| US5105160A (en) | Phase comparator using digital and analogue phase detectors | |
| US4821112A (en) | Detection circuit for detecting standard television signals and nonstandard television signals | |
| GB1571842A (en) | Television tuning apparatus | |
| JPH02143688A (ja) | 異種ビデオ・フォーマット識別装置 | |
| US5541556A (en) | Clock recovery circuit for serial digital video | |
| EP0461897B1 (en) | A horizontal synchronizing signal separation circuit for a display apparatus | |
| JPH11509706A (ja) | ディジタルテレビジョンの同期化 | |
| US4231064A (en) | Vertical synchronization circuit for a cathode-ray tube | |
| JPH0552703B2 (ja) | ||
| US4774577A (en) | Analog-to-digital conversion apparatus for video signal | |
| JP2696910B2 (ja) | 水平同期回路 | |
| US5534939A (en) | Digital video clock generation system | |
| JP2789616B2 (ja) | 垂直自動同期回路 | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
| JPS581006Y2 (ja) | 同期回路 | |
| JPH0630295A (ja) | 映像信号の同期回路 | |
| JPH10285427A (ja) | 垂直同期回路 | |
| JPS6212713B2 (ja) | ||
| JP3439369B2 (ja) | Ｐｌｌ回路 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPS59183591A (ja) | テレビ信号用同期信号発生器 | |
| JPH0646782B2 (ja) | 水平同期信号ブランキングパルス発生器 | |
| JPH0754965B2 (ja) | 水平同期再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |