JP2789616B2 - 垂直自動同期回路 - Google Patents
垂直自動同期回路Info
- Publication number
- JP2789616B2 JP2789616B2 JP27482088A JP27482088A JP2789616B2 JP 2789616 B2 JP2789616 B2 JP 2789616B2 JP 27482088 A JP27482088 A JP 27482088A JP 27482088 A JP27482088 A JP 27482088A JP 2789616 B2 JP2789616 B2 JP 2789616B2
- Authority
- JP
- Japan
- Prior art keywords
- decoder
- counter
- output
- true
- accumulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン受像機の特にビデオクロマ偏
向回路をデジタル処理化した垂直同期回路の自動同期回
路に関するものである。
向回路をデジタル処理化した垂直同期回路の自動同期回
路に関するものである。
従来の技術 近年テレビジョン受像機はその信号処理回路がデジタ
ル化されつつある。これは部品点数の削減や信頼性の向
上が期待できるだけでなく、デジタル信号処理を行うこ
とによりアナログ信号処理では期待できなかった新たな
機能が期待できるからである。
ル化されつつある。これは部品点数の削減や信頼性の向
上が期待できるだけでなく、デジタル信号処理を行うこ
とによりアナログ信号処理では期待できなかった新たな
機能が期待できるからである。
以下、図面を参照しながら、上述した従来の垂直自動
同期回路の一例について説明する。
同期回路の一例について説明する。
第２図は従来の垂直自動同期回路のブロック図を示す
ものである。第２図において、21はノイズインバータ、
22は同期分離回路、23は積分回路、24は垂直発振回路、
25はドライブ回路、26は垂直偏向回路、27は水平AFC回
路、28は水平発振回路、29は分周回路、30は切換回路、
31は周波数比検出回路、32は周波数判別回路、33はピー
ククランプ型の垂直同期分離回路である。
ものである。第２図において、21はノイズインバータ、
22は同期分離回路、23は積分回路、24は垂直発振回路、
25はドライブ回路、26は垂直偏向回路、27は水平AFC回
路、28は水平発振回路、29は分周回路、30は切換回路、
31は周波数比検出回路、32は周波数判別回路、33はピー
ククランプ型の垂直同期分離回路である。
以上のように構成した垂直自動同期回路について、以
下その動作について説明を行う。
下その動作について説明を行う。
まずノイズインバータ21に入力した複合ビデオ信号は
ノイズを除去され、同期分離回路22に入力する。同期分
離回路22で分離された複合同期信号は積分回路23に入力
し水平同期信号の抑圧とノイズの抑圧とを行う。33はピ
ーククランプ型の垂直同期分離回路であり同期信号小に
対しても安定に垂直同期信号を分離する。25は垂直発振
回路でありNTSC信号の場合には無信号時に約55Hzで自由
発振を行い、信号時にはピーククランプ型の垂直同期分
離回路33の出力により強制的にリセットがかかり垂直同
期信号に引き込む。また27は水平AFC回路、28は水平同
期回路であり、2fHすなわち約31.5KHzで発振させ分周回
路29、周波数比検出回路31、周波数判別回路32のクロッ
クとして使用する。周波数比検出回路31及び周波数判別
回路32でfH/fV＝525/2を検出すると、切換回路30を分周
回路側に切り換える。
ノイズを除去され、同期分離回路22に入力する。同期分
離回路22で分離された複合同期信号は積分回路23に入力
し水平同期信号の抑圧とノイズの抑圧とを行う。33はピ
ーククランプ型の垂直同期分離回路であり同期信号小に
対しても安定に垂直同期信号を分離する。25は垂直発振
回路でありNTSC信号の場合には無信号時に約55Hzで自由
発振を行い、信号時にはピーククランプ型の垂直同期分
離回路33の出力により強制的にリセットがかかり垂直同
期信号に引き込む。また27は水平AFC回路、28は水平同
期回路であり、2fHすなわち約31.5KHzで発振させ分周回
路29、周波数比検出回路31、周波数判別回路32のクロッ
クとして使用する。周波数比検出回路31及び周波数判別
回路32でfH/fV＝525/2を検出すると、切換回路30を分周
回路側に切り換える。
発明が解決しようとする課題 しかしながら上記のような構成では、非常にfH/fV＝5
25/2に近い信号が入力した場合に誤動作を起こす可能性
がある。またなんらかの原因で垂直同期信号が一つ抜け
次から復帰した場合にも安定に動作をして欲しいが従来
の回路ではそのような動作に対しての対策がとられてい
ない。
25/2に近い信号が入力した場合に誤動作を起こす可能性
がある。またなんらかの原因で垂直同期信号が一つ抜け
次から復帰した場合にも安定に動作をして欲しいが従来
の回路ではそのような動作に対しての対策がとられてい
ない。
本発明は上記課題に鑑み、デジタル信号処理化された
回路に適した垂直自動同期回路を提供するものである。
回路に適した垂直自動同期回路を提供するものである。
課題を解決するための手段 上記課題を解決するために本発明の垂直自動同期回路
は、水平同期信号に同期したクロックでカウントされる
第１のカウンターと、同期分離され２値化された垂直同
期信号を入力しその立ち下がりエッジを検出する同期微
分回路と、第１のカウンターの出力したデータを入力し
垂直周期のクロック周期の公倍数より小さなある一定の
数値より大きい数値で真となる第１のデコーダと、第１
のカウンターの出力したデータを入力し上記第１のデコ
ーダの数値より大きな数値でなおかつ垂直周期のクロッ
ク周期の公倍数より大きな数値以下で真となる第２のデ
コーダと、第１のカウンターの出力したデータを入力し
垂直周期のクロック周期の公倍数で真となる第３のデコ
ーダと、第１のカウンターの出力したデータを入力し垂
直周期のクロック周期の公倍数の約1.1倍程度の数値で
真となる第４のデコーダと、入力値が真であればある正
数を加算し偽であればその正数より大きな負数を加算し
上限値および下限値を有する第１のアキュムレータと、
第１のアキュムレータの出力したデータを入力しデータ
の大小により３つの出力のいずれかが真となる第５のデ
コーダと、第５のデコーダの出力データにより第１のデ
コーダあるいは第２のデコーダあるいは第３のデコーダ
を選択し選択したデータが真の時に同期微分回路の出力
が真であれば第１のカウンターをリセットしあるいは無
信号時に第４のデコーダの出力で第１のカウンターをリ
セットすると同時に上記第１のアキュムレータに真を出
力するリセット回路と、第１のカウンターがリセットさ
れる直前の数値を記憶しあらかじめ定められた数値との
差をとりその値を積算する第２のアキュムレータと、第
２のアキュムレータの出力がある範囲内にある場合に真
となる第６のデコーダと、第１のカウンターの出力があ
る範囲内にありなおかつ第５のデコーダの出力により第
３のデコーダが選択されている場合にある正数を加算し
他の場合にある負数を加算し第３のデコーダが選択され
ていない場合は出力が０となる第３のアキュムレータ
と、第６のデコーダの出力が真でかつ第３のアキュムレ
ータのデータが最大値の時にセットされ第２のアキュム
レータがオーバーフロウしあるいは上記第３のアキュム
レータのデータが０となる場合にリセットされるラッチ
と、水平同期信号に同期したクロックでカウントし水平
周期の半周期をカウントする第２のカウンターと、上記
第２のカウンターの出力をクロックとした垂直周期をカ
ウントする第３のカウンターと、第１のカウンターの出
力をデコードして得た垂直パルスと第３のカウンターの
出力をデコードして得た垂直パルスをラッチで切り替え
るマルチプレクサとを備えたものである。
は、水平同期信号に同期したクロックでカウントされる
第１のカウンターと、同期分離され２値化された垂直同
期信号を入力しその立ち下がりエッジを検出する同期微
分回路と、第１のカウンターの出力したデータを入力し
垂直周期のクロック周期の公倍数より小さなある一定の
数値より大きい数値で真となる第１のデコーダと、第１
のカウンターの出力したデータを入力し上記第１のデコ
ーダの数値より大きな数値でなおかつ垂直周期のクロッ
ク周期の公倍数より大きな数値以下で真となる第２のデ
コーダと、第１のカウンターの出力したデータを入力し
垂直周期のクロック周期の公倍数で真となる第３のデコ
ーダと、第１のカウンターの出力したデータを入力し垂
直周期のクロック周期の公倍数の約1.1倍程度の数値で
真となる第４のデコーダと、入力値が真であればある正
数を加算し偽であればその正数より大きな負数を加算し
上限値および下限値を有する第１のアキュムレータと、
第１のアキュムレータの出力したデータを入力しデータ
の大小により３つの出力のいずれかが真となる第５のデ
コーダと、第５のデコーダの出力データにより第１のデ
コーダあるいは第２のデコーダあるいは第３のデコーダ
を選択し選択したデータが真の時に同期微分回路の出力
が真であれば第１のカウンターをリセットしあるいは無
信号時に第４のデコーダの出力で第１のカウンターをリ
セットすると同時に上記第１のアキュムレータに真を出
力するリセット回路と、第１のカウンターがリセットさ
れる直前の数値を記憶しあらかじめ定められた数値との
差をとりその値を積算する第２のアキュムレータと、第
２のアキュムレータの出力がある範囲内にある場合に真
となる第６のデコーダと、第１のカウンターの出力があ
る範囲内にありなおかつ第５のデコーダの出力により第
３のデコーダが選択されている場合にある正数を加算し
他の場合にある負数を加算し第３のデコーダが選択され
ていない場合は出力が０となる第３のアキュムレータ
と、第６のデコーダの出力が真でかつ第３のアキュムレ
ータのデータが最大値の時にセットされ第２のアキュム
レータがオーバーフロウしあるいは上記第３のアキュム
レータのデータが０となる場合にリセットされるラッチ
と、水平同期信号に同期したクロックでカウントし水平
周期の半周期をカウントする第２のカウンターと、上記
第２のカウンターの出力をクロックとした垂直周期をカ
ウントする第３のカウンターと、第１のカウンターの出
力をデコードして得た垂直パルスと第３のカウンターの
出力をデコードして得た垂直パルスをラッチで切り替え
るマルチプレクサとを備えたものである。
作 用 本発明は、上記した構成によって、無信号時には安定
な60Hzの垂直パルスを発生し、標準信号時には水平同期
信号に同期したクロックを分周した安定な垂直パルスを
発生する。非標準信号時には直接同期動作となり、それ
ぞれの遷移は自動的に行われるものである。
な60Hzの垂直パルスを発生し、標準信号時には水平同期
信号に同期したクロックを分周した安定な垂直パルスを
発生する。非標準信号時には直接同期動作となり、それ
ぞれの遷移は自動的に行われるものである。
実施例 以下、本発明の一実施例の垂直自動同期回路につい
て、図面を参照しながら説明を行う。
て、図面を参照しながら説明を行う。
第１図は本発明の一実施例における垂直自動同期回路
のブロック図を示すものである。第１図において、１は
水平同期信号に同期したクロックでカウントされる第１
のカウンター、２は同期分離され２値化された垂直同期
信号を入力しその立ち下がりエッジを検出する同期微分
回路である。第１のカウンター１の出力したデータを第
１のデコーダ３に入力し垂直周期のクロック周期の公倍
数より小さなある一定の数値より大きい数値で真となる
ようにする。また、第１のカウンターの出力したデータ
を第２のデコーダ４に入力し、第１のデコーダ３の数値
より大きな数値でなおかつ垂直周期のクロック周期の公
倍数より大きな数値以下で真となるようにする。さら
に、第１のカウンター１の出力したデータを第３のデコ
ーダに入力し垂直周期のクロック周期の公倍数で真とな
るようにし、第１のカウンター１の出力したデータを第
４のデコーダ６に入力し、垂直周期のクロック周期の公
倍数の約1.1倍程度の数値で真となるようにする。
のブロック図を示すものである。第１図において、１は
水平同期信号に同期したクロックでカウントされる第１
のカウンター、２は同期分離され２値化された垂直同期
信号を入力しその立ち下がりエッジを検出する同期微分
回路である。第１のカウンター１の出力したデータを第
１のデコーダ３に入力し垂直周期のクロック周期の公倍
数より小さなある一定の数値より大きい数値で真となる
ようにする。また、第１のカウンターの出力したデータ
を第２のデコーダ４に入力し、第１のデコーダ３の数値
より大きな数値でなおかつ垂直周期のクロック周期の公
倍数より大きな数値以下で真となるようにする。さら
に、第１のカウンター１の出力したデータを第３のデコ
ーダに入力し垂直周期のクロック周期の公倍数で真とな
るようにし、第１のカウンター１の出力したデータを第
４のデコーダ６に入力し、垂直周期のクロック周期の公
倍数の約1.1倍程度の数値で真となるようにする。
７は入力値が真であればある正数を加算し、偽であれ
ばその正数より大きな負数を加算し、上限値および下限
値を有する第１のアキュムレータ７で、第１のアキュム
レータ７の出力したデータを第５のデコーダ８に入力
し、データの大小により３つの出力のいずれかが真とな
るようにする。また、第５のデコーダ８の出力データに
より第１のデコーダ３あるいは第２のデコーダ４あるい
は第３のデコーダ５を選択し、選択したデータが真の時
に同期微分回路２の出力が真であれば第１のカウンター
１をリッセトすると同時に第１のアキュムレータに真を
出力するリセット回路９を設ける。
ばその正数より大きな負数を加算し、上限値および下限
値を有する第１のアキュムレータ７で、第１のアキュム
レータ７の出力したデータを第５のデコーダ８に入力
し、データの大小により３つの出力のいずれかが真とな
るようにする。また、第５のデコーダ８の出力データに
より第１のデコーダ３あるいは第２のデコーダ４あるい
は第３のデコーダ５を選択し、選択したデータが真の時
に同期微分回路２の出力が真であれば第１のカウンター
１をリッセトすると同時に第１のアキュムレータに真を
出力するリセット回路９を設ける。
10は、第１のカウンター１がリセットされる直前の数
値を記憶し、あらかじめ定められた数値との差をとり、
その値を積算する第２のアキュムレータ、11は第２のア
キュムレータ10の出力がある範囲内にある場合に真とな
る第６のデコーダである。
値を記憶し、あらかじめ定められた数値との差をとり、
その値を積算する第２のアキュムレータ、11は第２のア
キュムレータ10の出力がある範囲内にある場合に真とな
る第６のデコーダである。
12は、第１のカウンター１の出力がある範囲内にあ
り、なおかつ第５のデコーダ８の出力により第３のデコ
ーダ５が選択されている場合にある正数を加算し、他の
場合にある負数を加算し、第３のデコーダ５が選択され
ていない場合は出力が０となる第３のアキュムレータで
ある。
り、なおかつ第５のデコーダ８の出力により第３のデコ
ーダ５が選択されている場合にある正数を加算し、他の
場合にある負数を加算し、第３のデコーダ５が選択され
ていない場合は出力が０となる第３のアキュムレータで
ある。
第６のデコーダ11の出力が真でかつ第３のアキュムレ
ータのデータが最大値の時にラッチ13がセットされ、第
２のアキュムレータがオーバーフロウしあるいは上記第
３のアキュムレータ12のデータが０となる場合にリセッ
トされるようにする。
ータのデータが最大値の時にラッチ13がセットされ、第
２のアキュムレータがオーバーフロウしあるいは上記第
３のアキュムレータ12のデータが０となる場合にリセッ
トされるようにする。
さらに、水平同期信号に同期したクロックでカウント
し、水平周期の半周期をカウントする第２のカウンター
14と、第２のカウンター14の出力をクロックとした垂直
周期をカウントする第３のカウンター15と、第１のカウ
ンター１の出力をデコードして得た垂直パルスと上記第
３のカウンター15の出力をデコードして得た垂直パルス
を上記ラッチ13で切り替えるマルチプレクサ16を設けて
構成している。
し、水平周期の半周期をカウントする第２のカウンター
14と、第２のカウンター14の出力をクロックとした垂直
周期をカウントする第３のカウンター15と、第１のカウ
ンター１の出力をデコードして得た垂直パルスと上記第
３のカウンター15の出力をデコードして得た垂直パルス
を上記ラッチ13で切り替えるマルチプレクサ16を設けて
構成している。
以上のように構成された垂直同期回路について、以下
第１図を用いてその動作を説明する。
第１図を用いてその動作を説明する。
水平同期信号に同期したクロックでカウントされる第
１のカウンター１により、垂直レートのノコギリ波をデ
ジタル的に発生させる。同期分離され２値化された垂直
同期信号を入力し、その立ち下がりエッジを検出する同
期微分回路２により垂直同期信号の立ち下がりを検出す
る。一方、第１のカウンター１の出力したデータを入力
し、垂直周期のクロック周期の公倍数より小さなある一
定の数値より大きい数値で真となる第１のデコーダ３、
第１のカウンターの出力したデータを入力し第１のデコ
ーダ３の数値より大きな数値でなおかつ垂直周期のクロ
ック周期の公倍数より大きな数値以下で真となる第２の
デコーダ４、第１のカウンター１の出力したデータを入
力し垂直周期のクロック周期の公倍数で真となる第３の
デコーダ５、第１のカウンター１の出力したデータを入
力し垂直周期のクロック周期の公倍数の約1.1倍程度の
数値で真となる第４のデコーダ６とを設け、第１のカウ
ンターのデータからウィンドウパルスを発生させる。
１のカウンター１により、垂直レートのノコギリ波をデ
ジタル的に発生させる。同期分離され２値化された垂直
同期信号を入力し、その立ち下がりエッジを検出する同
期微分回路２により垂直同期信号の立ち下がりを検出す
る。一方、第１のカウンター１の出力したデータを入力
し、垂直周期のクロック周期の公倍数より小さなある一
定の数値より大きい数値で真となる第１のデコーダ３、
第１のカウンターの出力したデータを入力し第１のデコ
ーダ３の数値より大きな数値でなおかつ垂直周期のクロ
ック周期の公倍数より大きな数値以下で真となる第２の
デコーダ４、第１のカウンター１の出力したデータを入
力し垂直周期のクロック周期の公倍数で真となる第３の
デコーダ５、第１のカウンター１の出力したデータを入
力し垂直周期のクロック周期の公倍数の約1.1倍程度の
数値で真となる第４のデコーダ６とを設け、第１のカウ
ンターのデータからウィンドウパルスを発生させる。
また入力値が真であればある正数を加算し偽であれば
その正数より大きな負数を加算し上限値および下限値を
有する第１のアキュムレータ７を設ける。
その正数より大きな負数を加算し上限値および下限値を
有する第１のアキュムレータ７を設ける。
第１のアユュムレータ７の出力したデータを入力しデ
ータの大小により３つの出力のいずれかが真となる第５
のデコーダ８と、第５のデコーダ８の出力データにより
第１のデコーダ３あるいは第２のデコーダ４あるいは第
３のデコーダ５を選択し選択したデータが真の時に同期
微分回路２の出力が真であれば第１のカウンター１をリ
セットするリセット回路９を設け、生成したノコギリ波
のリセットを行う。
ータの大小により３つの出力のいずれかが真となる第５
のデコーダ８と、第５のデコーダ８の出力データにより
第１のデコーダ３あるいは第２のデコーダ４あるいは第
３のデコーダ５を選択し選択したデータが真の時に同期
微分回路２の出力が真であれば第１のカウンター１をリ
セットするリセット回路９を設け、生成したノコギリ波
のリセットを行う。
以上の動作により垂直同期信号が入力しその周期が信
号と一致していればリセット回路に入力するウィンドウ
幅を次第に狭くすることによりノイズ除去を行う。また
無信号時には第４のデコーダ６から発生するパルスでリ
セットがかかり自由発振周波数が標準信号の1.1倍程度
に抑えられる。
号と一致していればリセット回路に入力するウィンドウ
幅を次第に狭くすることによりノイズ除去を行う。また
無信号時には第４のデコーダ６から発生するパルスでリ
セットがかかり自由発振周波数が標準信号の1.1倍程度
に抑えられる。
また、第１のカウンター１がリセットされる直前の数
値を記憶しあらかじめ定められた数値との差をとりその
値を積算する第２のアキュムレータ10と、第２のアキュ
ムレータ10の出力がある範囲内にある場合に真となる第
６のデコーダ11を設け、垂直同期信号の長期的な周期変
動を観測する。
値を記憶しあらかじめ定められた数値との差をとりその
値を積算する第２のアキュムレータ10と、第２のアキュ
ムレータ10の出力がある範囲内にある場合に真となる第
６のデコーダ11を設け、垂直同期信号の長期的な周期変
動を観測する。
また、第１のカウンター１の出力がある範囲内にあり
なおかつ上記第５のデコーダ８の出力により第３のデコ
ーダ５が選択されている場合にある正数を加算し他の場
合にある負数を加算し第３のデコーダ５が選択されてい
ない場合は出力が０となる第３のアキュムレータ12を設
け、一番せまいウィンドウが選択されている状況を第３
のアキュムレータ12に記憶しておく。
なおかつ上記第５のデコーダ８の出力により第３のデコ
ーダ５が選択されている場合にある正数を加算し他の場
合にある負数を加算し第３のデコーダ５が選択されてい
ない場合は出力が０となる第３のアキュムレータ12を設
け、一番せまいウィンドウが選択されている状況を第３
のアキュムレータ12に記憶しておく。
次に、第６のデコーダ11の出力が真でかつ上記第３の
アキュムレータ12のデータが最大値の時にセットされ、
第２のアキュムレータがオーバーフローしあるいは第３
のアキュムレータ12のデータが０となる場合にリセット
されるラッチ13を設け、出力垂直パルスのモードを直接
同期とするかカウントダウンとするかの判別を行う。
アキュムレータ12のデータが最大値の時にセットされ、
第２のアキュムレータがオーバーフローしあるいは第３
のアキュムレータ12のデータが０となる場合にリセット
されるラッチ13を設け、出力垂直パルスのモードを直接
同期とするかカウントダウンとするかの判別を行う。
また、水平同期信号に同期したクロックでカウントし
水平周期の半周期をカウントする第２のカウンター14
と、第２のカウンター14の出力をクロックとした垂直周
期をカウントする第３のカウンター15を設け、水平同期
信号に同期したクロックでカウントダウンして得た垂直
パルスを生成する。入力ビデオ信号が標準信号であれば
非常に安定な垂直パルスが得られる。
水平周期の半周期をカウントする第２のカウンター14
と、第２のカウンター14の出力をクロックとした垂直周
期をカウントする第３のカウンター15を設け、水平同期
信号に同期したクロックでカウントダウンして得た垂直
パルスを生成する。入力ビデオ信号が標準信号であれば
非常に安定な垂直パルスが得られる。
第１のカウンター１の出力をデコードして得た直接同
期モードの垂直パルスと上記第３のカウンター15の出力
をデコードして得たカウントダウンモードの垂直パルス
を上記ラッチ13で切り替えるマルチプレクサ16を設け、
入力した垂直同期信号の周期を観測することによりノイ
ズ除去のためのウィンドウを切り換えると共に安定にな
ればカウントダウンモードとなり一層安定した垂直パル
スを生成する。
期モードの垂直パルスと上記第３のカウンター15の出力
をデコードして得たカウントダウンモードの垂直パルス
を上記ラッチ13で切り替えるマルチプレクサ16を設け、
入力した垂直同期信号の周期を観測することによりノイ
ズ除去のためのウィンドウを切り換えると共に安定にな
ればカウントダウンモードとなり一層安定した垂直パル
スを生成する。
以上のように、本実施例によれば、ノイズ除去のため
のウィンドウを設定する第５のデコーダと、垂直同期信
号の短期的変動を観測する第１のアキュムレータと、垂
直同期信号の長期的変動を観測する第２のアキュムレー
タと、標準信号の到来を観測記憶する第３のアキュムレ
ータとを設け、それらの結果により標準信号であれば水
平同期信号に同期したクロックでカウントした垂直パル
スを出力することにより、弱電界ノイズや非標準信号に
も誤動作しない安定な垂直パルスを出力することができ
る。
のウィンドウを設定する第５のデコーダと、垂直同期信
号の短期的変動を観測する第１のアキュムレータと、垂
直同期信号の長期的変動を観測する第２のアキュムレー
タと、標準信号の到来を観測記憶する第３のアキュムレ
ータとを設け、それらの結果により標準信号であれば水
平同期信号に同期したクロックでカウントした垂直パル
スを出力することにより、弱電界ノイズや非標準信号に
も誤動作しない安定な垂直パルスを出力することができ
る。
発明の効果 以上のように本発明によれば、外来ノイズや非標準信
号に強くより安定な垂直パルスを得ることができる。
号に強くより安定な垂直パルスを得ることができる。
第１図は本発明の一実施例における垂直自動同期回路の
ブロック図、第２図は従来の一実施例における垂直自動
同期回路のブロック図である。 １……第１のカウンター、２……同期微分回路、３……
第１のデコーダ、４……第２のデコーダ、５……第３の
デコーダ、６……第４のデコーダ、７……第１のアキュ
ムレータ、８……第５のデコーダ、９……リセット回
路、10……第２のアキュムレータ、11……第６のデコー
ダ、12……第３のアキュムレータ、13……ラッチ、14…
…第２のカウンター、15……第３のカウンター、16……
マルチプレクサ、21……ノイズインバータ、22……同期
分離回路、23……積分回路、24……垂直発振回路、25…
…ドライブ回路、26……垂直偏向回路、27……水平AFC
回路、28……水平発振回路、29……分周回路、30……切
換回路、31……周波数比検出回路、32……周波数判別回
路、33……ピーククランプ型の垂直同期分離回路。
ブロック図、第２図は従来の一実施例における垂直自動
同期回路のブロック図である。 １……第１のカウンター、２……同期微分回路、３……
第１のデコーダ、４……第２のデコーダ、５……第３の
デコーダ、６……第４のデコーダ、７……第１のアキュ
ムレータ、８……第５のデコーダ、９……リセット回
路、10……第２のアキュムレータ、11……第６のデコー
ダ、12……第３のアキュムレータ、13……ラッチ、14…
…第２のカウンター、15……第３のカウンター、16……
マルチプレクサ、21……ノイズインバータ、22……同期
分離回路、23……積分回路、24……垂直発振回路、25…
…ドライブ回路、26……垂直偏向回路、27……水平AFC
回路、28……水平発振回路、29……分周回路、30……切
換回路、31……周波数比検出回路、32……周波数判別回
路、33……ピーククランプ型の垂直同期分離回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−193780（ＪＰ，Ａ) 特開 昭63−1257（ＪＰ，Ａ) 特開 昭59−149465（ＪＰ，Ａ) 特開 昭60−126972（ＪＰ，Ａ) 特開 昭62−82776（ＪＰ，Ａ) 特開 昭63−156425（ＪＰ，Ａ) 特開 昭63−286070（ＪＰ，Ａ) 特開 昭58−17779（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/06
Claims (1)
- 【請求項１】水平同期信号に同期したクロックでカウン
トされる第１のカウンターと、同期分離され２値化され
た垂直同期信号を入力しその立ち下がりエッジを検出す
る同期微分回路と、上記第１のカウンターの出力したデ
ータを入力し垂直周期のクロック周期の公倍数より小さ
なある一定の数値より大きい数値で真となる第１のデコ
ーダと、上記第１のカウンターの出力したデータを入力
し上記第１のデコーダの数値より大きな数値でなおかつ
垂直周期のクロック周期の公倍数より大きな数値以下で
真となる第２のデコーダと、上記第１のカウンターの出
力したデータを入力し垂直周期のクロック周期の公倍数
で真となる第３のデコーダと、上記第１のカウンターの
出力したデータを入力し垂直周期のクロック周期の公倍
数の約1.1倍程度の数値で真となる第４のデコーダと、
入力値が真であればある正数を加算し偽であればその正
数より大きな負数を加算し上限値および下限値を有する
第１のアキュムレータと、上記第１のアキュムレータの
出力したデータを入力しデータの大小により３つの出力
のいずれかが真となる第５のデコーダと、上記第５のデ
コーダの出力データにより第１のデコーダあるいは第２
のデコーダあるいは第３のデコーダを選択し選択したデ
ータが真の時に同期微分回路の出力が真であれば上記第
１のカウンターをリセットしあるいは無信号時に上記第
４のデコーダの出力で第１のカウンターをリセットする
と同時に上記第１のアキュムレータに真を出力するリセ
ット回路と、上記第１のカウンターがリセットされる直
前の数値を記憶しあらかじめ定められた数値との差をと
りその値を積算する第２のアキュムレータと、上記第２
のアキュムレータの出力がある範囲内にある場合に真と
なる第６のデコーダと、上記第１のカウンターの出力が
ある範囲内にありなおかつ上記第５のデコーダの出力に
より第３のデコーダが選択されている場合にある正数を
加算し他の場合にある負数を加算し第３のデコーダが選
択されていない場合は出力が０となる第３のアキュムレ
ータと、上記第６のデコーダの出力が真でかつ上記第３
のアキュムレータのデータが最大値の時にセットされ上
記第２のアキュムレータがオーバーフロウしあるいは上
記第３のアキュムレータのデータが０となる場合にリセ
ットされるラッチと、水平同期信号に同期したクロック
でカウントし水平周期の半周期をカウントする第２のカ
ウンターと、上記第２のカウンターの出力をクロックと
した垂直周期をカウントする第３のカウンターと、上記
第１のカウンターの出力をデコードして得た垂直パルス
と上記第３のカウンターの出力をデコードして得た垂直
パルスを上記ラッチで切り替えるマルチプレクサとを備
えたことを特徴とする垂直自動同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27482088A JP2789616B2 (ja) | 1988-10-31 | 1988-10-31 | 垂直自動同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27482088A JP2789616B2 (ja) | 1988-10-31 | 1988-10-31 | 垂直自動同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02121572A JPH02121572A (ja) | 1990-05-09 |
| JP2789616B2 true JP2789616B2 (ja) | 1998-08-20 |
Family
ID=17547024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27482088A Expired - Fee Related JP2789616B2 (ja) | 1988-10-31 | 1988-10-31 | 垂直自動同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789616B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1127259C (zh) * | 1997-08-29 | 2003-11-05 | 松下电器产业株式会社 | 同步信号发生器 |
-
1988
- 1988-10-31 JP JP27482088A patent/JP2789616B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02121572A (ja) | 1990-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4860098A (en) | Video discrimination between different video formats | |
| US5105160A (en) | Phase comparator using digital and analogue phase detectors | |
| JP3694529B2 (ja) | ディジタルテレビジョンの同期化 | |
| US4974081A (en) | Clock pulse generating circuit | |
| US4319275A (en) | Vertical synchronization detection system and method | |
| EP0327228B1 (en) | Sync pulse separation circuitry | |
| US4335403A (en) | Horizontal countdown system for television receivers | |
| EP0176993B1 (en) | Reference signal reproduction apparatus | |
| JP2789616B2 (ja) | 垂直自動同期回路 | |
| US5467140A (en) | Vertical synchronous signal separation apparatus | |
| KR950006356B1 (ko) | 동기회로 | |
| US5309236A (en) | Video signal processing circuit of a broadcasting system | |
| JP2714221B2 (ja) | テレビジョン方式判別装置 | |
| JP2621534B2 (ja) | 同期信号発生装置 | |
| JP3209741B2 (ja) | 同期装置 | |
| US5402243A (en) | Regenerating circuit of synchronizing signals for standard video signals | |
| EP0767589A2 (en) | Clock signal generator | |
| JP2696910B2 (ja) | 水平同期回路 | |
| GB2129249A (en) | Apparatus for generating a signal for driving the field deflection in a picture reproducing device | |
| KR950002212Y1 (ko) | 수직동기 분리회로 | |
| US6456333B1 (en) | Television system discriminator and television system discrimination method | |
| JP3523147B2 (ja) | 標準・非標準信号判定回路 | |
| JP3024725B2 (ja) | スキューパルス検出回路 | |
| JP2829124B2 (ja) | カラー方式判別回路 | |
| KR960002696B1 (ko) | 영상신호의 필드 구별회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |